JPH10178127A - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法

Info

Publication number
JPH10178127A
JPH10178127A JP8336982A JP33698296A JPH10178127A JP H10178127 A JPH10178127 A JP H10178127A JP 8336982 A JP8336982 A JP 8336982A JP 33698296 A JP33698296 A JP 33698296A JP H10178127 A JPH10178127 A JP H10178127A
Authority
JP
Japan
Prior art keywords
resin
bare chip
wire
wires
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8336982A
Other languages
English (en)
Inventor
Yoichi Oya
洋一 大矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8336982A priority Critical patent/JPH10178127A/ja
Publication of JPH10178127A publication Critical patent/JPH10178127A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 樹脂中へのエアーのかみ込みを防止し、信頼
性を確保し、生産性も良好とする。 【解決手段】 プリント配線板1の配線回路パターン形
成面となる一主面1a上にベアチップ2を配置し、ベア
チップ2の入出力パッドと配線回路パターン中の電極を
ワイヤ4により接続し、少なくともワイヤ4部分を比較
的低粘度の第1の樹脂6により覆い、比較的高粘度の第
2の樹脂7を第1の樹脂6上に積層するとともにベアチ
ップ2を覆うように配する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プリント配線板の
配線回路パターン形成面上にベアチップが配置され、ベ
アチップの入出力パッドと配線回路パターン中の電極が
ワイヤにより接続され、ワイヤ及びベアチップが樹脂に
より覆われてなる電子部品及びその製造方法に関する。
詳しくはワイヤ及びベアチップを覆う樹脂を工夫するこ
とにより、信頼性が高く、生産性も良好な電子部品及び
その製造方法を提供することを目的とする。
【0002】
【従来の技術】プリント配線板にICパッケージ等の各
種チップ部品が実装されてなる各種電子部品において
は、面実装技術の急速な発展により、チップ部品の高密
度実装化が進められている。そこで、ICパッケージの
小型化等が進められているものの、現在以上の高密度実
装化は難しい。これに対し、近年においては、ICチッ
プをICパッケージから出して直接プリント配線板に実
装する、いわゆるベアチップ実装が検討されている。
【0003】そして、上記のベアチップ実装を行う方法
としては、例えば、ベアチップをプリント配線板に直接
搭載してワイヤボンディングで接続する、いわゆるチッ
プ・オン・ボード(以下、COBと称する。)が挙げら
れる。
【0004】このCOBによりベアチップ実装を行って
電子部品を製造する場合には、先ず、図7に示すよう
に、プリント配線板101の配線回路パターン形成面と
なる一主面101a上の所定の位置に、ICチップ等の
ベアチップ102をダイボンド剤と称される接着剤10
3により接着固定する。そして、ベアチップ102の図
示しない入出力パッドと図示しない配線回路パターン中
の電極間を金等よりなるワイヤ104により接続(ワイ
ヤボンディング)してベアチップ102と配線回路パタ
ーンを電気的に接続する。続いて、上記ベアチップ10
2とワイヤボンディングのワイヤ104を保護するため
に、これらを例えばエポキシ樹脂等のチップコート樹脂
と称される樹脂105により封止して実装を完了し、電
子部品を完成する。
【0005】上記のような樹脂は、以下のようにして塗
布される。すなわち、ベアチップがワイヤボンディング
されたプリント配線板上に、このベアチップとワイヤが
配される面積よりも大きな開口面積の開口部がベアチッ
プに対応する位置に形成されてなるスクリーンを配す
る。
【0006】そして、このスクリーンのプリント配線板
と対向する面と反対側の主面上に樹脂を配し、この樹脂
をスキージと称されるへらにより掻く。すると、スクリ
ーンに設けられた開口部から樹脂が押し出され、ベアチ
ップ上に樹脂が供給される。このとき、上記開口部はベ
アチップとワイヤが配される面積よりも大きな開口面積
を有することから、押し出された樹脂はベアチップとワ
イヤを覆うようにして塗布されることとなる。このよう
にして樹脂を塗布すれば、塗布形状及び塗布厚さがスク
リーンにより規制され、好ましい。さらに、必要に応じ
て樹脂を硬化させて電子部品を完成する。
【0007】
【発明が解決しようとする課題】ところで、近年、この
ような樹脂においては、樹脂の信頼性を高めるべく、フ
ィラーを高充填したものが使用されるようになってきて
いる。
【0008】一方、ICチップの高集積化に伴い、プリ
ント配線板の配線回路パターン中の電極の狭ピッチ化が
進められ、このため、ワイヤ間のピッチも例えば120
μmから80μmへと狭ピッチ化が進んでいる。
【0009】ところが、上記のように高集積化されたI
Cチップをベアチップとして使用し、ワイヤ間が狭ピッ
チ化されたものを上述のようなフィラーが高充填された
樹脂により封止しようとすると、樹脂中にエアーをかみ
込み易く、信頼性を確保することが困難であり、生産性
も良好ではない。
【0010】すなわち、フィラーが高充填された樹脂に
おいては、その粘度が高くなり、これを塗布した場合に
は、狭ピッチ化されたワイヤ間に入り込み難く、図8に
示すようにワイヤ104近傍やプリント配線板101と
ベアチップ103間の接着部103近傍等に存在するエ
アー106が樹脂105中にかみ込まれてしまい、この
まま樹脂105を硬化させると、ヒートサイクル性等の
信頼性を確保することが困難となる。
【0011】そこで、フィラーが高充填された樹脂10
5の塗布後、かみ込まれたエアー106を取り除くべ
く、真空脱泡を行ってから樹脂105の硬化を行うよう
にしている。
【0012】しかしながら、このように真空脱泡を行っ
ても、図9に示すように、樹脂105の表面に孔部であ
るボイド107が発生したり、樹脂105中にエアー1
06が残存したりする。このように、樹脂105中にエ
アー106が残存すると、上述のようにヒートサイクル
性等の信頼性を確保することが困難となる。また、ボイ
ド107が発生すると、外観不良となり、製造歩留まり
の低下を招き、生産性が良好ではなくなる。さらに、こ
のボイド107があまりにも大きいと、図9中に示すよ
うにワイヤ104の一部が露呈してしまい、この部分の
信頼性を確保することができず、また製造不良となるこ
とから、製造歩留まりの低下を招き、生産性が良好では
なくなる。
【0013】そこで本発明は、従来の実情に鑑みて提案
されたものであり、樹脂中へのエアーのかみ込みを防止
し、信頼性を確保し、生産性も良好とする電子部品及び
その製造方法を提供することを目的とする。
【0014】
【課題を解決するための手段】上述の目的を達成するた
めに本発明は、プリント配線板の配線回路パターン形成
面上にベアチップが配置され、ベアチップの入出力パッ
ドと配線回路パターン中の電極がワイヤにより接続さ
れ、ワイヤ及びベアチップが樹脂により覆われてなる電
子部品において、ワイヤ及びベアチップを覆う樹脂を、
少なくともワイヤ部分を覆う第1の樹脂と、この第1の
樹脂上に積層されるとともにベアチップを覆う第2の樹
脂により構成し、第1の樹脂の粘度をρ1 とし、第2の
樹脂の粘度をρ2 とした場合に、ρ1 <ρ2 なる関係が
成り立つ、すなわち、第1の樹脂を比較的低粘度とし、
第2の樹脂を比較的高粘度とすることを特徴とするもの
である。
【0015】また、本発明の電子部品を製造するには、
プリント配線板の配線回路パターン形成面上にベアチッ
プを配置し、ベアチップの入出力パッドと配線回路パタ
ーン中の電極をワイヤにより接続し、少なくともワイヤ
部分を覆うように比較的低粘度の第1の樹脂を供給した
後、この第1の樹脂上に積層されるとともにベアチップ
を覆うように比較的高粘度の第2の樹脂を供給するよう
にすれば良い。
【0016】本発明の電子部品においては、プリント配
線板の配線回路パターン形成面上にベアチップが配置さ
れ、ベアチップの入出力パッドと配線回路パターン中の
電極がワイヤにより接続されており、少なくともワイヤ
部分を比較的低粘度の第1の樹脂により覆っていること
から、ワイヤ間が狭ピッチ化されていても樹脂がこれら
の間に入り込んでおり、ワイヤ近傍やベアチップとプリ
ント配線板の接続部近傍のエアーを押し出すため、樹脂
がエアーをかみ込み難い。また、比較的高粘度の第2の
樹脂を第1の樹脂上に積層するとともにベアチップを覆
うように配していることから、第1の樹脂と第2の樹脂
が積層される部分においては、これら樹脂が互いに浸透
し合い、第2の樹脂の塗布状態が向上する。さらに、第
1の樹脂と第2の樹脂が互いに浸透し合うことから、第
2の樹脂の流動性が向上し、これら樹脂の塗布後に真空
脱泡を行った場合に、エアーが円滑に放出される。
【0017】
【発明の実施の形態】以下、本発明の具体的な実施の形
態について図面を参照しながら詳細に説明する。
【0018】本例の電子部品は、図1に示すように、プ
リント配線板1の配線回路パターン形成面となる一主面
1a上の所定の位置に、ICチップ等のベアチップ2が
ダイボンド剤と称される接着剤3により接着固定されて
おり、ベアチップ2の図示しない入出力パッドと図示し
ない配線回路パターン中の電極間を金等よりなるワイヤ
4により接続(ワイヤボンディング)してベアチップ2
と配線回路パターンを電気的に接続したものである。
【0019】そして、本例の電子部品においては特に、
図1中に示すように、ベアチップ2とワイヤボンディン
グのワイヤ4を保護するために、これらを例えばエポキ
シ樹脂等のチップコート樹脂と称される樹脂5により封
止しており、さらには、樹脂5として2種類の樹脂を配
し、第1の樹脂6が少なくともワイヤ4部分を覆うよう
にし、第2の樹脂7が第1の樹脂6上に積層されるとと
もにベアチップ2を覆うようになされている。ただし、
ここでは、第1の樹脂6がベアチップ2も覆うようにし
て配されている例について述べる。また、本例の電子部
品においては、第1の樹脂6の粘度をρ1 とし、第2の
樹脂7の粘度をρ2 とした場合に、ρ1<ρ2 なる関係
が成り立つ、言い換えれば第1の樹脂6を比較的低粘度
とし、第2の樹脂を比較的高粘度としている。
【0020】すなわち、本例の電子部品においては、少
なくともワイヤ4部分を比較的低粘度の第1の樹脂6に
より覆っており、ワイヤ4間が狭ピッチ化されていても
当該第1の樹脂6がこれらの間に入り込み、ワイヤ4近
傍やベアチップ2とプリント配線板1の接続部近傍のエ
アーを押し出すため、この第1の樹脂6がエアーをかみ
込み難く、ヒートサイクル性等の信頼性が確保される。
【0021】また、本例の電子部品においては、比較的
高粘度の第2の樹脂7を第1の樹脂6上に積層するよう
に配していることから、第1の樹脂6と第2の樹脂7が
積層される部分においては、これら樹脂が互いに浸透し
合い、第2の樹脂7の塗布状態が向上する。
【0022】さらに、第1の樹脂6と第2の樹脂7が互
いに浸透し合うことから、第2の樹脂7の流動性が向上
し、これら樹脂の塗布後に真空脱泡を行った場合に、エ
アーが残存していても、円滑に放出され、ボイドの発生
が抑えられ、信頼性が高く、外観も良好である。
【0023】次に、本例の電子部品の製造方法について
述べる。先ず、図2に示すようにプリント配線板1の図
示しない配線回路パターンが形成される一主面1a上の
所定の位置にベアチップ2を図示しない接着剤により接
着して配置し、このベアチップ2の図示しない入出力パ
ッドとプリント配線板1の図示しない配線回路パターン
中の電極8間をワイヤ4によりワイヤボンディングして
電気的に接続する。ただし、ここでは、一部の電極8の
みを図示する。
【0024】続いて、図3に模式的に示すように先端部
9aがノズルとなされ、この先端部9aより第1の樹脂
6を供給するディスペンサー9をプリント配線板1上の
ベアチップ2上に配置し、比較的低粘度の第1の樹脂6
をベアチップ2上及びワイヤ4上に供給する。この結
果、図4に示すように、プリント配線板1上のベアチッ
プ2とワイヤ4が第1の樹脂6により覆われる。
【0025】このとき、第1の樹脂6は比較的低粘度で
あることから、ワイヤ4間が狭ピッチ化されていても当
該第1の樹脂6がこれらの間に入り込み、ワイヤ4近傍
やベアチップ2とプリント配線板1の接続部近傍のエア
ーを押し出し、この第1の樹脂6はエアーをかみ込み難
い。
【0026】続いて、図5に示すように、プリント配線
板1のベアチップ2が配置される一主面1aにベアチッ
プ2及びワイヤ4に対応する所定の位置にベアチップ2
及びワイヤ4を含むような大きさの開口部10が形成さ
れる例えば金属よりなるスクリーン11を配する。
【0027】そして、図5中に示すように、スクリーン
11のプリント配線板1と対向する面とは反対側の主面
11a上に比較的高粘度の第2の樹脂7を配し、へらで
あるスキージ12を図中矢印Mで示す方向に移動させて
第2の樹脂7を掻く。
【0028】すると、第2の樹脂7はスクリーン11の
開口部10より開口部10の開口形状通りに押し出さ
れ、ベアチップ2とワイヤ6上、ここでは第1の樹脂6
上に供給される。すなわち、図6に示すように、スクリ
ーン11をプリント配線板1から離すと、第2の樹脂7
がベアチップ2とワイヤ4を覆うように、ここでは第1
の樹脂6を覆うようにして塗布されている。
【0029】このとき、比較的高粘度の第2の樹脂7を
第1の樹脂6上に積層するように配していることから、
これら樹脂が互いに浸透し合い、第2の樹脂7の塗布状
態が向上する。
【0030】続いて、これら第1の樹脂6と第2の樹脂
7に対して真空脱泡を行う。このとき、前述のように、
第1の樹脂6と第2の樹脂7が互いに浸透し合うことか
ら、第2の樹脂7の流動性が向上し、このように真空脱
泡を行った場合に、樹脂中にエアーが残存していても、
円滑に放出され、ボイドの発生が抑えられる。
【0031】そして、最後に第1の樹脂6及び第2の樹
脂7を硬化させて、図1に示すような本例の電子部品を
完成する。
【0032】このようにして電子部品を製造すれば、第
1の樹脂6がエアーをかみ込み難く、ヒートサイクル性
等の信頼性が確保される。
【0033】また、このようにして電子部品を製造すれ
ば、第2の樹脂7の流動性が向上することから、ボイド
の発生が抑えられ、信頼性が高く、外観も良好な電子部
品が得られる。さらには、ボイドによる外観不良や信頼
性の低下が発生し難いことから、製造歩留まりが向上
し、生産性が良好となる。
【0034】
【発明の効果】以上の説明からも明らかなように、本発
明の電子部品においては、プリント配線板の配線回路パ
ターン形成面上にベアチップが配置され、ベアチップの
入出力パッドと配線回路パターン中の電極がワイヤによ
り接続されており、少なくともワイヤ部分を比較的低粘
度の第1の樹脂により覆っていることから、ワイヤ間が
狭ピッチ化されていても樹脂がこれらの間に入り込んで
おり、ワイヤ近傍やベアチップとプリント配線板の接続
部近傍のエアーを押し出すため、樹脂がエアーをかみ込
み難く、ヒートサイクル性等の信頼性が確保される。
【0035】また、比較的高粘度の第2の樹脂を第1の
樹脂上に積層するとともにベアチップを覆うように配し
ていることから、第1の樹脂と第2の樹脂が積層される
部分においては、これら樹脂が互いに浸透し合い、第2
の樹脂の塗布状態が向上する。さらに、第1の樹脂と第
2の樹脂が互いに浸透し合うことから、第2の樹脂の流
動性が向上し、これら樹脂の塗布後に真空脱泡を行った
場合に、エアーが円滑に放出され、ボイドの発生が抑え
られ、信頼性が高く、外観も良好であり、製造歩留まり
が向上し、生産性が良好となる。
【図面の簡単な説明】
【図1】本発明を適用した電子部品を示す要部概略断面
図である。
【図2】本発明を適用した電子部品の製造方法を工程順
に示すものであり、プリント配線板上にベアチップを配
置し、これらを電気的に接続する工程を模式的に示す平
面図である。
【図3】本発明を適用した電子部品の製造方法を工程順
に示すものであり、第1の樹脂を供給する工程を模式的
に示す断面図である。
【図4】本発明を適用した電子部品の製造方法を工程順
に示すものであり、第1の樹脂が供給された状態を示す
断面図である。
【図5】本発明を適用した電子部品の製造方法を工程順
に示すものであり、第2の樹脂を供給する工程を示す断
面図である。
【図6】本発明を適用した電子部品の製造方法を工程順
に示すものであり、第2の樹脂が供給された状態を示す
断面図である。
【図7】従来の電子部品を示す要部概略断面図である。
【図8】樹脂中にエアーがかみ込まれた状態を示す断面
図である。
【図9】樹脂表面にボイドが発生している状態を示す断
面図である。
【符号の説明】
1 プリント配線板、2 ベアチップ、4 ワイヤ、5
樹脂、6 第1の樹脂、7 第2の樹脂、8 電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 プリント配線板の配線回路パターン形成
    面上にベアチップが配置され、ベアチップの入出力パッ
    ドと配線回路パターン中の電極がワイヤにより接続さ
    れ、ワイヤ及びベアチップが樹脂により覆われてなる電
    子部品において、 ワイヤ及びベアチップを覆う樹脂が、少なくともワイヤ
    部分を覆う第1の樹脂と、この第1の樹脂上に積層され
    るとともにベアチップを覆う第2の樹脂よりなり、第1
    の樹脂の粘度をρ1 とし、第2の樹脂の粘度をρ2 とし
    た場合に、ρ1<ρ2 なる関係が成り立つことを特徴と
    する電子部品。
  2. 【請求項2】 プリント配線板の配線回路パターン形成
    面上にベアチップを配置し、ベアチップの入出力パッド
    と配線回路パターン中の電極をワイヤにより接続した
    後、ワイヤ及びベアチップを樹脂により覆う電子部品の
    製造方法において、 少なくともワイヤ部分を覆うように第1の樹脂を供給し
    た後、この第1の樹脂上に積層されるとともにベアチッ
    プを覆うように第2の樹脂を供給し、第1の樹脂の粘度
    をρ1 とし、第2の樹脂の粘度をρ2 とした場合に、ρ
    1 <ρ2 なる関係が成り立つことを特徴とする電子部品
    の製造方法。
JP8336982A 1996-12-17 1996-12-17 電子部品及びその製造方法 Pending JPH10178127A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8336982A JPH10178127A (ja) 1996-12-17 1996-12-17 電子部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8336982A JPH10178127A (ja) 1996-12-17 1996-12-17 電子部品及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10178127A true JPH10178127A (ja) 1998-06-30

Family

ID=18304394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8336982A Pending JPH10178127A (ja) 1996-12-17 1996-12-17 電子部品及びその製造方法

Country Status (1)

Country Link
JP (1) JPH10178127A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035334A (ja) * 2009-08-06 2011-02-17 Panasonic Corp 半導体装置
JP2012146843A (ja) * 2011-01-13 2012-08-02 Murata Mfg Co Ltd モジュール基板及びモジュール基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035334A (ja) * 2009-08-06 2011-02-17 Panasonic Corp 半導体装置
JP2012146843A (ja) * 2011-01-13 2012-08-02 Murata Mfg Co Ltd モジュール基板及びモジュール基板の製造方法

Similar Documents

Publication Publication Date Title
US4396936A (en) Integrated circuit chip package with improved cooling means
US6486562B1 (en) Circuit device with bonding strength improved and method of manufacturing the same
US5900676A (en) Semiconductor device package structure having column leads and a method for production thereof
US6545366B2 (en) Multiple chip package semiconductor device
US5949142A (en) Chip size package and method of manufacturing the same
CN1146985C (zh) 半导体装置和用于半导体装置的布线带
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
US20110317388A1 (en) Electronic device having a wiring substrate
JPH09121002A (ja) 半導体装置及びその製造方法
JP2007059767A (ja) アンダーフィル材を用いて電子部品を搭載した基板及びその製造方法
JP3391282B2 (ja) 電子部品の製造方法
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP3475569B2 (ja) パッケージ及びその製造方法
JP3353501B2 (ja) 半導体装置及び半導体装置の製造方法
US11264334B2 (en) Package device and method of manufacturing the same
JP2870533B1 (ja) 半導体装置およびその製造方法
JPH10178127A (ja) 電子部品及びその製造方法
US11837476B2 (en) Flip-chip package with reduced underfill area
JP2007019275A (ja) 半導体装置、基板及び半導体装置の製造方法
JP2001127194A (ja) フリップチップ型半導体装置及びその製造方法
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP2000306932A (ja) 半導体装置の製造方法
JPS63244631A (ja) 混成集積回路装置の製造方法
JPH11330301A (ja) 半導体装置およびその実装構造体並びに配線樹脂基板およびその製造方法
KR100861508B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040527

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050726