JPS5952866A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5952866A JPS5952866A JP57162140A JP16214082A JPS5952866A JP S5952866 A JPS5952866 A JP S5952866A JP 57162140 A JP57162140 A JP 57162140A JP 16214082 A JP16214082 A JP 16214082A JP S5952866 A JPS5952866 A JP S5952866A
- Authority
- JP
- Japan
- Prior art keywords
- stray
- region
- voltage
- substrate
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000000969 carrier Substances 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 20
- 239000012535 impurity Substances 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract 1
- 239000002784 hot electron Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１１発明の技術分野
Ｘ’Ｊ明ＵＭＯ８，ＣＣＤ等の半導体＠ｌｔＫ関する。
（２）技術の背景
ＭＯＳ、ＣＯＤ等の半導体装置においでは、半導体基板
内に形成された不純物拡散領域にクロック信号、アドレ
ス信号等を供給し、その信号ｋｌｌｆｌの内部回路たと
えばメモリセルに供給（プＣいる。この場合、半導体基
板と不純物拡散領域との間ではｐｎ接合が形成され、通
常、この間に印即される信号はｐｎ接合に対し２て逆方
向バイアスである。
内に形成された不純物拡散領域にクロック信号、アドレ
ス信号等を供給し、その信号ｋｌｌｆｌの内部回路たと
えばメモリセルに供給（プＣいる。この場合、半導体基
板と不純物拡散領域との間ではｐｎ接合が形成され、通
常、この間に印即される信号はｐｎ接合に対し２て逆方
向バイアスである。
しかＬ７ながら、クロック信号、アドレス信号等はアン
ダーシュート等により負の１ｌＩｉになることがあり、
従って、このとき、ｐｎ接合は順方向にバイアスされる
。特に、ｐｎ接合か強 順方向にバイアスづれろと、ホ
ットエレクトロンあるいはホットホールが半導体基板中
を奥深く侵入する。このような迷走電子あるいは迷走ホ
ールは内部回路に対して種々Ｑ＋）ラブルを発生する。
ダーシュート等により負の１ｌＩｉになることがあり、
従って、このとき、ｐｎ接合は順方向にバイアスされる
。特に、ｐｎ接合か強 順方向にバイアスづれろと、ホ
ットエレクトロンあるいはホットホールが半導体基板中
を奥深く侵入する。このような迷走電子あるいは迷走ホ
ールは内部回路に対して種々Ｑ＋）ラブルを発生する。
たとえば、ＭＯＳメモリでに記１．は情報の破壊、ＣＣ
Ｄでｔゴ感ｊ隻均−性の悪化等を招く。
Ｄでｔゴ感ｊ隻均−性の悪化等を招く。
（３）発明の目的
本発１狽の目的は、迷走電子あるいは迷走ホールの発生
領域の周囲に、ゲート制御のダイオードを形成して半導
体基板内の少数キャリアである迷走電子あるいは迷走ホ
ールを吸収するという構想にもとづき、迷走電子あるい
は迷走ホールを減少させ、内部回路の種々のトラブルを
防止することにある。
領域の周囲に、ゲート制御のダイオードを形成して半導
体基板内の少数キャリアである迷走電子あるいは迷走ホ
ールを吸収するという構想にもとづき、迷走電子あるい
は迷走ホールを減少させ、内部回路の種々のトラブルを
防止することにある。
（４）発明の構成
上記の目的を達成するために本発明によれば、半導体基
板上にあって該半導体基板とｐｎ接合が形成される領域
の周囲に絶縁膜を介して電極層を配設し、該電極層と前
記半導体基板との間に低圧を印加して半導体基板中の少
数キャリアを前記醒極層下のポテンシャルにより吸収す
るようにしたことを特徴とする半導体装置が提供される
。
板上にあって該半導体基板とｐｎ接合が形成される領域
の周囲に絶縁膜を介して電極層を配設し、該電極層と前
記半導体基板との間に低圧を印加して半導体基板中の少
数キャリアを前記醒極層下のポテンシャルにより吸収す
るようにしたことを特徴とする半導体装置が提供される
。
（５）発明の実施例
以Ｆ１図面により本発明の詳細な説明する３第１図は本
発明に係る半導体装置の一実施例全示す断面図である。
発明に係る半導体装置の一実施例全示す断面図である。
稟１図において、ｐ−形半導体基板１円にｎ＋形不純物
拡散領域２を形１戊し、この領域２にクロック信号電圧
Ｖ。を印加しているものと′１−る。３，４．５は迷走
電子ｅ−を吸収するための屯極層付広散層、Ｉ・ＩＪｉ
！であり１、正の電圧ｖ６が印加されている。６は絶縁
膜、７は電極、８は内部回路たとえばメモリセル領域を
示す。なお、基板１には０または負の゛電圧が印加され
ているものとする。
拡散領域２を形１戊し、この領域２にクロック信号電圧
Ｖ。を印加しているものと′１−る。３，４．５は迷走
電子ｅ−を吸収するための屯極層付広散層、Ｉ・ＩＪｉ
！であり１、正の電圧ｖ６が印加されている。６は絶縁
膜、７は電極、８は内部回路たとえばメモリセル領域を
示す。なお、基板１には０または負の゛電圧が印加され
ているものとする。
ｖ、１図において、′電圧Ｖ。が正の直であれば、半導
体基板１と不純物拡散領域２とにより形ｊｉｂされるｐ
ｎ接合は逆方向にバイアスされるが、４圧■ｏがアンダ
ーシュート等により負の１１住になると、ｐＨ接合は順
方向にバイアスされて図示のごとくホットエレクトロン
（迷走電子）ｅ−が半導体基板１中に注入される。
体基板１と不純物拡散領域２とにより形ｊｉｂされるｐ
ｎ接合は逆方向にバイアスされるが、４圧■ｏがアンダ
ーシュート等により負の１１住になると、ｐＨ接合は順
方向にバイアスされて図示のごとくホットエレクトロン
（迷走電子）ｅ−が半導体基板１中に注入される。
本発明によｆＩは不純物拡散領域２の周囲に配設さＪし
た電極層３、拡散１台４に正の成上を印力口してあり、
従って、電極５下及び拡散ノー４には深い電位ポテンシ
ャルが形成されているため２より注入烙れた迷走電子は
亀、匝５Ｆに捕捉きれ更に拡散層４に吸収されるかもし
くを工半導体適板１内で再結合する。この結果、迷走電
子が内部回路６に影響を与えることは少なくなる。この
ように、第１図においては、迷走１子発生領域を′【に
極１祷３および拡散層４によジ囲むようにして迷走電子
を吸収しているが、迷走電子から保護すべき領域を電極
層３によって囲むこともできる。
た電極層３、拡散１台４に正の成上を印力口してあり、
従って、電極５下及び拡散ノー４には深い電位ポテンシ
ャルが形成されているため２より注入烙れた迷走電子は
亀、匝５Ｆに捕捉きれ更に拡散層４に吸収されるかもし
くを工半導体適板１内で再結合する。この結果、迷走電
子が内部回路６に影響を与えることは少なくなる。この
ように、第１図においては、迷走１子発生領域を′【に
極１祷３および拡散層４によジ囲むようにして迷走電子
を吸収しているが、迷走電子から保護すべき領域を電極
層３によって囲むこともできる。
第２図は本発明に係る半導体装置の１ｍの実施例を示す
平面図である。第２図においてに、迷走電子から内部回
路８を保護すべくその囲９に′１電極３、拡散層４を配
設している。この場合、電極層３の下は第１図に示すよ
うに基板１と反対型の不純物層５を形成する。すなわち
、この場合にも、領域８から発生する迷走電子ｉｊｔ極
層３、拡散層４に吸収されるかもしくは半導体基板１中
で再結合するので、迷走１；子は内部回路８に影響しな
い。
平面図である。第２図においてに、迷走電子から内部回
路８を保護すべくその囲９に′１電極３、拡散層４を配
設している。この場合、電極層３の下は第１図に示すよ
うに基板１と反対型の不純物層５を形成する。すなわち
、この場合にも、領域８から発生する迷走電子ｉｊｔ極
層３、拡散層４に吸収されるかもしくは半導体基板１中
で再結合するので、迷走１；子は内部回路８に影響しな
い。
（６） 発明の詳細
な説明したように本発明によれば、迷走１子（ｎ−基板
であれば迷走ホール）をケート制御のダイオードに吸収
しているので、迷走電子が減少し、内部回路の種々のト
ラブルを防止できる。
であれば迷走ホール）をケート制御のダイオードに吸収
しているので、迷走電子が減少し、内部回路の種々のト
ラブルを防止できる。
第１図に本発明に係る半導体装置の一大施例を示す断面
図、第２図は本発明に係る半導体装置の他の実施例を示
す平面図でおる。 １・・・半導体基板、２・・・不純物拡散領域、３・・
・電極層、４・・・不純物拡散領域、５・・・半導体基
板と反対屋の不純物層、６・・・絶縁膜。 第１回 第２１？］ ２
図、第２図は本発明に係る半導体装置の他の実施例を示
す平面図でおる。 １・・・半導体基板、２・・・不純物拡散領域、３・・
・電極層、４・・・不純物拡散領域、５・・・半導体基
板と反対屋の不純物層、６・・・絶縁膜。 第１回 第２１？］ ２
Claims (1)
- １、半導体基板上にあって該半導体基板とｐｎ接合が形
成される領域の周囲に、絶縁膜を介して電極層と配設し
、該電極層と前記半導体基板との間に電圧を印加して半
導体基板中の少数キャリアを前記′電極層Ｆのポテンシ
ャルにより吸収するようにしたことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57162140A JPS5952866A (ja) | 1982-09-20 | 1982-09-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57162140A JPS5952866A (ja) | 1982-09-20 | 1982-09-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5952866A true JPS5952866A (ja) | 1984-03-27 |
| JPH0412034B2 JPH0412034B2 (ja) | 1992-03-03 |
Family
ID=15748789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57162140A Granted JPS5952866A (ja) | 1982-09-20 | 1982-09-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5952866A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62126664A (ja) * | 1985-11-27 | 1987-06-08 | Nec Corp | 半導体記憶装置 |
| US4720737A (en) * | 1983-06-30 | 1988-01-19 | Fujitsu Limited | Semiconductor device having a protection circuit with lateral bipolar transistor |
| US4990984A (en) * | 1987-11-27 | 1991-02-05 | Nec Corporation | Semiconductor device having protective element |
| US6029388A (en) * | 1997-01-17 | 2000-02-29 | Matsushita Electric Industrial Co., Ltd. | Light-emitting fishing lure |
-
1982
- 1982-09-20 JP JP57162140A patent/JPS5952866A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4720737A (en) * | 1983-06-30 | 1988-01-19 | Fujitsu Limited | Semiconductor device having a protection circuit with lateral bipolar transistor |
| JPS62126664A (ja) * | 1985-11-27 | 1987-06-08 | Nec Corp | 半導体記憶装置 |
| US4990984A (en) * | 1987-11-27 | 1991-02-05 | Nec Corporation | Semiconductor device having protective element |
| US6029388A (en) * | 1997-01-17 | 2000-02-29 | Matsushita Electric Industrial Co., Ltd. | Light-emitting fishing lure |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0412034B2 (ja) | 1992-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6087691A (en) | Semiconductor device having lower minority carrier noise | |
| JPS6050066B2 (ja) | Ｍｏｓ半導体集積回路装置 | |
| JPS5952866A (ja) | 半導体装置 | |
| JP2690242B2 (ja) | 半導体固定記憶装置 | |
| JPS5921170B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPS58148449A (ja) | 半導体記憶装置 | |
| JPS58165369A (ja) | 入力保護回路 | |
| JPS6380569A (ja) | 伝導度変調型横型ｍｏｓ−ｆｅｔ | |
| JPS5986253A (ja) | 半導体集積回路 | |
| JPH06291320A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH10223843A (ja) | 半導体装置の保護回路 | |
| JPH0374872A (ja) | 半導体集積回路装置 | |
| JP3052462B2 (ja) | 半導体集積回路装置 | |
| JP2786046B2 (ja) | 接合型電界効果トランジスタ | |
| JPS60200568A (ja) | 半導体記憶装置 | |
| JPH0434963A (ja) | 半導体装置 | |
| JPS5992560A (ja) | 耐放射線半導体集積回路装置 | |
| JPS6285460A (ja) | 半導体装置 | |
| JPS621262B2 (ja) | ||
| JPS607763A (ja) | 半導体装置 | |
| SU1124762A1 (ru) | Элемент пам ти дл посто нного запоминающего устройства | |
| JPH0215666A (ja) | 半導体集積回路装置 | |
| JPS62261169A (ja) | 半導体記憶装置の製造方法 | |
| JPS6365667A (ja) | 半導体記憶装置 | |
| JPH04350974A (ja) | 半導体装置 |