JPS5948556B2 - 半導体接合分離スイッチングデバイス - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置に係る。

この装置はともに第１の伝導形を有するバルク及び上部
部分から成る半導体材料と、半導体材料のバルク及び上
部部分内に含まれる第１の領域と第１の領域は上部部分
の一部を完全に分離するように、半導体材料を完全に貫
いて延びる部分を有する。半導体材料の分離された上部
部分は第２の領域を規定する。第１の領域と同じ伝導形
を有し、第２の領域の一部に含まれる第３の領域、第２
の領域と同じ伝導形を有し、第３の領域の一部分に含ま
れる第４の領域と、第１の領域は、十分な縦方向の厚さ
を有し、第１の領域中に自然に生ずる再結合中心が十分
な数存在し、第２の領域からそこに入つた多数キヤリア
が再結合し、基板中へのそのようなキヤリアの漏れが比
較的低く保たれるような不純物濃度を含むように設計さ
れる。低インピーダンス’’導電性’’状態（’’オン
’’状態）と高インピーダンスプロツキング状態（’’
オフ”状態、゛’非導通”状態）を特徴とするシリコン
制御整流器（ＳＣＲｓ）のアレイは、電話スイツチング
システム中の機械式リレーに置き代る可能性のあること
が示唆されてきた。

ｐ形シリコン基板中に作製されたＰＮＰＮ構造はＳＣＲ
として動作させることができる。米国特許第３，７８６
，４２５号には、半導体基板中の４個の交互に伝導形が
変る領域から成るＰＮＰＮ半導体構造が示されている。

この構造の問題の１つは、基板中への漏れがあまりにも
高く、大きな電話スイツチングシステムでは使用できな
いことである。英国特許第１，４２７，２６１号は半導
体基板中に含まれる５個の交互に伝導形の変る領域を有
する半導体交差点スイツチ構造について記載している。

この構造は先の技術による構造の漏れの多くの問題を解
決したが、ここに述べられている構造は余分な半導体領
域を必要とし、そのため製造工程は複雑になり、構造の
物理的な寸法は増加する。半導体基板中に交互に伝導形
が異なる４つの領域を含み、基板中への漏れ電流が比較
的少い半導体交差点構造が望ましい。先の問題は上に述
べた型の半導体素子に係る本発明により解決される。

本発明による半導体装置は第１の領域に第２の領域から
導入されたキヤリアの再結合を容易にするため、その中
に自然に発生するものより多くの再結合中心を加え、半
導体材料のバルク部分中への漏れ電流を著しく減するよ
うにすることを特徴とする。第１図を参照すると、ｎ゛
形領域１４を有するｐ形シリコン基板１２から成る本発
明による半導体スイツチング構造１０の断面図が透視的
に示されている。

領域１４は２工程を用いて作られる。第１にｎ形不純物
がイオン注入され、次に基板１２中に拡散されｎ″′領
域が形成される。次に、基板１２の上にｐ形エピタキシ
ヤル領域１６を成長する。次に、ｎ形不純物がｐ形エピ
タキシヤル領域１６上に、選択的に蒸着され続いて領域
１６を貫通するよう拡散させ、ｎ゛形領域１４により囲
まれた分離されたｐ形領域１８を残す。領域１４は領域
１８の４方及び底部を完全に囲む。第２のｎ形領域２０
が、領域１８の一部分にイオン注入される。ｎ’″形領
域２４が領域２０の一部分にイオン注入される。典型的
には５００ないし２０００オングストロームの厚さの金
層が基板１２の裏面に形成され、次に第２のｐ形領域２
２が領域２０の一部上に被着されその内部に拡散される
。基板１２は次に、典型的な場合１１００ないし１１５
０℃の高温中に置かれ、次に室温まで急激に冷却される
。これは金スパイク工程として知られ、構造１０の全て
の領域において、先にシリコン原子が占めていた結晶位
置の中に、金原子を置く働きをする。次に、電極２６，
２８及び３０が領域１４，２４及び２２にそれぞれ作ら
れる。典型的な場合、領域１４，１８，２０，２２の厚
さは、それぞれ６−２０ミクロン、３−９ミクロン、１
−２ミクロン及びｌ−３ミクロンである。

領域１４は入つてくるキヤリアが再結合する十分な時間
をもち、基板１２中へのキヤリアの漏れを比較的少なく
するような十分な厚さをもち、高濃度にドープされるこ
とが望ましい。また領域１８はその中に存在するキヤリ
アが再結合する十分な時間をもち、それによつて領域１
８から領域１４を経て、漏れとして基板１２中に移動す
るキヤリアの数を制限するよう十分厚いことが望ましい
。上に述べた金ドーピングは、ｎ゛形領域は金原子を集
める親和力をもつため、ｎ”領域１４中の位置を占める
金原子の数を多くする。領域１４中の金原子は、領域１
４中に自然に発生する再結合中心より、再結合中心とし
てはるかに有効に働く。著しく有効な再結合中心をつけ
加えることにより、領域１４中でのキヤリアの再結合速
度は増．し、それによつて、基板中への漏れは著しく減
少する。いずれの領域にも金のドーピングをせず、１０
３Ａ／ｄ程度の比較的高い電流密度を用いると、基板中
への漏れ電流は領域１２，１４，１８中の不１純物ドー
ピングレベルから予想される値より、はるかに多い。

領域１８中の高電流密度により、領域１８中に導電率変
調として知られる効果によつて同数の正孔及び電子を発
生するキヤリアのプラズマが生ずる。領域１８中におい
て、電子数を上まわる余分の正孔の数は、その不純物濃
度の関数のままである。しかし、一度この電荷のプラズ
マがｎ＋形領域１４に到達すると、プラズマの正孔は領
域１４を越えて拡散し、領域１４と基板１２の間の接合
に到達し、基板１２により漏れとして，集められる。プ
ラズマの電子は領域１４によりはね返され、領域２６中
に移動する傾向がある。領域１８の金ドーピングは高電
流により導入されたキヤリアのプラズマが、領域１８中
で再結合し、それによりこのプラズマを著しく減少させ
る原因になると確信される。従つて、領域１４を経て基
板１２中に漏れとして拡散できるキヤリアの数は著しく
減少する。両領域１４及び１８の金ドーピングは従つて
基板１２中への漏れを著しく減少させる。第２図を参照
すると、第１図に示された半導体スイッチング構造１０
の電気的等価回路が示されている。

この回路はｐ−ｎ−ｐトランジスタＴｌＯ．ｎ−ｐ−ｎ
トランジスタＴｌ２及び寄生トランジスタＴｌ４（破線
で示されており、半導体基板がコレクタとして働く。）
電極端子２６がトランジスタＴｌ２のエミツタ及びトラ
ンジスタＴｌ４のベースに接続されている。電極端子２
８はＴｌＯのベースとＴｌ２のコレクタに接続されてい
る。電極端子３０はトランジスタＴｌＯのエミツタに接
続されている。トランジスタＴｌＯのコレクタ、Ｔｌ２
のベース及びトランジスタＴｌ４のエミツタはすべて接
続点３２に接続されている。第１図のスイツチ１０は端
子２６，２８，３０がそれぞれカソード、ゲートおよび
アノード端子として働くＳＣＲとして機能する。

破線で示された抵抗ＲｌＯは端子２８と３０の間に接続
でき、ゲートトリガ電流の制御がより良く行えるように
する。このゲートトリガ電流において、スイツチ１０は
阻止状態から導電状態にスイツチし、それを導電状態に
保つためスイツチ１０を経て流さねばならない最小電流
をより良く制御する。端子２６又は３０に印加される信
号の基板１２中への漏れは、電話スイツチ装置の動作を
劣化させる。

（トランジスタＴｌ２のベース、トランジスタＴｌＯ
のコレクタ及びトランジスタＴｌ４のエミツタとして働
く）領域１８及び（トランジスタＴｌ２のエミツタ及び
トランジスタＴｌ４のベースとして働く）領域１４に金
をドーピングし、領域１４及び１８の厚さを適当に選ぶ
ことは、基板中への漏れを著しく制限する働きをする。
次に第３図を参照すると、交差点スイツチ１０２の行及
び列のＸＹ軸アレイから成る集積回路伝送スイツチ網１
００が示されている。

アレイはスイツチ１０２がそれらの交差点において、Ｘ
１からＸｎまでの複数の選択導電体と、ＸｌａからＸｎ
ａまでの複数のゲート導電体を、ｙ１から頴までの複数
の選択導電体に接続するように設計される。Ｘ１−Ｘｎ
の導電体の各々は、それらに接続された入力／出力端子
Ｘ１−ＸＮのうちの分離された１個を有する。Ｘｌａ−
Ｘｎａの導電体の各々はそれらに接続されたゲート端子
ＸｌＡ−ＸＮＡのうちの分離された１個を有する。ｙ１
−狸の導電体の各々は、それらに接続された入力／出力
端子のうちの分離された１個を有する。スイツチ１０２
導電体ｘ１−Ｘｎ，ｘｌａ−Ｘｎａ，ｙｌ−Ｙｎのすべ
ては、典型的な場合単一のシリコン半導体基板上に作製
される。すべてのスイツチ１０２は同一であるから、１
個だけが詳細に示されている。

各スイツチ１０２はｐ−ｎ−ｐトランジスタＴｌＯＯ、
ｎ−ｐ−ｎトランジスタＴｌＯ２、ダイオードＤｌＯＯ
、抵抗ＲｌＯＯ及び寄生トランジスタＴｌＯ４（破線ノ
で示されている。基板がトランジスタＴｌＯ４のコレク
タとして働く）から成る。トランジスタＴｌＯＯのエミ
ッタ、抵抗ＲｌＯＯの第１端子及びスイツチ１０２のあ
る与えられた列の各スイツチ１０２のアノード端子は、
スイツチ１０２のその列に付随したＹｎ導電体に、とも
に結合されている。スイツチのある与えられた行のすべ
てのスイツチ１０２の各ＤＩＯＯのカソードはゲート端
子Ｇとスイツチ１０２のその行に付随したＸｍａ導電体
に結合されている。スイツチ１０２のある与．’えられ
た行の各トランジスタＴｌＯ２のエミツタは、カソード
端子Ｃとスイツチ１０２のその行に付随したＸｍ導電体
に結合されている。抵抗ＲｌＯＯの第２の端子はダイオ
ードＤＩＯＯのアノード、トランジスタＴＩＯＯのベー
ス、トランジス１夕ＴｌＯ２のコレクタ、トランジスタ
ＴｌＯ４のエミツタ及び節１１０に結合されている。ト
ランジスタＴＩＯＯのコレクタ、トランジスタＴＩＯ２
のベースはともに接続点１１２に接続されている。 ”
各交差点スイツチ１０２はシリコン制御整流器ＳＣＲと
して働き、これは低い遮断容量と、その阻止状態及び導
電状態の間の大きなインピーダンス比を有する。

任意の選択されたＹｎ導電体は選択された導電体の交差
点に配置された交差点スイリツチ１０２を、導電状態に
することにより、任意の選択されたＸｎ行導電体に電気
的に接続することができる。スイツチ１０２は端子Ｇ及
びＣにより小さな正電圧を印加するとともに、端子Ａに
適当な正電圧をｌ−面口することにより、導電状態にな
・ると仮定する。これによりダイオードＤＩＯＯを通る
伝導が起り、選択されたスイツチ１０２のトランジスタ
ＴＩＯＯのエミツターベース接合を順方向バイアスにし
、従つてそれを通つて伝導が可能となり、トランジスタ
ＴＩＯＯのベースの電位をトランジスタＴｌＯ２のエミ
ツターベース接合が順方向バイアスになるようにセツト
する。これにより、トランジスタＴｌＯ２を通る伝導が
可能となる。従つて、選択されたスイツチ１０２の端子
Ａ及びＣ間に伝導路ができる。端子ＡとＣの間に、一度
伝導路ができると、端子ＧはダイオードＤＩＯＯを通る
電流が停止するような電位に増加する。もし、スイツチ
１０２を通る伝導が止ると、そこを通る低インピーダン
ス電導路は、高インピーダンス路になる。各スイツチ１
０２はこのようにその低インピーダンス電導状態と高イ
ンピーダンス阻止状態の間のインピーダンス比が大きな
シリコン制御整流器として働く。ＸＮ，ＸＮＡ及びＹＮ
端子に結合された（図示されていない）選択回路は、所
望のＸＮとＹＮ端子を接続するスイツチ１０２を選択す
るために用いられる。

ＸＮ，ＸＮＡ及びＹＮ端子に結合された（図示されてい
ない）ＤＣ電源は、各スイツチ１０２の状態を制御しか
つ維持するために使用される。所望のＸＮ及びＹＮ端子
が電気的に接続された後、ＡＣ又は電話音声信号がＤＣ
電流に重畳できる。

これにより選択されたＸＮとＹＮ端子の間に両方向性の
伝導路が生ずる。端子Ｃ又は接続点１１０から寄生トラ
ンジスタＴｌＯ４を経て、基板中に入る信号電流の漏れ
は、ＡＣ又は音声信号を劣化させる。

大きな固体電子電話スイツチ系においては、基板中への
音声信号の漏れは、典型的な場合１０“分の１以下に保
たねばならない。第４図に示され以下で詳細に述べる交
差点スイツチ１０２の半導体構造は、この低い漏れ信号
の必要性を実現する。ここで第４図を参照すると、第３
図の交差点スイツチ１０２のアレイの一部分の好ましい
半導体構造の断面が透視図で示されている。

半導体構造１２０はｐ形シリコン基板１２２から成り、
その上に交差点スイツチ１０２のｐ−ｎ−Ｐ，ｎ−ｐ−
Ｎ，ｐｎ及び抵抗素子が、周知の拡散及びイオン注入法
により、接合分離された半導体材料の領域として形成さ
れている。半導体構造１２０は一対のｎ’″形縦方向領
域１２４及び１２６から成る。

領域１２４及び１２６は２プロセスを用いて作製される
。第１に両方にイオン注入され、次に基板１２２中に拡
散され更に続いて基板１２２上にｐ形エピタキシヤル領
域１２８を成長させる。次にｎ形不純物がｐ形エピタキ
シーヤル領域１２８上に、選択的に蒸着され、次に領域
１２８を貫通するように拡散され、それぞれｎ”形層１
２４及び１２６により囲まれたｐ形材料の分離された領
域１３０及び１３２とともに、最初のＮｆ形拡散部分を
埋め込み領域として残す。１２４及び１２６，ｎ″′形
領域は、それぞれｐ形領域１３０及び１３２の４方及び
底面を完゜全に囲む。

第２のｐ形領域１３４及び１３６が、それぞれｐ形領域
１３０及び１３２中に、イオン注入される。ｎ゛形領域
１３８はｎ形領域１３４の一部分の内に拡散され、領域
１３４に低抵抗のオーム性電極が形成できるようにする
。ｎ゛形領域１４０及び１４２はｎ形領域１３６内に拡
散され、抵抗として働くｎ形領域１３６の両端に、低抵
抗オーム性電極が形成できるようにする。次に、典型的
には５００−２０００オングストロームの厚さの金層（
図示されていない）が基板１２２の裏面に形成され、次
にゲ形領域１４４がｎ形領域１３４の一部に拡散される
。分離されたｐ＋形領域１４６及び１４８が図示されて
いるように、それぞれｐ形領域１３０及び１３２中に拡
散され、それぞれｐ形領域１３０及び１３２の反転を制
限する。ｐ＋形領域１５０，１５２及び１５４が領域１
２８中の領域１２４及び１２６の両側に拡散され、これ
らｐ形領域の反転を防止する。ＳｌＯ２の層が基板１２
２のプレーナ表面に成長され、次に標準の方法を用いて
適当な電極用窓がＳｌＯ２中に開けられ、電気的接触が
形成される半導体構造１２０の部分が露出される。典型
的にはＳｌ３Ｎ４である不活性化層（図示されていない
。

）が、次に典型的な場合１０００−２０００オングスト
ロームの厚さに基板全体に形成される。ＳｌＯ２層１４
４中の最初の電極窓が再び開けられ、基板は窒素雰囲気
の典型的には１１０ト一１１５０℃の高温中に４０−６
０秒置かれ、次に室温まで急冷される。これは金スパイ
ク工程として知られる。これは金原子を構造１２０の半
導体部分のすべての５領域の結晶位置に置く働きをする
。このように置かれた金原子は半導体材料中に存在する
自然に発生した再結合中心より、キヤリアの再結合をは
るかに効果的に行わせる再結合中心として働く。次に、
ｎ＋領域１３８、ｐ＋領域１４８及びが領域１４２の結
合及びｎ＋領域１４０とｐ＋領域１４４の結合を含む金
属部作成が行われる。縦方向のｎ＋領域１２４はスイツ
チ１０２のＣ端子として働き、かつ第３図に示されるア
レイ１００の低インピーダンスＸｎ導電体の一つとして
．働く。

縦方向のｎ＋領域１２６はスイツチ１０２のＧ端子とし
て働き、かつ第３図に示されたアレイ１００の低インピ
ーダンスＸｍａ導電体の一つとして働く。金属接続領域
１４０及び１４４は第３のアレイ１００の交差点Ｙｎ導
電体の一つとし・て、またスイツチ１０２のＡ端子とし
て働く。典型的な場合、領域１２４，１３０，１３４及
び１４４の厚さはそれぞれ６−２０ミクロン、３−９ミ
クロン、１−２ミクロン及び１−３ミクロンである。領
域１２４はその中に入つてくるキヤリアに再結合するの
に十分な時間を与えるため、比較的厚くしその領域１２
４はまた再結合を容易にし、領域１２４から基板１２２
中へのキヤリアの漏れを比較的小さくするよう比較的多
数の自然に発生した再結合中心が存在するように、高濃
度にドープされることが望ましい。従つて、領域１２４
は典型的には１０１９／Ｃｍ３と無理なく可能な限り高
濃度にドープされる。また、領域１３０はその中に入つ
て来るキヤリアの一部に再結合するのに十分な時間を与
え、それによつて領域１３０から領域１２４を経て基板
］２２中へ漏れとして移動するキヤリアを制限するよう
適度に厚いことが望ましい。

上に述べた金ドーピング工程は、ギ領域が金原子を集め
る親和力を持つため、多数の金原子に領域１２４内の位
置をとらせる。

領域１２４中の金原子は領域１２４中に自然に発生する
再結合中心より、著しく有効な再結合中心である。これ
らの追加された著しく効果的な再結合中心は、領域１３
０から領域１２４中に導入されたキヤリアの再結合を著
しく増加させ、基板中への漏れを更に著しく減らす。比
較的高い電流密度（〜１０３Ａ／Ｃｍ２）を用い、いず
れの領域にも金ドーピングをしない場合、基板中への漏
れ電流は、領域１３４，］３０及び］２４中に使用され
た不純物ドーピング濃度に対し期待される値より高いこ
とが見出されている。

領域１３０中の高電流密度は導電率変調として知られる
効果により、ｐ形領域１３０中に発生する同数の正孔及
び電子のキヤリアのプラズマを生じさせると信じられて
いる。領域１３０中の電子数を越える正味の過剰の正孔
数はその不純物濃度の関数のはずである。しかし、この
電荷のプラズマが忙領域１２４に一度到達すると、プラ
ズマの正孔は領域１２４を越えて拡散し、領域１２４と
基板１２２の間の接合に到達し、基板１２２により漏れ
として集められる。電子はｎ＋領域１２４によりはね返
される傾向があり、領域１３６中に急速に移動すること
が多い。領域１３０の金ドーピングは高電流密度により
導入されたキヤリアのプラズマを、領域１３０中で再結
合させ、それによつてこのプラズマを著しく減らすと信
じられている。

従つて、領域１２４を経て漏れとして基板中に拡散でき
るキヤリアの数は、著しく減らされる。領域１２４及び
１３０両方の金ドーピングは、このように基板１２２中
への漏れを極めて減少させる。３２の交差点スイツチ１
０２の４×８アレイは、本質的には第３図に示されてい
るが、第４図に示されるような構造１２０を用いて、単
一のシリコン集積回路チツプ上に製作されてきた。

半導体チツプは約７９平方ミルで、１８ピンデユアルー
インーラインパツケージに入れられる。交差点スイ．ツ
チ１０２のアノード及びカソード間の導電状態の等価な
抵抗は、１０ｍＡの電流で、典型的な場合１０オームで
ある。交差点スイツチ１０２が阻止状態にある時、端子
Ａ及びＣ間の容量は、典型的な場合１ｐＦで、入力イン
ピーダンスは典型的な場合１０９オームである。導電性
の交差点スイツチ１０２を通るＤＣ電流は、典型的な場
合５ｍＡである。交差点スイツチ１０２のＣ又はＡ端子
に印加される電話音声信号は、典型的な場合±３ｍＡで
ある。１０ｍＡの電流を用いた時、基板中への漏れ電流
は、１０ｎＡ以下である。

抵抗ＲＩＯＯは典型的には１３００オームの抵抗値を有
する。以上は本発明の視点の単なる例について考察して
きたにすぎない。

本発明は諸種の改良が可能であり、たとえば、ｐ形基板
の代りにｎ形基板を使うことができる。従つて、すべて
の領域の伝導形は逆になり、動作に必要な電力源の電位
も逆になる。更に、金原子の代りに白金原子を置換する
こともできる。また、基板の一部を歪ませるため、領域
に放射線を照射することにより、半導体領域中に再結合
中心をつけ加えることもできる。更に、拡散で形成する
と述べた領域を形成するのに、イオン注入を用いること
もでき、その逆もできる。更に、ｐ形エピタキシヤル層
は除くことができ、４つの交互に伝導形が異る領域から
成るスイツチは、基板中に直接形成することができる。

【図面の簡単な説明】

第１図は本発明に従う半導体構造の正面の断面を示す透
視図、第２図は第１図に示された半導体構造の等価電気
回路を示す図、第３図は本発明に従う相互接続された半
導体交差点スイツチのアレイを示す図、第４図は第３図
の交差点におけるスイツチアレイの交差点スイツチの好
ましい半導体実施例の正面の断面を透視図で示す図であ
る。

Claims (1)

1. 【特許請求の範囲】 １ 半導体接合分離スイッチングデバイスであり、共に
   第１の導電形を有するバルク及び上部部分から成る半導
   体材料を設け、半導体材料のバルク及び上部部分に含ま
   れ、該半導体材料の上部部分を完全に貫く部分を有し、
   該上部部分の一部を完全に分離し、該半導体材料と分離
   ｐ−ｎ接合を形成する第２の導電形の第１の領域があり
   、半導体材料の上部部分の分離された部分は第１の導電
   形の第２の領域を規定し、第１の領域と同じ導電形を有
   し、第２の領域の一部に含まれる第３の領域、第２の領
   域と同じ導電形を有し、第３の領域の一部に含まれる第
   ４の領域、及び前記第１、第２及び第４の領域の各々に
   接続され前記デバイスをスイッチとして使用可能にする
   電極を備え、第１の領域は十分な垂直方向の厚さと不純
   物濃度を有し、第１の領域中には自然に発生する十分多
   くの再結合中心が存在し、第２の領域からその中に入る
   キャリアの多くを再結合させ、基板中へのそのようなキ
   ャリアの漏れを比較的小さく保つように設計されたデバ
   イスにおいて、第１の領域はその中に自然に発生する再
   結合中心の他に追加された再結合中心を含み、第２の領
   域からその中に導入されたキャリアの再結合を促進して
   、半導体材料のバルク部分への漏れを著しく減少させる
   ことを特徴とする半導体接合分離スイッチングデバイス
   。 ２ 特許請求の範囲第１項に記載されたデバイスにおい
   て、第２の領域は十分な垂直方向の厚さと不純物濃度を
   有し、第２の領域中には自然に発生する十分多くの再結
   合中心が存在して、第３の領域からその中に入り込むキ
   ャリアを再結合させ、第２の領域を出て第１の領域に入
   るキャリアの数を減し、続いて第１の領域を出て漏れと
   して基板に入るキャリアの数を制限するようになつてお
   り、第２の領域はその中に自然に発生する再結合中心の
   他に追加された再結合中心を含み、第２の領域中でのキ
   ャリアの再結合を促進して、第２の領域を出て第１の領
   域に入るキャリアの数を著しく減少させ、続いて第１の
   領域を出て漏れとして基板に入るキャリアの数を制限す
   るようになつていることを特徴とするデバイス。 ３ 特許請求の範囲第２項に記載されたデバイスにおい
   て、前記第１及び第２の領域中の前記追加された再結合
   中心は金原子であることを特徴とするデバイス。 ４ 特許請求の範囲第２項に記載されたデバイスにおい
   て、第１及び第２領域中の追加された再結合中心は白金
   であることを特徴とするデバイス。 ５ 特許請求の範囲第２項に記載されたデバイスにおい
   て、第１及び第２の領域中の追加された再結合中心は、
   外部から放射された何らかの放射線により歪んだ該領域
   内の部分であることを特徴とするデバイス。 ６ 半導体接合分離スイッチングデバイスであり、共に
   第１の導電形を有するバルク及び上部部分から成る、半
   導体材料を設け、半導体材料のバルク及び上部部分に含
   まれ、該半導体材料の上部部分を完全に貫く部分を有し
   、該上部部分の一部を完全に分離し、該半導体材料と分
   離ｐ−ｎ接合を形成する第２の導電形の第１の領域があ
   り、半導体材料の上部部分の分離された部分は第１の導
   電形の第２の領域を規定し、第１の領域と同じ導電形を
   有し、第２の領域の一部に含まれる第３の領域、及び第
   ２の領域と同じ導電形を有し、第３の領域の中に入るキ
   ャリアの多くを再結合させ、基板中へのそのようなキャ
   リアの漏れを比較的小さく保つように設計されるデバイ
   スにおいて、第１の領域はその中に自然に発生する再結
   合中心の他に追加された再結合中心を含み、第２の領域
   からその中に導入されたキャリアの再結合を促進して、
   半導体材料のバルク部分への漏れを著しく減少させ、第
   ２の領域は十分な垂直方向の厚さと不純物濃度を有し、
   第２の領域中には自然に発生する十分多くの再結合中心
   が存在して、第３の領域からその中に入り込むキャリア
   を再結合させ、第２の領域を出て第１の領域に入るキャ
   リアの数を減し、続いて第１の領域を出て漏れとして基
   板に入るキャリアの数を制限するようになつており、第
   ２の領域はその中に自然に発生する再結合中心の他に追
   加された再結合中心を含み、第２の領域中でのキャリア
   の再結合を促進して、第２の領域を出て第１の領域に入
   るキャリアの数を著しく減少させ、続いて第１の領域を
   出て漏れとして基板に入るキャリアの数を制限するよう
   になつているデバイスにおいて、更に基板と相対する導
   電形を有し、基板の一部に含まれ基板の一部により第１
   の領域から分離された第５の領域と、基板と同じ導電形
   を有し、第５の領域の一部の中に完全に含まれる第６の
   領域と、第５の領域と同じ導電形を有し、第６の領域の
   一部の中に全体が含まれる第７の領域とを有し、第７の
   領域は第３の領域に電気的に結合されるのに適した第１
   の端部端子領域及び第４の領域に電気的に結合されるの
   に適した第２の端部端子領域を有する抵抗を含むことを
   特徴とするデバイス。 ７ 特許請求の範囲第６項に記載されたデバイスにおい
   て、第６の領域は自然に発生する再結合中心に加えて、
   追加された再結合中心を含み、それによつて第５領域及
   び第６領域間の降伏電圧が増一部に含まれる第４の領域
   、及び前記第１、第２及び第４の領域の各々に接続され
   前記デバイスをスイッチとして使用可能にする電極を備
   え、第１の領域は十分な垂直方向の厚さと不純物濃度を
   有し、第１の領域中には自然に発生する十分多くの再結
   合中心が存在し、第２の領域からその加することを特徴
   とするデバイス。