JPH10512396A - 電力半導体装置 - Google Patents

電力半導体装置

Info

Publication number
JPH10512396A
JPH10512396A JP8506343A JP50634396A JPH10512396A JP H10512396 A JPH10512396 A JP H10512396A JP 8506343 A JP8506343 A JP 8506343A JP 50634396 A JP50634396 A JP 50634396A JP H10512396 A JPH10512396 A JP H10512396A
Authority
JP
Japan
Prior art keywords
region
transistor
junctions
base
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP8506343A
Other languages
English (en)
Inventor
ガーンハム,デビッド,アーサー
ラットジャーズ,コーンラード,テウニス,フランシス
Original Assignee
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテッド filed Critical テキサス インスツルメンツ インコーポレイテッド
Publication of JPH10512396A publication Critical patent/JPH10512396A/ja
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66272Silicon vertical transistors
    • H01L29/66295Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004Base region of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012Base regions of thyristors
    • H01L29/102Cathode base regions of thyristors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 2つ以上のp−n接合を有する、特にバイポーラトランジスタ又はサイリスタである半導体装置。この装置は、装置の活性領域に流れる電流から離れて置かれた、バイポーラトランジスタの場合であればベースである、装置のp−n接合の2つ、すなわち装置の2つのp−n接合の間の領域内に金イオン注入を有している。注入された金は活性領域からキャリアを引き出すキャリアのためのシンクの役目を果たす再結合中心を与えるので、この装置は低抵抗を有し、高速にターンオフすることができる。

Description

【発明の詳細な説明】 電力半導体装置 本発明は、半導体装置、特にバイポーラトランジスタのような電力半導体装置 、に関するものである。 電力バイポーラトランジスタの応用では、多くの場合、トランジスタが短いス イッチング時間、及び飽和電流がトランジスタを流れるときのトランジスタのエ ミッタとコレクタとの間の低い電圧(Vcesat)の両方を有することが望まし い。後者は、トランジスタで消費される電力を最少に保持することを保証する。 これらの2つの目的は、これまで同一トランジスタでは達成されていなかった。 現在、トランジスタを半導体基板の表面に形成するプレナー技術を利用した2 種類の電力トランジスタがある。このトランジスタは、高周波で駆動する蛍光照 明管のような用途に使用される。 第1の種類のトランジスタは短いスイッチング時間を有するように最適化され ている。それは、トランジスタを基板の表面層中に形成する前にアルミナ粗粒子 で研磨してその表面層を傷をつけることによって達成される。その処理は、多数 の再結合中心を形成し、その結果として、キャリアの寿命が非常に短くなる。し たがって、トランジスタを高速にオフにスイッチすることができる結果となる。 残念ながら、傷によって、半導体材料はより抵抗が高くなり、したがってトラン ジスタのVcesatが増加する。傷は、トランジスタの電流利得(hfe)も減少 させる。 第2の種類のトランジスタは低いVcesatを有するように最適化されている 。それを達成するために、基板は、トランジスタが形成される前にエッチングさ れて、無傷の新しい表面を露出させる。したがって、トランジスタを形成する半 導体材料は低いVcesatのトランジスタを生じる低抵抗を有する。しかしなが ら、対応するトランジスタのキャリアの長い寿命は、トランジスタを高速にオフ にスイッチすることができないことを意味する。 本発明の目的は、低いVcesat及び短いスイッチング時間を有するトランジ スタを提供することにある。 第1の態様では、本発明は、2つ以上の直列のp−n接合を有し、かつ2つの p−n接合によって隣接されている第1の導電形の領域と再結合中心の領域を含 み、その再結合中心領域は、第1の導電形の領域に隣接するp−n接合間に流れ る電流の大部分が流れる第1の導電形の領域のその部分から離れて置かれていて 、その部分からキャリアを引き出して速度を増すことによって半導体装置をター ンオフするような半導体装置での使用法を提供する。 電流が主に流れる活性領域からのキャリアの引き出しには、本発明の下記の態 様が利用される。 第2の態様では、本発明は、2つ以上の直列のp−n接合を有し、かつ2つの p−n接合によって隣接されている第1の導電形の領域と、第1の導電形の領域 に隣接するp−n接合間に流れる電流の大部分が流れる第1の導電形の領域のそ の部分から離れた第1の導電形の領域内にある付加された再結合中心の領域とを 含む半導体装置であって、その領域のその部分が付加された再結合中心から実質 的に自由な独立した半導体装置を提供する。 第3の態様では、本発明は、2つ以上の直列のp−n接合を有し、かつ2つの p−n接合によって隣接されている第1の導電形の領域と、第1の導電形の領域 に隣接するp−n接合間に流れる電流の主要部分が流れるその領域のその部分か ら離れている付加された再結合中心の領域とを含む半導体装置であって、半導体 装置の材料がシリコンであり、再結合中心が金であり、再結合中心の濃度が2× 1013cm-2未満である半導体装置を提供する。 第1、第2及び第3の態様では、半導体装置はバイポーラトランジスタであっ てよく、どの場合においても、第1の導電形の領域が、トランジスタのベース領 域であり、エミッタ領域及びコレクタ領域によって隣接されている。これらの態 様では、半導体装置はサイリスタであってもよい。 本発明のこれらの態様では、外因性再結合中心の全体が、第1の導電形の領域 又は場合によってはベース領域内にあってもよい。 第4の態様では、本発明は、エミッタ領域と、ベース領域と、コレクタ領域と を含み、かつエミッタ領域とコレクタ領域との間に流される電流の大部分が流れ る部分から離れたベース領域にある付加された再結合中心の領域を有するバイポ ーラトランジスタを提供する。 第5の態様では、本発明は、クレームされたトランジスタと同一であるが、イ オン注入なしのトランジスタと比べて、トランジスタがトランジスタをターンオ フすることができる最少時間を5%以上減少させたVcesatを10%未満増加 させた、選択された領域にイオン注入を有するバイポーラトランジスタを提供す る。 本発明の第4及び第5の態様では、付加された再結合中心の領域がベース領域 内に完全にあってもよい。 半導体装置又はトランジスタの材料はシリコンであってもよい。 付加された再結合中心は白金又は好ましくは金であってもよい。 金の濃度が、2×1013原子cm-2未満であるのが好ましく、1×1012原子 cm-2から2×1013原子cm-2の間にあってもよく、好ましくは、約1×1013 原子cm-2である。 付加された再結合中心の領域が複数の別々の小領域に分割されていてもよい。 付加された再結合中心の領域又はその小領域がボンドパッドの下に置かれてい てもよい。 付加された再結合中心の領域は、完成された装置において、半導体材料を金属 化から絶縁する材料の層の窓を通して実行できる、イオン注入によって製造され てもよい。好ましくは、絶縁材料及びその材料におけるいかなる他の窓も注入中 、マスクによって保護される。 第6の態様では、本発明は、2つ以上の直列のp−n接合を有し、かつ2つの p−n接合によって隣接されている第1の導電形の領域を含む半導体装置の製造 方法を提供し、この方法は、再結合中心を生じさせる化学物質によってイオン注 入することを含み、装置の使用において、第1の領域に隣接するp−n接合を通 って流れる電流の大部分は第1のその部分を流れない。 本発明によるトランジスタは、活性モードのトランジスタによって流される電 流と逆方向に電流を流すようにトランジスタのエミッタとコレクタとの間に接続 されたダイオードと同一の基板の上に集積されてもよい。また、そのダイオード が付加された再結合中心を有していてもよい。 再結合中心の領域によって、半導体装置、例えばトランジスタがオフにスイッ チされる時間が短くなる。トランジスタがオフにスイッチされるとベース電流は 減少するので、ベースに蓄積されたキャリアは、キャリアが再結合する注入領域 に引き出される。活性領域は注入されていないので、装置の抵抗及び、したがっ て、バイポーラトランジスタの場合は、Vcesat及びhfeは影響は及ぼされな い。 第1図は、金属化工程が完了した後のバイポーラトランジスタの断面図である 。 第2図は、金属化工程直前の製造工程における第1図のトランジスタの平面図 を示す。 第1図は、n形シリコン基板1の表面に形成されたバイポーラトランジスタの 断面図である。トランジスタのベース領域は、基板1の表面に形成されたp形領 域2によって実現できる。トランジスタのエミッタ領域は、ベース領域2内の基 板の表面に形成されたn形領域3によって実現できる。トランジスタのコレクタ は、基板1の残りの部分によって実現できる。ベース領域は、トランジスタの降 伏電圧を増加するより深い、あまり多量に不純物を添加されないp形領域5によ って囲まれている。 基板のシリコンを酸化させることによって成長した酸化物6の層は基板の上に ある。酸化物6は窓7、8及び9を有する。アルミニウム金属層は、酸化物層の 上にあり、酸化物における窓を通してベース領域2及びエミッタ領域3と接触す る。金属層は2つの別々の領域にパターン化される。第1の領域はベースボンド パッド11及びベース接点12を実現提供し、第2の領域はエミッタ接点13及 びエミッタボンドパッドを提供する(第2図)。 金属層は、アルミニウムの層を付着する従来の処理によって形成される。この 方法は、アルミニウムの層を焼結して、オーム接触及び機械強度のためにシリコ ンとともに共融混合物を形成した後シリコンをパターン化するためにエッチング するものである。 コレクタ接点17は基板1の後部側に形成されている。 第2図は、金属層が付加される前の製造工程における第1図のトランジスタの 平面図を示す。通常、多数のトランジスタが、完成されるときに分けられる基板 上に作られるけれども、単一のトランジスタだけが示されている。第1図の断面 の位置は、第2図でI−Iの印を付けられている。 第1図及び第2図を参照するに、ベース領域2は、それの内部にエミッタ領域 3が指状に形成される大きな矩形領域である。指形状は、電力トランジスタに必 要とされる大電流可能出力を得るために使用される。窓8は、電気接点がエミッ タ接点12とともにエミッタ領域3の全ての部分に対して形成されるように同一 形状を有する。それを通って接続部がベース接点12とともにベース領域2に形 成される窓7も指状にされ、窓8と互いにかみ合わされる。 前述の構造を製造することのできる方法は周知である。 酸化物層6における窓9は大きく、酸化物層6の一面に付着された金属ベース ボンドパッド11を有する。ベースボンドパッドは、ベース領域2をパッケージ トランジスタのベース端子に接続するために使用される。それを介して接続部が エミッタ領域3とパッケージトランジスタのエミッタ端子との間に形成される第 2のボンドパッドは、このボンドパッドがベース領域3から絶縁されるように酸 化物の上部に形成される。第2のボンドパッドが形成される位置は、第2図にお いて一点鎖線で描かれたボックス10で印を付けられている。 第2図に示された製造工程で、フォトレジストマスクが、露光された酸化物中 の窓9を残す窓とともにトランジスタの一面に形成される。金がフォトレジスト の窓及び酸化物を通してトランジスタのベース領域2の中に注入される。金イオ ンに対して80keVの加速電圧が使用される。フォトレジストを取り除き、注 入によって引き起こされた傷を直すためにトランジスタを、酸化雰囲気で5分間 930℃でアニールする。アニール工程中に酸化物層6の窓の一面に成長する酸 化物はエッチングによって取り除かれる。注入の結果、ベース領域の一部に1× 1013cm2の濃度を有する金再結合中心が生じる。その濃度は、二次イオン質 量分析器で発生された金原子の濃度プロフィールを積分することによって測定さ れる。 第1図は、金で注入され、高キャリア再結合速度を有するベースボンドパッド 11の下の領域14を示している。トランジスタの動作に対する金注入領域14 の影響は下記の通りであると考えられる。 トランジスタがエミッタとコレクタとの間に電流を流すとき、その電流の大部 分は、エミッタ領域3の下のベース領域の一部を通るベース領域2を通って流れ る。そのベースの部分は“活性”部として知られている。金注入は、エミッタ領 域3、ベース領域2及びコレクタ領域1を通る電流経路上にないので、注入によ って、その経路に沿った電流に対するいかなる付加抵抗も起こらず、したがって Vcesatは増加しない。電流の流れは、第3図に矢印15によって示されてい る。これらの矢印の方向は従来の電流の方向を示している。 バイポーラトランジスタが導通している間は、ベース領域の活性部に蓄積され る大きな電荷の少数キャリア(この場合は電子)がある。これらは、トランジス タがターンオフされるのであれば、漏れ電流だけがエミッタとコレクタとの間を 通過するように取り除かれなければならない。金注入領域14は、ベースの中で の少数キャリアに対するシンクとしての役目を果たす。それは、付加された金の 原子が、その領域の中での少数キャリアの濃度が低いことを意味する、余分の再 結合中心を与えるので、その領域の中でのキャリア寿命が短いからである。した がって、ベース領域の活性部と金注入領域14との間に濃度こう配があり、この こう配によってベース領域の活性部から少数キャリアを引き出す拡散電流が生じ る。その拡散電流は、第3図に破線矢印16によって示されている。トランジス タは、ベースとエミッタとの間の電圧を減少させることによってターンオフされ 、一方金注入によって引き起こされる拡散電流は、ベース領域の活性部での少数 キャリアの濃度を減少させるのに役立ち、その結果トランジスタがターンオフす るのにかかる時間が減少する。 一連のトランジスタは、それぞれ1×1012cm-2、5×1012cm-2、1× 1013cm-22及び2×1013cm-2の注入金原子の濃度で製造されている。こ れらの最初のものは、金注入なしで製造された同一トランジスタよりもかろうじ て小さいスイッチング時間を有することがわかった。濃度が増加するにつれて、 装置がオフにスイッチされる時間が減少するということがわかった。2×1013 cm-2での金注入なしの同様な装置に対するVcesatの増加は注目されるが許 容できない値という程ではない。 再結合中心の領域がボンドパッドの下にある必要はないが、その位置は、この 領域のためになんら余分の空間も使用する必要がないので、都合が良い。 大きな装置では1つ以上の再結合中心の領域を分布させて、装置の中の、電流 の大部分を流す全ての部分を再結合中心に確実に十分近くして、キャリア濃度こ う配を与え、それによって活性領域からキャリアを引き出し、所望されるのと同 じ速さで装置をターンオフさせるのに十分な拡散電流を供給させることが望まし い。 第1図及び第2図に示されたようなバイポーラトランジスタを製造する方法の 例は下記の通りである。635μm(25ミル)の厚さを有する100mm直径 のn形の60〜80Ωcmのフロートゾーンシリコンに、リンの発生源としてP OCl3を使用して4時間1200℃でリン不純物を加える。次に、ウエハを1 56時間、1325℃でアニールする。生じるリン不純物を加えられた領域は、 ウエハの両側から240μm(9.5ミル)延びる。リン不純物を加えられた上 部領域は研磨によって、ウエハを355μm(14ミル)厚さにする。 次に、ウエハの最上部面はみがかれ、複数のトランジスタのベース領域及びエ ミッタ領域はその表面に形成される。ウエハの下部の2/3におけるリンドーピ ングは完成トランジスタのコレクタ抵抗を減少するのに役立つ。 降伏電圧を増加させるための領域5及びベース領域2を、2つのホウ素注入工 程を使用して形成する。 領域5に関しては、0.8μmの厚さの酸化物マスク層を酸化雰囲気で成長さ せ、パターン化して窓を露出する。その窓を通して、7.0×1012イオンcm-2 を注入し、ウエハを1300℃で60時間アニールする。ホウ素は、4.4μ mの深さまでウエハを貫通する。アニールは、窓の中により多くの酸化物を生じ るように酸化雰囲気で実行される。 ベース領域2に関しては、酸化物層に新しい窓が開けられ、5.2×1014イ オンcm-2が注入される。次に、ウエハを酸化雰囲気で1300℃で2.2時間 アニールする。 次に、酸化物層の中に他の窓が開かれ、110℃で110分間POCl3にウ エハをさらすことによってその窓を通してエミッタ領域3に、リン不純物を加え る。リンは0.62μmの深さまで貫通する。 次の工程は金領域14へのイオン注入である。窓9を覆う酸化物をまず取り除 き、次にフォトレジストの層をウエハの上で回転加工し、パターン化して窓9の 大部分を越えてその周辺の丁度内側まで延びる窓を露出させる。次に、1×1013 イオンcm-2の金をフォトレジストの窓及び酸化物の窓9を介してベースボン ドパッドの下にあるベース領域の部分にイオン注入する。80keVの加速電圧 が使用される。次に、フォトレジストを取り除き、ウエハを、酸化雰囲気で5分 間930℃でアニールする。 次に、窓7、8及び9の各々を覆う酸化物をエッチングによって取り除き、次 にアルミニウム層をウエハの最上部面上に付着して、パターン化する。アルミニ ウム層は、コレクタ接点17の役目を果たすようにウエハの最下部面上にも付着 される。 ウエハを、各々の上に単一のトランジスタを有するチップに分割する。 前述したように、エミッタとコレクタとの間に接続された逆並列ダイオードを 各チップ上に集積してもよい。ダイオードは、前述の2つの間に他のホウ素イオ ン注入を使用して形成されることが好ましい。酸化物層に窓を開け、ダイオード の陽極を形成するために5.2×1014イオンcm-2をn形基板の中に注入する 。次に、ウエハを、酸化雰囲気で1300℃で2.2時間アニールする。陽極は 、0.64μmの深さまでウエハを貫通する。 ダイオードの陽極領域は、ベースボンドパッドの下にあるベース領域の一部に 加えて、陽極領域を露出するために酸化物及びフォトレジストの中に窓を開き、 同時に両方の領域の中に注入することによって達成することができる同一の金注 入を受け入れることができる。 逆並列ダイオードがトランジスタとともに集積される場合、別々のエミッタボ ンドパッドを備える必要はない。ダイオードの陽極に対するアルミニウム接続部 は陽極及びエミッタの両方に接続するためのボンドパッドとして機能する。
【手続補正書】 【提出日】1997年9月5日 【補正内容】 請求の範囲 1.2つ以上の直列のp−n接合を備え、かつ2つのp−n接合によって隣接 されている第1の導電形の領域と付加された再結合中心を含む半導体であって、 その付加された再結合装置は、使用中、その再領域に隣接するp−n接合間に流 れる電流の大部分が速さを増して流れる領域のその部分から離れて配置されてお り、その速さによってその部分を通って流れる電流をターンオフすることができ 、かつその領域のその部分が付加された再結合中心から実質的に離れていること を特徴とする半導体装置。 2.付加された再結合中心の領域が第1の導電形の領域内にあることを特徴と する請求項1に記載された装置。 3.付加された再結合中心は、金の濃度が2×1013cm-2よりも低い金であ ることを特徴とする請求項1又は請求項2に記載された装置。 4.付加された再結合中心が白金であることを特徴とする請求項1又は請求項 2に記載された装置。 5.付加された再結合中心がアルゴンであることを特徴とする請求項1又は請 求項2に記載された装置。 6.付加された再結合中心の領域がボンドパッドのほぼ下にあることを特徴と する先行の請求項のいずれかに記載された装置。 7.付加された再結合中心の領域がイオン注入であることを特徴とする先行の 請求項のいずれかに記載された装置。 8.付加された再結合中心の領域が、2つのp−n接合間の電流のほぼ全てが 流れる装置のその領域から離れて置かれていることを特徴とする先行の請求項の いずれかに記載された装置。 9.付加された再結合中心の領域が、2つのp−n接合間の電流が流れる装置 のその領域の一方の側にほぼあることを特徴とする請求項1〜請求項7のいずれ かに記載された装置。 10.付加された再結合中心の領域が装置のほぼ領域内にあり、その場合の使用 中、電流密度は装置が導通しているときに装置にある最大電流密度の1%未満で あることを特徴とする、先行のいずれかの請求項に記載された装置。 11.付加された再結合中心の領域が装置のほぼ領域内にあり、その場合の使用 中、電流密度は装置が導通しているときに装置にある最大電流密度の0.1%未 満であることを特徴とする請求項10に記載された装置。 12.装置がバイポーラトランジスタであり、その第1の導電形の領域は前記ト ランジスタのベース領域であることを特徴とする、先行のいずれかの請求項に記 載された装置。 13.付加された再結合中心の領域が、前記ベース領域中で、前記トランジスタ のエミッタ領域とコレクタ領域との間に流れる電流の大部分が流れるベース領域 のその部分から離れたところにあることを特徴とする請求項12に記載された装 置。 14.クレームされたトランジスタと同一であるがイオン注入なしのトランジス タと比べて、前記トランジスタが、トランジスタをターンオフすることができる 最少時間を5%以上減少させ、Vcesatを10%増加させることを特徴とする 請求項12又は請求項13に記載された装置。 15.付加された再結合中心の領域が、前記ベース領域内に完全にあることを特 徴とする請求項12〜請求項14のいずれかに記載された装置。 16.前記装置がサイリスタであることを特徴とする請求項1〜請求項11のい ずれかに記載された装置。 17.請求項1〜請求項11又は請求項12〜請求項15のいずれかに記載され た装置を含む集積回路であって、その回路が、 装置の陽極と陰極との間又はトランジスタのエミッタ領域とコレクタ領域との 間に接続され、かつ装置又は活性モードのトランジスタによって流される電流と 逆向きに電流を流すように配置されたダイオードを備えていることを特徴とする 集積回路。 18.前記ダイオードが再結合中心を含んでいることを特徴とする請求項17に 記載された回路。 19.請求項12〜請求項15のいずれかに記載されたバイポーラトランジスタ を含む、蛍光菅のための電子回路安定器。 20.2つ以上の直列のp−n接合を有し、2つのp−n接合によって隣接され ている第1の導電形の領域を含む半導体装置を製造する方法において、 p−n接合間に流れる電流の大部分が流れる領域のその部分から離れて置かれ ており、使用中、キャリアをその部分から引き出して電流の速さを増すことによ ってその部分を流れる電流をターンオフすることになる再結合中心を領域内に生 じる化学物質を注入することを含むことを特徴とする方法。 21.2つ以上の直列のp−n接合を有し、2つのp−n接合によって隣接され ている第1の導電形の領域を含む半導体装置を製造する方法において、 p−n接合間に流れる電流の大部分が流れない領域のその部分から離れて置か れており、使用中、キャリアをその部分から引き出して電流の速さを増すことに よってその部分を流れる電流の大部分をターンオフすることになる再結合中心を 領域内に生じる化学物質を注入することを含むことを特徴とする方法。 22.注入ステップが、完成された装置において、半導体材料を金属層から絶縁 する材料の層における窓を通して行われることを特徴とする請求項20又は請求 項21に記載された方法。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ラットジャーズ,コーンラード,テウニ ス,フランシス イギリス国エムケイ43 7エイチデイ ベ ドフォードシャー,フェルマーシャム,マ リオツ クロース 22

Claims (1)

  1. 【特許請求の範囲】 1.2つ以上の直列のp−n接合を備え、かつ2つのp−n接合によって隣接 されている第1の導電形の領域より成る半導体装置において、付加された再結合 中心を用いるものであって、この再結合中心は、前記第1の導電形の領域の内で 前記第1の導電の領域に接する前記p−n接合の間を導通する電流の流れる部分 から、離れて配置されており、その結果、上記電流の流れる部分からキャリアを 引き出し、よって半導体装置のターンオフの早さを増加させた前記半導体装置。
JP8506343A 1994-08-05 1995-08-04 電力半導体装置 Ceased JPH10512396A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9415874.8 1994-08-05
GB9415874A GB2292252A (en) 1994-08-05 1994-08-05 Rapid turn off semiconductor devices
PCT/GB1995/001857 WO1996004685A1 (en) 1994-08-05 1995-08-04 A power semiconductor device

Publications (1)

Publication Number Publication Date
JPH10512396A true JPH10512396A (ja) 1998-11-24

Family

ID=10759464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8506343A Ceased JPH10512396A (ja) 1994-08-05 1995-08-04 電力半導体装置

Country Status (6)

Country Link
US (1) US6093955A (ja)
EP (1) EP0774167B1 (ja)
JP (1) JPH10512396A (ja)
DE (1) DE69524419T2 (ja)
GB (1) GB2292252A (ja)
WO (1) WO1996004685A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150085A (ja) * 2005-11-29 2007-06-14 Renesas Technology Corp 双方向プレーナ型ダイオード

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020102958A1 (en) * 2001-01-29 2002-08-01 Buer Kenneth V. Sub-harmonically pumped k-band mixer utilizing a conventional ku-band mixer IC
JP5061407B2 (ja) * 2001-01-31 2012-10-31 富士電機株式会社 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB171555A (en) * 1920-09-14 1921-11-24 Mary Alexander Improvements in connection with washing machines
US3943013A (en) * 1973-10-11 1976-03-09 General Electric Company Triac with gold diffused boundary
US4259683A (en) * 1977-02-07 1981-03-31 General Electric Company High switching speed P-N junction devices with recombination means centrally located in high resistivity layer
DE2917786C2 (de) * 1979-05-03 1983-07-07 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Thyristortriode und Verfahren zu ihrer Herstellung
JPS5975662A (ja) * 1982-10-22 1984-04-28 Nec Corp サイリスタ
GB2171555A (en) * 1985-02-20 1986-08-28 Philips Electronic Associated Bipolar semiconductor device with implanted recombination region
US4982258A (en) * 1988-05-02 1991-01-01 General Electric Company Metal oxide semiconductor gated turn-off thyristor including a low lifetime region
IT1245365B (it) * 1991-03-28 1994-09-20 Cons Ric Microelettronica Struttura integrata di dispositivo bipolare di potenza ad elevata densita' di corrente e diodo veloce e relativo processo di fabbricazione

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150085A (ja) * 2005-11-29 2007-06-14 Renesas Technology Corp 双方向プレーナ型ダイオード

Also Published As

Publication number Publication date
DE69524419T2 (de) 2002-08-01
US6093955A (en) 2000-07-25
EP0774167A1 (en) 1997-05-21
GB9415874D0 (en) 1994-09-28
DE69524419D1 (de) 2002-01-17
WO1996004685A1 (en) 1996-02-15
GB2292252A (en) 1996-02-14
EP0774167B1 (en) 2001-12-05

Similar Documents

Publication Publication Date Title
JP2893053B2 (ja) 集積化された電子装置における電荷キャリアの寿命の局所化される短縮のための処理、および電荷キャリアの寿命の局所化される短縮を伴う集積化された電子装置
US6323509B1 (en) Power semiconductor device including a free wheeling diode and method of manufacturing for same
JP2689047B2 (ja) 絶縁ゲート型バイポーラトランジスタとその製造方法
US6031254A (en) Monolithic assembly of an IGBT transistor and a fast diode
US20210313423A1 (en) Back side dopant activation in field stop igbt
JPH07106573A (ja) 高電圧デバイス及びその製造方法
CN215527729U (zh) 功率器件
EP1022785B1 (en) Electronic semiconductor power device with integrated diode
US4829344A (en) Electronic semiconductor device for protecting integrated circuits against electrostatic discharges
JP2003523631A (ja) 半導体装置
JP2002261281A (ja) 絶縁ゲートバイポーラトランジスタの製造方法
JP3180875B2 (ja) 絶縁ゲート型サイリスタ
JPH10512396A (ja) 電力半導体装置
JP2002359373A (ja) 半導体装置及びその製造方法
US4942446A (en) Semiconductor device for switching, and the manufacturing method therefor
JPS58186965A (ja) トランジスタ
EP0316988A1 (en) Lateral high-voltage transistor
JPH10335630A (ja) 半導体装置及びその製造方法
EP0255782A2 (en) Insulated gate bipolar-mode field effect transistor
JP3255698B2 (ja) 高安定ツェナーダイオード
KR950005462B1 (ko) 싱글칩으로 구성된 4단자 혼성소자 및 그 제조방법
US6168978B1 (en) Method for producing a power semiconductor component on a two-sided substrate that blocks on both sides of the substrate
JP3342944B2 (ja) 横型高耐圧半導体素子
JP3128958B2 (ja) 半導体集積回路
CN118335785A (zh) 一种逆导型igbt结构及其制造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060620

A313 Final decision of rejection without a dissenting response from the applicant

Free format text: JAPANESE INTERMEDIATE CODE: A313

Effective date: 20061113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061219