JPS5942335B2 - 文字処理のための割込方式 - Google Patents
文字処理のための割込方式Info
- Publication number
- JPS5942335B2 JPS5942335B2 JP54041795A JP4179579A JPS5942335B2 JP S5942335 B2 JPS5942335 B2 JP S5942335B2 JP 54041795 A JP54041795 A JP 54041795A JP 4179579 A JP4179579 A JP 4179579A JP S5942335 B2 JPS5942335 B2 JP S5942335B2
- Authority
- JP
- Japan
- Prior art keywords
- character
- processing
- interrupt
- control
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明は、制御プログラムによつて文字処理の詳細が指
示される通信制御装置において、特定文字が検出された
場合には当該特定文字に続く次の文字を検出されたこと
を条件として制御プログラムに割込みを掛けるようにし
た文字処理のための割込方式に関するものである。
示される通信制御装置において、特定文字が検出された
場合には当該特定文字に続く次の文字を検出されたこと
を条件として制御プログラムに割込みを掛けるようにし
た文字処理のための割込方式に関するものである。
第３図は通信制御処理装置の概要を示すものであつて、
１は通信制御処理装置、２は中央制御装置、３は主記憶
装置、４はチャネル・アダプタ、５は回線走査機構、６
は回線接続機構、Ｔはライン・セットをそれぞれ示して
いる。
１は通信制御処理装置、２は中央制御装置、３は主記憶
装置、４はチャネル・アダプタ、５は回線走査機構、６
は回線接続機構、Ｔはライン・セットをそれぞれ示して
いる。
中央制御装置２は、命令の実行制御や各構成要素からの
割込制御、記憶装置のアクセス制御、各アダプタヘの入
出力命令の実行などを行う。主記憶装置３は、制御プロ
グラム及びデータを格納する。チャンネル・アダプタ４
は、通信制御装置１とホストプロセッサ（図示せず）と
の間で情報の転送制御を行う。回線走査機構５は、中央
制御装置２からの入出力命令の実行や文字の分解・組立
、各種回線制御を行う。回線接続機構６は、回線走査機
構とライン・セットの間で送受信ビットのやり取り及び
各種制御信号のライン・セツトヘの伝達を行う。本発明
は、特に上記の回線走査機構５に関するものである。従
来方式においては、文字バッファに１文字検出すると、
制御プログラムヘの割込みが生じ、制御プログラムが割
込処理を行つていた。
割込制御、記憶装置のアクセス制御、各アダプタヘの入
出力命令の実行などを行う。主記憶装置３は、制御プロ
グラム及びデータを格納する。チャンネル・アダプタ４
は、通信制御装置１とホストプロセッサ（図示せず）と
の間で情報の転送制御を行う。回線走査機構５は、中央
制御装置２からの入出力命令の実行や文字の分解・組立
、各種回線制御を行う。回線接続機構６は、回線走査機
構とライン・セットの間で送受信ビットのやり取り及び
各種制御信号のライン・セツトヘの伝達を行う。本発明
は、特に上記の回線走査機構５に関するものである。従
来方式においては、文字バッファに１文字検出すると、
制御プログラムヘの割込みが生じ、制御プログラムが割
込処理を行つていた。
このため、従来方式は文字処理時間が長くなり、処理能
力が高くできないという欠点が存在した。本発明は、上
記の欠点を除去するものであつて、制御プログラムに割
込む回数を減少させることにより、文字処理時間を短縮
でき、高速多回線の処理を可能とする文字処理のための
割込方式を提供することを目的としている。
力が高くできないという欠点が存在した。本発明は、上
記の欠点を除去するものであつて、制御プログラムに割
込む回数を減少させることにより、文字処理時間を短縮
でき、高速多回線の処理を可能とする文字処理のための
割込方式を提供することを目的としている。
そしてそのため、本発明の文字処理のための割込方式は
、回線への送出文字および回線からの受信文字が文字バ
ツフアを経由して送受され、該文字バツJャAにおける文
字の存在が検出されたことが割込みによつて通知された
とき、制御プログラムが文字処理の詳細を指示し、指示
された文字処理の詳細に従つて文字処理が行われる通信
制御処理装置において、文字の送信動作を行うときおよ
び文字の受信動作を行うときに、上記文字バツフアに特
定文字が検出された場合には、該特定文字が検出された
時点では割込みを掛けず、該特定文字のすぐあとに続く
文字が検出された時に、上記制御プログラムに割込みを
掛けると共に、当該割込みに基づいて上記制御プログラ
ムが新たな文字処理の詳細を指示するまでは、上記特定
文字およびこのすぐあとに続く文字の文字処理を行わず
、新たな文字処理の詳細に従つて上記特定文字およびこ
のすぐあとに続く文字の文字処理を行うことを特徴とす
るものである。以下、本発明を図面を参照しつつ説明す
る。第１図は本発明の１実施例のプロツク図、第２図は
第１図のシステムの処理動作を示すものである。図にお
いて、８は文字分解・組立回路、９は文定処理回路、１
０は書込レジスタ、Ｍ１は制御情報格納メモリ、ＣＡは
制御領域、１１は読出レジスタ、１２は文字処理制御回
路、１３は書込レジスタ、１４は読出レジスタ、１５は
ＣＲＣ演算回路、１６は文字テーブル、１７は転送制御
回路、１８はステータス書込回路、１９は割込回路、２
０はステータス通知回路、Ｓ１ないしＳ２Ｏは信号線を
それぞれ示している。
、回線への送出文字および回線からの受信文字が文字バ
ツフアを経由して送受され、該文字バツJャAにおける文
字の存在が検出されたことが割込みによつて通知された
とき、制御プログラムが文字処理の詳細を指示し、指示
された文字処理の詳細に従つて文字処理が行われる通信
制御処理装置において、文字の送信動作を行うときおよ
び文字の受信動作を行うときに、上記文字バツフアに特
定文字が検出された場合には、該特定文字が検出された
時点では割込みを掛けず、該特定文字のすぐあとに続く
文字が検出された時に、上記制御プログラムに割込みを
掛けると共に、当該割込みに基づいて上記制御プログラ
ムが新たな文字処理の詳細を指示するまでは、上記特定
文字およびこのすぐあとに続く文字の文字処理を行わず
、新たな文字処理の詳細に従つて上記特定文字およびこ
のすぐあとに続く文字の文字処理を行うことを特徴とす
るものである。以下、本発明を図面を参照しつつ説明す
る。第１図は本発明の１実施例のプロツク図、第２図は
第１図のシステムの処理動作を示すものである。図にお
いて、８は文字分解・組立回路、９は文定処理回路、１
０は書込レジスタ、Ｍ１は制御情報格納メモリ、ＣＡは
制御領域、１１は読出レジスタ、１２は文字処理制御回
路、１３は書込レジスタ、１４は読出レジスタ、１５は
ＣＲＣ演算回路、１６は文字テーブル、１７は転送制御
回路、１８はステータス書込回路、１９は割込回路、２
０はステータス通知回路、Ｓ１ないしＳ２Ｏは信号線を
それぞれ示している。
制御情報格納メモリＭ１は、回線対応に設けられた複数
の制御領域ＣＡを有している。各制御領域ＣＡは、ステ
ータス部、文字処理指示部ＣＳＤ．ＳＱ部、ＬＰＲ部、
ポインタＬＣＰｌポインタＣＩＰおよびＣＲＣ部を有し
ている。ステータス部は割込みステータスを格納するも
のである。文字処理指示部ＣＳＤは、ＣＲＣ演算の有無
、文字の転送もしくは送信の有無、コード系変換の有無
および文字挿入の有無を指示する情報を格納するもので
ある。ＬＰＲ部は、割込み処理中であるか否かを指示す
る情報を格納するものである。ポインタＬＣＰは文字分
解・組立回路８との間でデータ転送を行う文字バツフア
におけるバイト位置を指示するものである。ポインタＣ
ＩＰは、文字処理回路９との間でデータ転送を行う文字
バツフアＣＢにおけるバイト位置を指示するものである
。ＳＱ部は、現在スキヤンされている回線に対して文字
処理回路９がどのような状態にあるかを記憶するもので
ある。ＣＲＣ部は、ＣＲＣ演算結果を保持して置く領域
である。制御領域ＣＡの文字処理指示部ＣＳＤの内容は
、制御プログラムによつて書替えることが出来る。制御
情報格納メモリＭ１内における何れの制御領域ＣＡをア
クセスするかは、信号線Ｓ１上のアドレス情報によつて
定められる。図示しないが、制御領域ＣＡ内に送信か或
は受信であるかを指示するビツトが設けられていること
は言うまでもない。制御領域ＣＡの内容は読出レジスタ
１１に読出され、そして文字処理制御回路１２に入力さ
れる。
の制御領域ＣＡを有している。各制御領域ＣＡは、ステ
ータス部、文字処理指示部ＣＳＤ．ＳＱ部、ＬＰＲ部、
ポインタＬＣＰｌポインタＣＩＰおよびＣＲＣ部を有し
ている。ステータス部は割込みステータスを格納するも
のである。文字処理指示部ＣＳＤは、ＣＲＣ演算の有無
、文字の転送もしくは送信の有無、コード系変換の有無
および文字挿入の有無を指示する情報を格納するもので
ある。ＬＰＲ部は、割込み処理中であるか否かを指示す
る情報を格納するものである。ポインタＬＣＰは文字分
解・組立回路８との間でデータ転送を行う文字バツフア
におけるバイト位置を指示するものである。ポインタＣ
ＩＰは、文字処理回路９との間でデータ転送を行う文字
バツフアＣＢにおけるバイト位置を指示するものである
。ＳＱ部は、現在スキヤンされている回線に対して文字
処理回路９がどのような状態にあるかを記憶するもので
ある。ＣＲＣ部は、ＣＲＣ演算結果を保持して置く領域
である。制御領域ＣＡの文字処理指示部ＣＳＤの内容は
、制御プログラムによつて書替えることが出来る。制御
情報格納メモリＭ１内における何れの制御領域ＣＡをア
クセスするかは、信号線Ｓ１上のアドレス情報によつて
定められる。図示しないが、制御領域ＣＡ内に送信か或
は受信であるかを指示するビツトが設けられていること
は言うまでもない。制御領域ＣＡの内容は読出レジスタ
１１に読出され、そして文字処理制御回路１２に入力さ
れる。
文字処理制御回路１２は、入力された各種の制御情報に
基づいて、文字処理回路９の制御など各種の制御を行う
。文字バツフア・メモリＭ２は、回線対応に設けられた
複数の文字バツJャAＣＢを有している。
基づいて、文字処理回路９の制御など各種の制御を行う
。文字バツフア・メモリＭ２は、回線対応に設けられた
複数の文字バツJャAＣＢを有している。
いずれの文字バツフアＣＢをアクセスするかは、信号線
Ｓ２上のアドレス情報で定められる。各文字バツフアＣ
Ｂは５バイト構成であり、アクセスされるバイト位置は
ポインタＣＩＰ又はＬＣＰによつて指定される。文字処
理回路９は、ＣＲＣ演算回路１５、文字テーブル１６お
よび転送制御回路１７などを有している。
Ｓ２上のアドレス情報で定められる。各文字バツフアＣ
Ｂは５バイト構成であり、アクセスされるバイト位置は
ポインタＣＩＰ又はＬＣＰによつて指定される。文字処
理回路９は、ＣＲＣ演算回路１５、文字テーブル１６お
よび転送制御回路１７などを有している。
文字テーブル１６には、伝送制御文字「ＤＬＥ］を含む
複数の伝送制御文字が登録されている。良く知られてい
るように、伝送制御文字「ＤＬＥ」は、この文字のすぐ
あとに続く符号の意味をかえるものである。文字テーブ
ル１６の内容は、制御プログラムによつて初期化される
。次に第１図の動作を第２図を参照しつつ説明する。制
哩領域ＣＡが読出レジスタ１１に読出されたとき、文字
処理制御回路１２はＳＱ部を調べる。ＳＱ部が「８」で
ある場合には、読出された制御領域ＣＡに対応する文字
バツJャAＣＢを読出すため、信号線Ｓ２上にアドレス情
報を送出する。信号線Ｓｌ４上の信号および信号線Ｓｌ
９上の信号がオンとなると、指定された文字バツフアＣ
ＢにおけるポインタＣＩＰで指定されたバイト位置の文
字が文字テーブル１６に入力され、当該文字をキーとし
て文字テーブル１６が索引される。文字バツフアＣＢか
ら読出された文字が「ＤＬＥ］である場合には、信号線
Ｓｌ８を介して伝送制御文字「ＤＬＥ］が検出されたこ
とが文字処理制御回路１２に通知される。この通知を受
取ると、文字処理制御回路１２は信号線Ｓ７上の信号に
よつて制御領域ＣＡ（１）ＳＱ部の値を「Ａ」に変更す
ると共に、信号線ＳｌＯ上の信号によつて制御領域ＣＡ
のポインタＣＩＰを＋１する。さらに、文字処理制御回
路１２は、ステータス書込回路１８に「ＤＬＥ検出」ス
テータスを生成すべきことを指令する。
複数の伝送制御文字が登録されている。良く知られてい
るように、伝送制御文字「ＤＬＥ」は、この文字のすぐ
あとに続く符号の意味をかえるものである。文字テーブ
ル１６の内容は、制御プログラムによつて初期化される
。次に第１図の動作を第２図を参照しつつ説明する。制
哩領域ＣＡが読出レジスタ１１に読出されたとき、文字
処理制御回路１２はＳＱ部を調べる。ＳＱ部が「８」で
ある場合には、読出された制御領域ＣＡに対応する文字
バツJャAＣＢを読出すため、信号線Ｓ２上にアドレス情
報を送出する。信号線Ｓｌ４上の信号および信号線Ｓｌ
９上の信号がオンとなると、指定された文字バツフアＣ
ＢにおけるポインタＣＩＰで指定されたバイト位置の文
字が文字テーブル１６に入力され、当該文字をキーとし
て文字テーブル１６が索引される。文字バツフアＣＢか
ら読出された文字が「ＤＬＥ］である場合には、信号線
Ｓｌ８を介して伝送制御文字「ＤＬＥ］が検出されたこ
とが文字処理制御回路１２に通知される。この通知を受
取ると、文字処理制御回路１２は信号線Ｓ７上の信号に
よつて制御領域ＣＡ（１）ＳＱ部の値を「Ａ」に変更す
ると共に、信号線ＳｌＯ上の信号によつて制御領域ＣＡ
のポインタＣＩＰを＋１する。さらに、文字処理制御回
路１２は、ステータス書込回路１８に「ＤＬＥ検出」ス
テータスを生成すべきことを指令する。
ステータス書込回路１８によつて生成された「ＤＬＥ検
出」ステータスは、信号線Ｓ５および書込レジスタ１０
を経由して制御領域ＣＡのステータス部に書込まれる。
次にこの制御領域ＣＡが再びスキャンされてその内容が
読出レジスタ１１に読出されたとすると、ＳＱ部の内容
は「Ａ」である。
出」ステータスは、信号線Ｓ５および書込レジスタ１０
を経由して制御領域ＣＡのステータス部に書込まれる。
次にこの制御領域ＣＡが再びスキャンされてその内容が
読出レジスタ１１に読出されたとすると、ＳＱ部の内容
は「Ａ」である。
文字処理制御回路１２は、ポインタＣＩＰとＬＣＰとを
比較して次の文字が格納されていることを検出すると、
信号線Ｓ４上の信号をオンとして読出レジスタ１１内の
「ＤＬＥ検出」ステータスをステータス通知回路２０を
経由して制御プログラムに送出し、信号線Ｓ３上の信号
をオンとする。信号線Ｓ３上の信号がオンとされると、
割込回路１９は割込信号を送出する。これと同時に、文
字処理制御回路１２は、信号線Ｓ７上の信号によりＳＱ
部を「Ｂ」に書替え、さらに信号Ｓ２Ｏ上の信号によつ
てビツトＬＰＲをオンに書替える。割込み処理が終了す
ると、制御プログラムは、文字処理の内容を信号線Ｓ６
上の信号によつて制御領域ＣＡの文字処理指示部ＣＳＤ
にセツトし、信号線Ｓ８上の信号によつて制御領域ＣＡ
のビツトＬＰＲをオフにする。
比較して次の文字が格納されていることを検出すると、
信号線Ｓ４上の信号をオンとして読出レジスタ１１内の
「ＤＬＥ検出」ステータスをステータス通知回路２０を
経由して制御プログラムに送出し、信号線Ｓ３上の信号
をオンとする。信号線Ｓ３上の信号がオンとされると、
割込回路１９は割込信号を送出する。これと同時に、文
字処理制御回路１２は、信号線Ｓ７上の信号によりＳＱ
部を「Ｂ」に書替え、さらに信号Ｓ２Ｏ上の信号によつ
てビツトＬＰＲをオンに書替える。割込み処理が終了す
ると、制御プログラムは、文字処理の内容を信号線Ｓ６
上の信号によつて制御領域ＣＡの文字処理指示部ＣＳＤ
にセツトし、信号線Ｓ８上の信号によつて制御領域ＣＡ
のビツトＬＰＲをオフにする。
次にこの制御領域ＣＡが再びスキヤンされてその内容が
読出レジスタ１１に読出されたとすると、ビツトＬＰＲ
はオフ、ＳＱ部は「Ｂ］である。
読出レジスタ１１に読出されたとすると、ビツトＬＰＲ
はオフ、ＳＱ部は「Ｂ］である。
ビツトＬＰＲがオフ、ＳＱ部が「Ｂ］であると、文字バ
ツフアＣＢ（：！）ＣＩＰ−１の指示するバイト位置か
ら文字が読出レジスタ１４に読出され、文字処理回路９
によつて文字処理、例えばＣＲＣ演算や転送もしくは送
信処理が行われる。次に文字バツフアのポインタＣＩＰ
の指示するバイト位置から文字を読出し、この文字を文
字処理回路９によつて処理する。そして制御領域ＣＡの
ポインタＣＩＰが＋１され、ＳＱ部の値が「８］とされ
る。以上の説明から明らかなように、本発明によれば、
伝送制御文字「ＤＬＥ」の如くすぐ後に続く文字と１体
となつて始めて意味をなす特定文字については、このよ
うな特定文字を文字バツフアに存在することが検出され
た時に制御プログラムに割込をかけずに、次文字が検出
された時に制御プログラムに割込みをかけるので、割込
回数を減すことが出来、これにより文字処理時間を短縮
することが出来る。
ツフアＣＢ（：！）ＣＩＰ−１の指示するバイト位置か
ら文字が読出レジスタ１４に読出され、文字処理回路９
によつて文字処理、例えばＣＲＣ演算や転送もしくは送
信処理が行われる。次に文字バツフアのポインタＣＩＰ
の指示するバイト位置から文字を読出し、この文字を文
字処理回路９によつて処理する。そして制御領域ＣＡの
ポインタＣＩＰが＋１され、ＳＱ部の値が「８］とされ
る。以上の説明から明らかなように、本発明によれば、
伝送制御文字「ＤＬＥ」の如くすぐ後に続く文字と１体
となつて始めて意味をなす特定文字については、このよ
うな特定文字を文字バツフアに存在することが検出され
た時に制御プログラムに割込をかけずに、次文字が検出
された時に制御プログラムに割込みをかけるので、割込
回数を減すことが出来、これにより文字処理時間を短縮
することが出来る。
第１図は本発明の１実施例のプロツク図、第２図は第１
図のシステムの処理動作を示す図、第３図は通信制御処
理装置の概要を示す図である。 １・・・・・・通信制御処理装置、２・・・・・・中央
制御装置、３・・・・・・主記憶装置、４・・・・・・
チヤネル・アダプタ、５・・・・・・回線走査機構、６
・・・・・・回線接続機構、７・・・・・・ライン・セ
ツト、８・・・・・・文字分解・組立回路、９・・・・
・・文字処理回路、１０・・・・・・書込レジスタ、Ｍ
１・・・・・・制御晴報格納メモリ、ＣＡ・・・・・・
制御領域、１１・・・・・・読出レジスタ、１２・・・
・・・文字処理制御回路、１３・・・・・・書込レジス
タ、１４・・・・・・読出レジスタ、１５・・・・−・
ＣＲＣ演算回路、１６・・・・・・文字テーブル、１７
・・・・・・転送制御回路、１８・・・・・・ステータ
ス書込回路、１９・・・・・・割込回路、：２０・・・
・・・ステータス通知回路、Ｓ１ないしＳ２Ｏ・・・・
・・信号線。
図のシステムの処理動作を示す図、第３図は通信制御処
理装置の概要を示す図である。 １・・・・・・通信制御処理装置、２・・・・・・中央
制御装置、３・・・・・・主記憶装置、４・・・・・・
チヤネル・アダプタ、５・・・・・・回線走査機構、６
・・・・・・回線接続機構、７・・・・・・ライン・セ
ツト、８・・・・・・文字分解・組立回路、９・・・・
・・文字処理回路、１０・・・・・・書込レジスタ、Ｍ
１・・・・・・制御晴報格納メモリ、ＣＡ・・・・・・
制御領域、１１・・・・・・読出レジスタ、１２・・・
・・・文字処理制御回路、１３・・・・・・書込レジス
タ、１４・・・・・・読出レジスタ、１５・・・・−・
ＣＲＣ演算回路、１６・・・・・・文字テーブル、１７
・・・・・・転送制御回路、１８・・・・・・ステータ
ス書込回路、１９・・・・・・割込回路、：２０・・・
・・・ステータス通知回路、Ｓ１ないしＳ２Ｏ・・・・
・・信号線。
Claims (1)
- １ 回線への送出文字および回線からの受信文字が文字
バッファを経由して送受され、該文字バッファにおける
文字の存在が検出されたことを割込みによつて通知され
たとき、制御プログラムが文字処理の詳細を指示し、指
示された文字処理の詳細に従つて文字処理が行われる通
信制御処理装置において、文字の送信動作を行うときお
よび文字の受信動作を行うときに、上記文字バッファに
特定文字が検出された場合には、該特定文字が検出され
た時点では割込みを掛けず、該特定文字のすぐあとに続
く文字が検出された時に、上記制御プログラムに割込み
を掛けると共に、当該割込みに基づいて上記制御プログ
ラムが新たな文字処理の詳細を指示するまでは、上記特
定文字およびこのすぐあとに続く文字の文字処理を行わ
ず、新たな文字処理の詳細に従つて上記特定文字および
このすぐあとに続く文字の文字処理を行うことを特徴と
する文字処理のための割込方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54041795A JPS5942335B2 (ja) | 1979-04-06 | 1979-04-06 | 文字処理のための割込方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54041795A JPS5942335B2 (ja) | 1979-04-06 | 1979-04-06 | 文字処理のための割込方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55134438A JPS55134438A (en) | 1980-10-20 |
| JPS5942335B2 true JPS5942335B2 (ja) | 1984-10-15 |
Family
ID=12618262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54041795A Expired JPS5942335B2 (ja) | 1979-04-06 | 1979-04-06 | 文字処理のための割込方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5942335B2 (ja) |
-
1979
- 1979-04-06 JP JP54041795A patent/JPS5942335B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55134438A (en) | 1980-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860009351A (ko) | 입출력 제어 시스템 | |
| JPS5942335B2 (ja) | 文字処理のための割込方式 | |
| JPS62239235A (ja) | オペレ−シヨンコ−ドの高速比較動作を備えたデ−タプロセツサ | |
| JPS6240751B2 (ja) | ||
| EP0385703A2 (en) | Keyboard interface control | |
| JPS6126706B2 (ja) | ||
| JPS63228856A (ja) | 通信制御装置 | |
| JPH0438618Y2 (ja) | ||
| JPH06250965A (ja) | 入出力制御装置 | |
| JPS6253046A (ja) | 産業用ロボツトのデ−タ通信装置 | |
| KR850001925B1 (ko) | 단일 마이크로프로세서에 의한 crt 터미날 겸용 마이크로 컴퓨터 시스템 | |
| JP2948380B2 (ja) | データ通信装置 | |
| JPS63268053A (ja) | バス制御装置 | |
| JPS6049465A (ja) | マイクロコンピユ−タ間のデ−タ転送方法 | |
| JPH103463A (ja) | プロセッサ間通信方法 | |
| JPS6245575B2 (ja) | ||
| JPS6227846A (ja) | 入出力チヤネル | |
| JPS63204456A (ja) | バス制御装置 | |
| JPH08185286A (ja) | プリンタコントローラ | |
| JPS60169937A (ja) | デ−タ処理システム | |
| JPH0685164B2 (ja) | プロセッサ間通信制御方式 | |
| JPH01297591A (ja) | システム時計の設定処理方式 | |
| JPH05292130A (ja) | 通信制御用半導体集積回路 | |
| JPH04314157A (ja) | 通信装置 | |
| JPS62181553A (ja) | 回線制御方式 |