JPS5935053B2 - コ−ド変換方式 - Google Patents

Description

【発明の詳細な説明】 本発明は計算機あるいは制御装置の内部コードを情報交
換用紙テープなどの予め設定された外部コードに変換す
る方式に関するものである。

周知のように、一般的な外部コード体系としてはＪＩＳ
７単位、加入印刷電信機６単位などがあるが、シフト段
数および１コードを構成するビット数が異なる。このた
め、内部コードを外部コードに変換する際は外部コード
体系に応じたコード変換手順を踏まなければならず、従
来は各外部コード体系に応じてソフトウェアあるいはハ
ードウェアを別々に用意することで解決していた。本発
明の目的は、外部コード体系のシフト段数および単位に
かかわらず一定の手順によりコード変換を行なうことが
できるコード変換方式を提供することにある。しかして
、本発明の特徴とするところは、シフトコード部および
外部コード部のテーブルと該テーブルに付随するシフト
モード管理部から成るコード変換メモリを設け、変換さ
れる内部コードにより一義的に決まるテーブルアドレス
によりシフトコードおよび外部コードを読み出し、シフ
トコードが前記シフトモード管理部の内容と一致する場
合には外部コードのみを出力し、シフトコードが前記シ
フトモード管理部の内容と一致しない場合にはシフトコ
ードを出力した後に外部コードを出力するようにしたこ
とである。

次に本発明の一実施例につき図面を用いて詳細に説明す
る。

第１図は本発明の一実施例の概略ブロック図で、１およ
び２は信号切換回路、３は加算器、４はアドレスレジス
タ、５はコード変換メモリ、６は判定論理部である。

コード変換メモリ５はシフトコード部および外部コード
部のコード変換テーブル５１と該テーブルに付随するシ
フトモード管理部゛ ５２から成り、計算機あるいは制
御装置の記憶装置内に位置している。第２図にコード変
換メモリ５の構成例を示す。

こゝで、コード変換テーブル５１は８ビットを単位とし
てアドレスが付されており、又、シフトモ・ −ド管理
部５２は８ビットからなり、コード変換テーブル５１の
外に予め定めたアドレスが付されている。コード変換さ
れる前の内部コードは一般に８ビツト情報であり、１６
進数（００）から１６進数（ＦＦ）までの２５６種の組
合せがあり、該内部コードに対応するそれぞれのシフト
コードおよび外部コードは１６進数（００）に対応する
ものから順にシフトコード部（イ）および外部コード部
（口）に記憶されている。外部コードにはシフトモード
に関係しないもの、すなわち「改行］などのようにすべ
てのシフトモードに共通なものがあるが、これらのコー
ドに対応するシフトコード部（イ）の内容は１６進数（
００）として他のコードと区別する。また外部コードが
シフトコードの一つと一致するものがあるが、これらの
コードに対応するシフトコード部（イ）の内容は１６進
数（ＦＦ）として他のコードと区別する。このため１６
進数（００）および１６進数（ＦＦ）はシフトコードと
はなり得ないが、これらをシフトコードとして扱うこと
はないので問題とはならない。なお、コード体系がパリ
テイビツトを有する場合は、コード変換テーブル５１の
内容はすべてパリテイビツトを有した形で記憶されてい
る。シフトモード管理部５２は最後に出力されたシフト
コードを常に記憶しておくものであり、外部コード出力
の前にシフトコード出力が必要であるか否かの判定に用
いられる。第３図は第１図の動作を説明するためのフロ
ーチヤートである。

手順（１）でコード変換テーブル５１のテーブル先頭ア
ドレスＴＡと内部コード１６進数１ＮＣを選択回路１，
２で選択して加算回路３で加算し、その加算結果をテー
ブル５１内の参照アドレスＡとしてアドレスレジスタ４
にセツトす 、る。手順（２）でアドレスレジスタ４の
内谷Ａによりコード変換テーブル５１内の対応するシフ
トコードＳＣを読み出す。手順（３）では、判定論理部
６により上記読み出したシフトコードが１６進数（ＦＦ
）かどうかを判定し、該シフトコードＳＣ５が１６進数
（ＦＦ）でない場合には、更に手順（４）で１６進数（
００）かどうかを判定する。シフトコードＳＣが１６進
数（００）でない場合は、更に手順（５）でシフトコー
ドがシフトモード管理部５２の内容と一致するかどうか
を判定する。手順４（５）でシフトコードＳＣがシフト
モード管理部５２と一致しない場合は、シフトモードの
切替えが必要であることを意味する。このため、手順（
６）で判定論理部６はシフトモード管理部５２に上記シ
フトコードＳＣをシフトモード管理データＳＭとして記
憶し、手順（７）でこれを出力する。次に手順（８）で
切換回路１，２により１６進数（ＦＦ）と前記アドレス
レジスタ４の参照アドレスＡを選択し、これらを加算回
路３で加算したものを新たにテーブル５１内の参照アド
レスＡとしてアドレスレジスタ４にセツトする。手順（
９）で、このアドレスＡによりコード変換テーブル５１
内の該当外部コードＥＳを読み出す。最後に手順（１０
）で判定論理部６により外部コードＥＣを出力して終了
する。一方、手順（４）あるいは手順（５）でシフトコ
ードＳＣが１６進数（００）であるかあるいはシフトモ
ード管理部５２と一致した場合は、手順（６）および手
順（７）によるシフトコード出力は不要であり実行しな
い。又、手順（３）でシフトコードＳＣが１６進数（Ｆ
Ｆ）である場合には、外部コードがシフトコードとして
扱われる。こＯ〕ため、手順（１１）で外部コード部ア
ドレスを求めてアドレスレジスタ３にセツトし、手順（
１２）で外部コードＥＣを読み出す。手順（１３）で判
定論理部６によりこの外部コードＥＣをシフトモード管
理部５２に記憶させ、手順（１４）でこの外部コードＥ
Ｃを出力して終了する。第４図は第１図におけるコード
変換メモリ５の他の構成例を示したもので、第２図との
構成上の相違はシフトコード部と外部コード部をそれぞ
れ１コードずつ交互に配置していることである。

これの動作手順はアドレスの計算方法が異なる点を除い
て前記実施例と同一である。以上述べた如き構成である
から、本発明にあつて（は、シフトコービをそのままシ
フトモード情報として管理し、各内部コードそれぞれに
シフトコードを設定できるので、外部コード体系によつ
てコード変換の手順を変える必要が全くなく、外部コー
ド体系の変更に対しては、テーブル内容の入れ替え、あ
るいはハードウエア（ＲＯＭ等）の入れ替えのみで対処
できる。

更に、外部コードとシフトコードは別のアドレスに記憶
されており、データ単位を構成するビツト（一般的には
８ビツト）を制限なく使用できるので、パリテイビツト
を含めた外部コードを設定することができ、パリテイビ
ツトの発生回路および発生手順プログラムの必要がなく
なる。

【図面の簡単な説明】

第１図は本発明の一実施例のプロツク図、第２図は第１
図におけるコード変換メモリの構成例を示す図、第３図
は第１図の動作を説明するためのフローチヤート、第４
図はコード変換メモリの他の構成例を示す図である。 １，２・・・・・・切換回路、３・・・・・・加算回路
、４・・・・・・アドレスレジスタ、５・・・・・・コ
ード変換メモＩ八 ６・・・・・・判定論理部、５１・
・・・・・コード変換テーブル、５２・・・・・・シフ
トモード管理部。

Claims (1)

【特許請求の範囲】
1. １ 計算機あるいは制御装置の内部コードを情報交換用
   紙テープなどの予め設定された外部コードに変換する方
   式において、前記内部コードに対応するシフトコード及
   び外部コードを記憶したコード変換テーブルと該テーブ
   ルに付随するシフトモード管理部とよりなるコード変換
   メモリを設け、コード変換を実行する際、前記内部コー
   ドにより一義的に決定されるテーブルアドレスにより該
   当シフトコードおよび外部コードを読み出し、該シフト
   コードが前記シフトモード管理部の内容と一致する場合
   には前記読み出した外部コードのみ出力し、シフトコー
   ドが前記シフトモード管理部の内容と一致しない場合に
   は前記読み出したシフトコードをシフトモード管理部に
   記憶させ、当該シフトコードと外部コードを出力するこ
   とを特徴とするコード変換方式。