JPH0770237B2 - マスクｒｏｍ読出しデ−タの一部修正回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマスクROM読出しデータの一部修正回路に関す
る。

〔従来の技術〕

マスクROMは、記憶素子の製造段階で記録する情報を書
込んでしまって使用段階で変更できないものであり、他
の種類のROM、例えば破壊式プログラマブルROMや消去可
能なプログラムブルROMに比べて、ビット当りの価格が
安く、チップ当りの記憶容量を大きくすることができる
という優れた長所を有している。

しかしその反面で、一度書込んだ情報を変更することが
不可能であり、新たにマスクを作成して製造するのに高
価であり、時間もかかるという弱点がある。

そこで、マスクROMに記録された記録情報のうち修正し
たい誤りデータに対応する修正データだけを、破壊式プ
ログラマブルROMや消去可能なプログラマブルROMに記憶
させて利用する方法がある。

第５図は従来のマスクROM読出しデータの一部修正回路
の一例を示すブロック図である。

第５図において、マスクROM51は、その入力に選択アド
レスが与えられ、その選択アドレスに記録されたデータ
を読出して出力する。

一方、デコーダ52は、選択アドレスを解読しており、そ
の選択アドレトとしてマスクROM51の修正すべき誤りデ
ータを記録するアドレスが来れば、その誤りデータに対
応する修正データを記憶している修正ROM53のアドレス
を修正ROM53に送るとともに、切換え信号を切換え回路5
4に送る。

これにより、消去可能なプログラマブルROMである修正R
OM53は、そのアドレスの修正データを読出して、切換え
回路54に送るので、このときにだけ切換え回路54は、切
換え信号でマスクROM51の読出しデータにかえて修正ROM
53の読出しデータである修正データを使用データとして
出力する。

この結果、マスクROM51の誤りデータが修正ROM53の修正
データに置き換えられ、正しい使用データが得られるこ
ととなる。

〔発明が解決しようとする問題点〕

上述した従来のマスクROM読出しデータの一部修正回路
は、マスクROMおよびマスクROMと異なる種類の修正ROM
を利用しており、マスクROM,修正ROMおよびマイクロプ
ロセッサユニットが分離された独立の単体であれば、そ
れぞれを第５図に示すように接続して構成することがで
きる。

しかし、マイクロプロセッサユニットとマスクROMとが
１チップ化された集積回路ではこれらを分離して接続を
変更することができないので、上述した従来のマスクRO
M読出しデータの一部修正回路は、第５図に示すように
構成して働かせることができないという欠点がある。

本発明の目的は、異なる種類の修正ROMを使用しないで
構成することができ、マイクロプロセッサユニットとマ
スクROMとが１チップ化された集積回路で使用できるマ
スクROM読出しデータの一部修正回路を提供することに
ある。

〔問題点を解決するための手段〕

本発明のマスクROM読出しデータの一部修正回路は、２
つ以上の連続するアドレスからなる領域に修正すべき誤
りデータを含んで記録されているマスクROMと、前記誤
りデータが記録されている前記領域を指示するに足る上
記アドレスを修正アドレスとして保持するアドレスレジ
スタと、前記誤りデータを修正するための修正データを
含む前記領域内のデータに対応する一連のデータを保持
するデータレジスタと、前記マスクROMを読出すための
読出しアドレスのうちの上位アドレスが前記領域を指示
するに足る上記アドレスに一致したときに一致信号を発
生する一致回路と、前記一致信号が発生したときにだけ
前記マスクROMから読出された読出しデータにかえて前
記データレジスタから読出される一連のデータを出力す
る切換え回路とを備えて構成されている。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図は本発明の第１の実施例を示すブロック図であ
る。

第１図において、マスクROM11は、16ビットの選択アド
レスを受けて、８ビットのデータをそれぞれ読出すこと
ができ、マイクロプロセッサユニット12が使用するデー
タを記録しているが、これらの中に修正すべき誤りデー
タを含んでいる。

マイクロプロセッサユニット12は、マスクROM11に16ビ
ットの選択アドレスを与えて読出させ、読出された８ビ
ットのデータを使用データとして入力する。

アドレスレジスタ13は、修正すべき誤りデータが記録さ
れているマスクROM11の記録位置を16ビットの修正アド
レスとして与えられ、これをシフト信号により入力して
保持する16ビットのシフトレジスタである。

一方、データレジスタ14は、その修正アドレスの正しい
データを８ビットの修正データとして与えられ、これを
シフト信号により入力して保持する８ビットのシフトレ
ジスタである。

第２図は第１の実施例に与えられる外部信号を示すタイ
ムチャートである。

第２図において、16個のシフト信号に同期して、16ビッ
トの修正アドレスと８ビットの修正データが与えられ、
その後にモード信号が与えられることを示している。

一致回路15は、マスクROM11を読出すための選択アドレ
スがアドレスレジスタ13に保持された修正アドレスに一
致したときに一致信号を発生して、この一致信号を論理
積回路16に送る。

論理積回路16は、モード信号が外部から与えられている
場合で、しかもこの一致信号が発生したときにだけ、切
換え信号を切換え回路７に送る。

切換え回路17は、この切換え信号がある場合にだけ、マ
スクROM11から読出された読出しデータにかえてデータ
レジスタ14に保持されている修正データを使用データと
してマイクロプロセッサユニット12に出力する。

この結果、マイクロプロセッサユニット12は、マスクRO
M11の修正すべき誤りデータを、データレジスタ14に保
持された正しい修正データに置き換えて使用データとし
て使用することができる。

なお、アドレスレジスタ13,データレジスタ14,一致回路
15および論理積回路16が並列に複数個あり、切換え回路
17が直列に複数個接続されれば、複数個の修正データを
取扱うことができる。

また、一度設定されたアドレスレジスタ13およびデータ
レジスタ14の内容の変更は、モード信号を中断して、新
たに16個のシフト信号に同期して、16ビットの修正アド
レスと８ビットの修正データとが与えられ、その後にモ
ード信号が与えられることにより、マイクロプロセッサ
ユニット12の動作を停止させずに実施することができ
る。

この第１の実施例に使用している各回路は、すべてマイ
クロプロセッサユニットとマスクROMとが１チップ化さ
れた集積回路に組込んで作ることができる。

第３図は本発明の第２の実施例を示すブロック図であ
る。

第３図において、マスクROM31は、16ビットの選択アド
レスを受けて、８ビットのデータをそれぞれ読出すこと
ができ、マイクロプロセッサユニット32が使用するデー
タを記録しているが、これらの中に修正すべき誤りデー
タを含んでいる。

マイクロプロセッサユニット32は、マスクROM31に16ビ
ットの選択アドレスを与えて読出させ、読出された８ビ
ットのデータを使用データとして入力する。

アドレスレジスタ33は、修正すべき誤りデータが記録さ
れているマスクROM31の記録位置を示す16ビットのアド
レスの中の上位14ビットを修正アドレスとして与えら
れ、これをシフト信号により入力して保持する14ビット
のシフトレジスタである。

一方、データレジスタ34a,34b,34c,34dは、上位14ビッ
トがアドレスレジスタ33の内容であるマスクROM31の連
続する四つの修正アドレスについて、あるべき正しいデ
ータをそれぞれ８ビットの修正データA,修正データB,修
正データC,修正データＤとして与えられ、これをシフト
信号により、入力して保持するそれぞれ８ビットのシフ
トレジスタである。

第４図は第２の実施例に与えられる外部信号を示すタイ
ムチャートである。

第４図において、14個のシフト信号に同期して、14ビッ
トの修正アドレスと８ビットの修正データＡが与えら
れ、その後にモード信号が与えられることを示してい
る。

それぞれ８ビットの修正データB,修正データC,修正デー
タＤも、修正データＡと同時に与えられる。

一致回路35は、マスクROM31を読出す16ビットの選択ア
ドレスの中の上位14ビットがアドレスレジスタ13に保持
された14ビットの修正アドレスに一致したときに一致信
号を発生して、この一致信号を論理積回路36に送る。

論理積回路36は、モード信号が外部から与えられている
場合で、しかもこの一致信号が発生したときにだけ、切
換え信号を切換え回路37に送る。

一方、データレジスタ34a,34b,34c,34dsは、16ビットの
選択アドレスの中の下位２ビットを受けて、その下位２
ビットの“00",“01",“10",“11"のいずれかによっ
て、この順序にそれぞれ対応するデータレジスタ34a,34
b,34c,34dのいずれかが保持する８ビットの修正データ
を切換えデータとして切換え回路37に送る。

切換え回路37は、論理積回路36からの切換え信号がある
場合にだけ、マスクROM31から読出された読出しデータ
にかえて上記の切換えデータを使用データとしてマイク
ロプロセッサユニット32に出力する。

この結果、マイクロプロセッサユニット32は、マスクRO
M31の修正すべき誤りデータを、データレジスタ34a,34
b,34c,34dにそれぞれ保持された正しい修正データに置
き換えて使用することができる。

なお、アドレスレジスタ33,データレジスタ34a,34b,34
c,34d,一致回路35および論理積回路36がそれぞれ並列に
複数個あり、切換え回路37が直列に複数個接続されれ
ば、４バイトを一組として複数個の修正データを取扱う
ことができる。

また、一度設定されたアドレスレジスタ33およびデータ
レジスタ34a,34b,34c,34dの内容の変更は、モード信号
を中断して、新たに14個のシフト信号に同期して、14ビ
ットの修正アドレスとそれぞれ８ビットの修正データＡ
と，修正データＢと，修正データＣと，修正データＤと
が与えられ、その後にモード信号が与えられることによ
り、マイクロプロセッサユニット32の動作を停止させず
に実施することができる。

この第２の実施例に使用している各回路は、すべてマイ
クロプロセッサユニットとマスクROMとが１チップ化さ
れた集積回路に組込んで作ることができる。

〔発明の効果〕

以上説明したように、本発明のマスクROM読出しデータ
の一部修正回路は、異なる種類の修正ROMを使用しない
で構成して、マイクロプロセッサユニットとマスクROM
とが１チップ化された集積回路に使用して、マスクROM
の修正アドレスと修正データとをこの集積回路内のアド
レスレシスタとデータレジスタとに与えることにより、
マスクROMの誤りデータを修正した使用データを得るこ
とができるという効果を有している。

これは、誤りデータを修正したマスクROMを新たに作成
する場合に比べて、費用がかからず、時間もかからない
という利点がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック図、第２
図は第１の実施例に与えられる外部信号を示すタイムチ
ャート、第３図は本発明の第２の実施例を示すブロック
図、第４図は第２の実施例に与えられる外部信号を示す
タイムチャート、第５図は従来のマスクROM読出しデー
タの一部修正回路の一例を示すブロック図である。 11……マスクROM、12……マイクロプロセッサユニッ
ト、13……アドレスレジスタ、14……データレジスタ、
15……一致回路、16……論理積回路、17……切換え回
路、31……マスクROM、32……マイクロプロセッサユニ
ット、33……アドレスレジスタ、34a,34b,34c,34d……
データレジスタ、35……一致回路、36……論理積回路、
37……切換え回路、51……マスクROM、52……デコー
ダ、53……修正ROM、54……切換え回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】２つ以上の連続するアドレスからなる領域
   に修正すべき誤りデータを含んで記録されているマスク
   ROMと、前記誤りデータが記録されている前記領域を指
   示するに足る上位アドレスを修正アドレスとして保持す
   るアドレスレジスタと、前記誤りデータを修正するため
   の修正データを含む前記領域内のデータに対応する一連
   のデータを保持するデータレジスタと、前記マスクROM
   を読出すための読出しアドレスのうちの上位アドレスが
   前記領域を指示するに足る上位アドレスに一致したとき
   に一致信号を発生する一致回路と、前記一致信号が発生
   したときにだけ前記マスクROMから読出された読出しデ
   ータにかえて前記データレジスタから読出される一連の
   データを出力する切換え回路とを備えることを特徴とす
   るマスクROM読出しデータの一部修正回路。