JP2518614B2 - 半導体不揮発性記憶装置とその動作方法 - Google Patents
半導体不揮発性記憶装置とその動作方法Info
- Publication number
- JP2518614B2 JP2518614B2 JP11008186A JP11008186A JP2518614B2 JP 2518614 B2 JP2518614 B2 JP 2518614B2 JP 11008186 A JP11008186 A JP 11008186A JP 11008186 A JP11008186 A JP 11008186A JP 2518614 B2 JP2518614 B2 JP 2518614B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- volatile memory
- rewriting
- memory device
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000011017 operating method Methods 0.000 title description 2
- 238000000034 method Methods 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
Description
【発明の詳細な説明】 《産業上の利用分野》 この発明は、半導体不揮発性記憶装置とその動作方法
に関し、特に電気的に書き替え可能な半導体不揮発性メ
モリーに関する。
に関し、特に電気的に書き替え可能な半導体不揮発性メ
モリーに関する。
《発明の概要》 この発明は、各ビット線毎に一時記憶手段を有するよ
うなページ（書き替えのために全部のメモリセルが複数
の領域に分割された場合の分割領域の名称で、一つのペ
ージは１バイト以上の複数のメモリセルの集合から成り
立っている。）書き替え可能な半導体不揮発性記憶装置
において、書き替えに先立って行うメモリーセルのデー
ターの読み出しにより得られる書き替え前の情報である
読み出しデーターを前記一時記憶手段に記憶させる制御
手段を持たせ、書き替えに先立って書き替えるページ内
の少なくとも書き替えないビットの読み出し動作を行な
わせることにより、一つのメモリ分割領域である前記ペ
ージ内の書き替えるべきビットの書き替え動作を行なわ
せるだけで前記書き替えないビットは現在のデーターを
保持できるようにしたものである。
うなページ（書き替えのために全部のメモリセルが複数
の領域に分割された場合の分割領域の名称で、一つのペ
ージは１バイト以上の複数のメモリセルの集合から成り
立っている。）書き替え可能な半導体不揮発性記憶装置
において、書き替えに先立って行うメモリーセルのデー
ターの読み出しにより得られる書き替え前の情報である
読み出しデーターを前記一時記憶手段に記憶させる制御
手段を持たせ、書き替えに先立って書き替えるページ内
の少なくとも書き替えないビットの読み出し動作を行な
わせることにより、一つのメモリ分割領域である前記ペ
ージ内の書き替えるべきビットの書き替え動作を行なわ
せるだけで前記書き替えないビットは現在のデーターを
保持できるようにしたものである。
《従来の技術》 電気的に書き替え可能な半導体不揮発性記憶装置にお
いて、特にいわゆるEEPROMにおいては、通常一度に１バ
イトしか書き替えられなかったが、半導体の高集積化に
伴いEEPROMの記憶容量が増大し、１バイトづつの書き替
えでは書き替えに要する時間が増大し、使用に際し不便
な点が多くなってきた。これに対し、近年、マトリクス
状に配置されたメモリーセルの行方向の数バイトに相当
する一行全てのビットを同時に書き替えるページ書き替
え方式を取り入れ、書き替え時間を短縮するようになっ
てきた。
いて、特にいわゆるEEPROMにおいては、通常一度に１バ
イトしか書き替えられなかったが、半導体の高集積化に
伴いEEPROMの記憶容量が増大し、１バイトづつの書き替
えでは書き替えに要する時間が増大し、使用に際し不便
な点が多くなってきた。これに対し、近年、マトリクス
状に配置されたメモリーセルの行方向の数バイトに相当
する一行全てのビットを同時に書き替えるページ書き替
え方式を取り入れ、書き替え時間を短縮するようになっ
てきた。
従来、この１バイトより多くのメモリセルを含む書き
替えるためのメモリ分割領域を有するページ書き替え可
能なEEPROMにおいては、第１の従来例として第２図に示
すように、各ビット線B1〜Bn毎に一時記憶手段L1〜Lnを
そなえた構成とし、書き込み時に入出力端子５より列デ
コーダー２により選択された一時記憶手段Liへデーター
を書き込ませるようにしたものが知られている。
替えるためのメモリ分割領域を有するページ書き替え可
能なEEPROMにおいては、第１の従来例として第２図に示
すように、各ビット線B1〜Bn毎に一時記憶手段L1〜Lnを
そなえた構成とし、書き込み時に入出力端子５より列デ
コーダー２により選択された一時記憶手段Liへデーター
を書き込ませるようにしたものが知られている。
また、第２の従来例として第３図に示すように各ビッ
ト線B1〜Bn毎にセンスアンプS1〜Snと一時記憶手段L1〜
Lnをそなえた構成とし、行デコーダー１により選択され
た行方向の全てのビットのデーターを同時に読み出し、
それぞれのビット線に対応する一時記憶手段に記憶でき
るようにしたことによって、同一ページ内の書き替えた
いビットのみ列アドレスを選択しデーターを与えればよ
いようにしたものが知られている。
ト線B1〜Bn毎にセンスアンプS1〜Snと一時記憶手段L1〜
Lnをそなえた構成とし、行デコーダー１により選択され
た行方向の全てのビットのデーターを同時に読み出し、
それぞれのビット線に対応する一時記憶手段に記憶でき
るようにしたことによって、同一ページ内の書き替えた
いビットのみ列アドレスを選択しデーターを与えればよ
いようにしたものが知られている。
《発明が解決しようとする問題点》 しかし、第１の従来例のように構成した場合、書き替
えを行いたいページ内のビット、すなわち行アドレスに
より選択されたワード線に接続されたビットの内、書き
替えないビットに対しては、一担読み出して外部のRAM
（随時書き込み読み出しメモリー）に記憶させておき、
これを再び読み出し時と同一のアドレスのビット線に対
応する一時記憶手段に書き込むような操作を行わなけれ
ばならなく、書き替えのシステムや操作を複雑にする欠
点があった。
えを行いたいページ内のビット、すなわち行アドレスに
より選択されたワード線に接続されたビットの内、書き
替えないビットに対しては、一担読み出して外部のRAM
（随時書き込み読み出しメモリー）に記憶させておき、
これを再び読み出し時と同一のアドレスのビット線に対
応する一時記憶手段に書き込むような操作を行わなけれ
ばならなく、書き替えのシステムや操作を複雑にする欠
点があった。
また第２の従来例のように構成した場合は、システム
や操作面では簡単になる代りに、各ビット線毎にセンス
アンプが必要となり、特にEEPROMにおいては回路が非常
に複雑になってチップ面積を増大させるという欠点があ
った。
や操作面では簡単になる代りに、各ビット線毎にセンス
アンプが必要となり、特にEEPROMにおいては回路が非常
に複雑になってチップ面積を増大させるという欠点があ
った。
この発明は従来のこのような欠点を解決するために、
簡単な操作でしかもチップ面積を増大させることなく１
バイトより多くのメモリセルで構成される分割されたメ
モリセルの集合領域の書き替え、例えば、ページ書き替
えが短時間で行えるような半導体不揮発性記憶装置を得
ることを目的としている。
簡単な操作でしかもチップ面積を増大させることなく１
バイトより多くのメモリセルで構成される分割されたメ
モリセルの集合領域の書き替え、例えば、ページ書き替
えが短時間で行えるような半導体不揮発性記憶装置を得
ることを目的としている。
《問題点を解決するための手段》 上記問題点を解決するために、この発明は、各ビット
線毎に一時記憶手段を有するような半導体不揮発性記憶
装置において、メモリセルの書き替えに先立って行うメ
モリーセルのデータの読み出しにより得られる書き替え
前の情報である読み出したデーターを、セルの接続され
ているビット線に対応する一時記憶手段に記憶させる制
御手段を持った構成とし、選択されたページ内の書き替
えないビットの読み出し動作を行わせるだけで、再び前
と同じデーターが書き込まれるようにした。
線毎に一時記憶手段を有するような半導体不揮発性記憶
装置において、メモリセルの書き替えに先立って行うメ
モリーセルのデータの読み出しにより得られる書き替え
前の情報である読み出したデーターを、セルの接続され
ているビット線に対応する一時記憶手段に記憶させる制
御手段を持った構成とし、選択されたページ内の書き替
えないビットの読み出し動作を行わせるだけで、再び前
と同じデーターが書き込まれるようにした。
《作用》 上記のように構成された半導体不揮発性記憶装置にお
いて、ページ書き替えを行うのに先立って書き替えたい
ページのアドレスを指定し、そのページ内の書き替えな
いビットのアドレスを順次指定して読み出し動作を行わ
せると、指定されたビットのデーターはビット線を伝わ
ってセンスアンプに入力され、センスアンプで論理レベ
ルまで増幅される。そしてこの増幅されたデーターは、
一時記憶手段へ記憶する手段によって読み出し動作中に
その読み出したビット線に対応する一時記憶手段へ記憶
することができる。
いて、ページ書き替えを行うのに先立って書き替えたい
ページのアドレスを指定し、そのページ内の書き替えな
いビットのアドレスを順次指定して読み出し動作を行わ
せると、指定されたビットのデーターはビット線を伝わ
ってセンスアンプに入力され、センスアンプで論理レベ
ルまで増幅される。そしてこの増幅されたデーターは、
一時記憶手段へ記憶する手段によって読み出し動作中に
その読み出したビット線に対応する一時記憶手段へ記憶
することができる。
《実施例》 以下にこの発明の実施例を図面に基づいて説明する。
第１図において不揮発性メモリーセルM11〜Miiはワー
ド線W1〜Wiとビット線B1〜Biの交差する部分にそれぞれ
に接続されている。前記ワード線W1〜Wiはその内の１本
が選択されるように行デコーダー１に接続され、前記ビ
ット線B1〜Biはそれぞれに対応する一時記憶手段L1〜Li
の出力とスイッチ手段を介して接続され、列デコーダー
２によって選択された１本のビット線がセンスアンプ３
に接続されるようになっている。前記センサアンプ３の
出力は出力バッファ４に接続されると共に、読み出し時
に前記列デコーダー２によって選択されたビット線Biに
対応する一時記憶手段Liに制御手段７を介して接続され
るようになっている。また、入出力端子５は、前記出力
バッファ４の出力が接続されると共に、入力バッファ６
の入力に接続される。前記入力バッファ６の出力は、書
き込み時に前記列デコーダー２によって選択されたビッ
ト線Biに対応する一時記憶手段Liに前記制御手段７を介
して接続されるようになっている。
ド線W1〜Wiとビット線B1〜Biの交差する部分にそれぞれ
に接続されている。前記ワード線W1〜Wiはその内の１本
が選択されるように行デコーダー１に接続され、前記ビ
ット線B1〜Biはそれぞれに対応する一時記憶手段L1〜Li
の出力とスイッチ手段を介して接続され、列デコーダー
２によって選択された１本のビット線がセンスアンプ３
に接続されるようになっている。前記センサアンプ３の
出力は出力バッファ４に接続されると共に、読み出し時
に前記列デコーダー２によって選択されたビット線Biに
対応する一時記憶手段Liに制御手段７を介して接続され
るようになっている。また、入出力端子５は、前記出力
バッファ４の出力が接続されると共に、入力バッファ６
の入力に接続される。前記入力バッファ６の出力は、書
き込み時に前記列デコーダー２によって選択されたビッ
ト線Biに対応する一時記憶手段Liに前記制御手段７を介
して接続されるようになっている。
まず読み出し動作を行わせると、前記デコーダー１に
よって選択されたワード線Wiと前記列デコーダー２によ
って選択されたビット線Biとに接続されたメモリーセル
Miiのデーターはビット線Biを伝って前記センスアンプ
３に入力され論理レベルまで増幅され、前記出力バッフ
ァ４を通して前記入出力端子５に出力されると共に、前
記センスアンプ３の出力から前記列デコーダー２によっ
て選択されたビット線Biに対応する一時記憶手段Liに前
記制御手段７を介して記憶される。このような読み出し
動作をページ書き替えに先立って書き替えたいビットを
含むページ内の書き替えないビットに対して行うと、そ
れら書き替えないビットのデーターがそのビットの接続
されたビット線に対応する一時記憶手段に記憶されるこ
とになる。この後同じページ内の書き替えたいビットの
書き込み動作を行うと、前記入出力端子５より与えられ
た書き替えデーターは、前記入力バッファ６を通して前
記列デコーダー２によって選択されたビット線に対応す
る前記一時記憶手段に前記制御手段７を介して記憶され
る。そしてこの後に続く不揮発性記憶サイクルによって
前記一時記憶手段L1〜Liに記憶されているデーターは、
それぞれに対応している前記ビット線B1〜Biを通して前
記行デコーダー１によって選択されている前記ワード線
Wiと接続されたビットに同時に記憶される。
よって選択されたワード線Wiと前記列デコーダー２によ
って選択されたビット線Biとに接続されたメモリーセル
Miiのデーターはビット線Biを伝って前記センスアンプ
３に入力され論理レベルまで増幅され、前記出力バッフ
ァ４を通して前記入出力端子５に出力されると共に、前
記センスアンプ３の出力から前記列デコーダー２によっ
て選択されたビット線Biに対応する一時記憶手段Liに前
記制御手段７を介して記憶される。このような読み出し
動作をページ書き替えに先立って書き替えたいビットを
含むページ内の書き替えないビットに対して行うと、そ
れら書き替えないビットのデーターがそのビットの接続
されたビット線に対応する一時記憶手段に記憶されるこ
とになる。この後同じページ内の書き替えたいビットの
書き込み動作を行うと、前記入出力端子５より与えられ
た書き替えデーターは、前記入力バッファ６を通して前
記列デコーダー２によって選択されたビット線に対応す
る前記一時記憶手段に前記制御手段７を介して記憶され
る。そしてこの後に続く不揮発性記憶サイクルによって
前記一時記憶手段L1〜Liに記憶されているデーターは、
それぞれに対応している前記ビット線B1〜Biを通して前
記行デコーダー１によって選択されている前記ワード線
Wiと接続されたビットに同時に記憶される。
このように構成すると、ページ書き替えに先立って同
一ページ内の書き替えないビットの読み出し動作を行う
ことにより、読み出したデーターを外部の記憶装置に移
し再び書き込み動作を行なわせることなく簡単な構成
で、同一ページ内の書き替えるべきビットを入出力端子
から入力されたデータを一時記憶手段に書き込むだけで
ページ毎の書き替えを行うことができる。またこのよう
な構成にしたことによって、 通常の読み出し動作に対して何ら影響がないことはいう
までもない。
一ページ内の書き替えないビットの読み出し動作を行う
ことにより、読み出したデーターを外部の記憶装置に移
し再び書き込み動作を行なわせることなく簡単な構成
で、同一ページ内の書き替えるべきビットを入出力端子
から入力されたデータを一時記憶手段に書き込むだけで
ページ毎の書き替えを行うことができる。またこのよう
な構成にしたことによって、 通常の読み出し動作に対して何ら影響がないことはいう
までもない。
《発明の効果》 以上説明したように、この発明は簡単な構成でページ
書き替えが実現できる為コスト的に非常に有利となり、
またこれを用いた場合、書き替えを行うための外部RAM
が不要となるためシステム構成が簡単になる効果がある
と共に、書き替えのためのソフトウェアも簡単になる効
果がある。
書き替えが実現できる為コスト的に非常に有利となり、
またこれを用いた場合、書き替えを行うための外部RAM
が不要となるためシステム構成が簡単になる効果がある
と共に、書き替えのためのソフトウェアも簡単になる効
果がある。
第１図はこの発明にかかる半導体不揮発性記憶装置のブ
ロック図、第２図及び第３図はそれぞれ従来の半導体不
揮発性記憶装置のブロック図である。 １……行デコーダー ２……列デコーダー ３……センスアンプ ４……出力バッファ ５……入出力端子 ６……入力バッファ ７……制御手段
ロック図、第２図及び第３図はそれぞれ従来の半導体不
揮発性記憶装置のブロック図である。 １……行デコーダー ２……列デコーダー ３……センスアンプ ４……出力バッファ ５……入出力端子 ６……入力バッファ ７……制御手段
Claims (3)
- 【請求項１】マトリクス状に配置された複数の不揮発性
メモリーセルを有し、列方向に配線された各ビット線毎
に前記不揮発性メモリーセルに書き込むためのデーター
を書き替えるに先立ち一時的に保持しておく一時記憶手
段を有する半導体不揮発性記憶装置において、前記不揮
発性メモリーセルの情報を書き替えるに先立ち前記不揮
発性メモリーセルの読み出しにより得られる書き替え前
の読み出しデーターを前記一時記憶手段に記憶させる制
御手段を持ったことを特徴とする半導体不揮発性記憶装
置。 - 【請求項２】前記制御手段は、入出力端子からのデータ
ーと前記各ビット線に接続して設けられたセンスアンプ
からのデーターとを入力信号として、いずれか一方のデ
ーターを選択的に前記一時記憶手段に出力する回路であ
ることを特徴とする特許請求の範囲第１項記載の半導体
不揮発性記憶装置。 - 【請求項３】マトリクス状に配置された複数の不揮発性
メモリーセルを有し、列方向に配線された各ビット線毎
に前記不揮発性メモリーセルに書き込むためのデーター
を書き替えるのに先立ち一時的に保持しておく一時記憶
手段を有する半導体不揮発性記憶装置の動作方法におい
て、前記複数の不揮発性メモリーセルを分割したメモリ
分割領域毎に情報を書き替える方法が、書き替えるため
に選択された前記メモリ分割領域の不揮発性メモリーセ
ルの情報を読出して得られる読出しデータを前記一時記
憶手段のデータとして書き込む動作と、前記書き替える
ために選択されたメモリ分割領域の中で書き替えるべき
不揮発性メモリーセルに接続した前記一時記憶手段のデ
ータだけを入出力端子からのデータで書き替える動作
と、前記一時記憶手段のデータを対応する不揮発性メモ
リーセルに書き込む動作とから成ることを特徴とする半
導体不揮発性記憶装置の動作方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11008186A JP2518614B2 (ja) | 1986-05-14 | 1986-05-14 | 半導体不揮発性記憶装置とその動作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11008186A JP2518614B2 (ja) | 1986-05-14 | 1986-05-14 | 半導体不揮発性記憶装置とその動作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62266797A JPS62266797A (ja) | 1987-11-19 |
| JP2518614B2 true JP2518614B2 (ja) | 1996-07-24 |
Family
ID=14526550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11008186A Expired - Lifetime JP2518614B2 (ja) | 1986-05-14 | 1986-05-14 | 半導体不揮発性記憶装置とその動作方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2518614B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07109715B2 (ja) * | 1989-01-31 | 1995-11-22 | シャープ株式会社 | 半導体記憶装置 |
| JP3017524B2 (ja) * | 1990-10-09 | 2000-03-13 | 富士写真フイルム株式会社 | Ｉｃメモリカードにおけるデータ記録方法およびｉｃメモリカードシステム |
| JP2549034B2 (ja) * | 1991-07-22 | 1996-10-30 | 株式会社メルコ | 記憶装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0799633B2 (ja) * | 1985-08-23 | 1995-10-25 | 株式会社日立製作所 | Ｅｅｐｒｏｍ装置 |
| JP2515703B2 (ja) * | 1985-10-25 | 1996-07-10 | 株式会社日立製作所 | Ｅｅｐｒｏｍ装置 |
-
1986
- 1986-05-14 JP JP11008186A patent/JP2518614B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62266797A (ja) | 1987-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4610000A (en) | ROM/RAM/ROM patch memory circuit | |
| KR850008023A (ko) | 반도체 기억장치 | |
| US4672614A (en) | Semiconductor memory device with parallel addressing and data-correcting functions | |
| JPS618798A (ja) | 不揮発性記憶装置 | |
| JPH0793002B2 (ja) | メモリ集積回路 | |
| JPH0612613B2 (ja) | 半導体記憶装置 | |
| US6035381A (en) | Memory device including main memory storage and distinct key storage accessed using only a row address | |
| JPH06215584A (ja) | 不揮発性半導体記憶装置およびこれを用いた記憶システム | |
| EP0231041B1 (en) | Non-volatile, programmable semiconductor memory | |
| JP2518614B2 (ja) | 半導体不揮発性記憶装置とその動作方法 | |
| JPS58115673A (ja) | 記憶情報制御方式及び装置 | |
| JPS5958690A (ja) | Ｉｃメモリ | |
| JP2518614C (ja) | ||
| JP3277860B2 (ja) | ロウバッファ内蔵半導体メモリ | |
| JPH01116990A (ja) | 半導体記憶装置の書き込み方法 | |
| JPS6076094A (ja) | 読み出し専用メモリ | |
| JP2530125B2 (ja) | 半導体記憶装置 | |
| JPH0729378A (ja) | メモリおよびその制御回路 | |
| JPS5870500A (ja) | 半導体記憶回路 | |
| JPS6031038B2 (ja) | 半導体記憶装置 | |
| JP2507103B2 (ja) | メモリシステム | |
| JPH0371488A (ja) | ダイナミックｒａｍ | |
| JPS59113600A (ja) | 高信頼記憶回路装置 | |
| JP3103934B2 (ja) | 半導体記憶装置 | |
| JP2000276883A (ja) | 不揮発性メモリの書き込み回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |