JPS61148699A - Ｒｏｍシミユレ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は、情報処理装置、入出力制御装置等でマイクロ
プログラムを格納する読出し専用メモリのシミュレーシ
ョンを行なうためのＲＯＭシュシミュレータする。

従来技術 従来のＲＯＭシュミレータは、読出し専用メモリのアド
レス空間と同じアドレス空間を有し、かつ読出し専用メ
モリのデータ幅と同じデータ幅に１ビツトのフラグを付
加したランダムアクセスメモリの前記読出し専用メモリ
のアドレスに対応するアドレスに変更すべきデータをフ
ラグと共に格納しておき、読出し専用メモリの読出しア
ドレス信号を上記ランダムアクセスメモリに並列に供給
して該ランダムアクセスメモリからデータおよびフラグ
を読出して、フラグが１″であるときはランダムアクセ
スメモリの出力データを選択出力し、フラグがＯ″のと
きは読出し専用メモリの出力データを選択出力すること
により、読出し専用メモリのデータを部分的に変更した
場合のシミュレーションを行なっている。　上述した従
来のシミュレータは、読出し専用メモリのアドレス空間
およびデータ幅が大きいときは、膨大な容量のランダム
アクセスメモリを必要とするという欠点がある。

発明の目的 本発明の目的は、上述の従来の欠点を解決し、従来より
も少ない容量のランダムアクセスメモリによって読出し
専用メモリのデータの部分的な変更を行なうことができ
るようにしたＲＯＭシュミレータを提供することにある
。

発明の構成 本発明のＲＯＭシュミレータは、読出し専用メモリから
の読出しデータの１部を変更してシミュレーションを行
なうＲＯＭシミュレータにおいて、変更すべきデータを
格納するためのランダムアクセスメモリと、前記読出し
専用メモリのアドレス空間と同じアドレス空間を有しシ
ミュレーションに際して前記読出し専用メモリのデータ
を変更するか否かを示すフラグと変更すべきデータが格
納された前記ランダムアクセスメモリのアドレスを示す
データとを前記読出し専用メモリの読出しアドレスと同
じアドレス位置に対応させて格納するためのアドレスメ
モリと、外部から入力される第１の初期設定用アドレス
信号または前記読出し専用メモリの読出しアドレス信号
を択一的に選択して前記アドレスメモリの書込みまたは
読出しアドレス信号として出力するａｔのセレクタ回路
と、前記アドレスメモリから出力されるアドレス信号ま
たは外部から入力される第２の初期設定用アドレス信号
を択一的に選択して前記ランダムアクセスメモリへのア
ドレス信号として出力する第２のセレクタ回路と、前記
アドレスメモリの出力するフラグ信号によって前記読出
し専用メモリの読出しデータまたは前記ランダムアクセ
スメモリの読出しデータを択一的に選択出力するデータ
セレクタ回路とを備えて、初期設定時において前記第１
の初期設定用アドレス信号の示す前記アドレスメモリの
アドレス位置に外部から人力される第１の初期設定用デ
ータを書込み、前記第２の初期設定用アドレス信号の示
す前記ランダムアクセスメモリのアドレス位置に外部か
ら入力される第２の初期設定用データを格納しておき、
シミュレーション時においては、前記アドレスメモリの
出力するフラグ信号によって前記読出し専用メモリの読
出しデータまたは前記ランダムアクセスメモリの読出し
データを択一的に選択出力することを特徴とする。

発明の実施例 次に、本発明について、図面を参照して詳細に説明する
。

第１図は、本発明の一実施例を示すブロック図である。

すなわち、変更すべきデータを格納するためのランダム
アクセスメモリ５と、読出し専用メモリエのアドレス空
…１と同じアドレス空間を有しシミュレーションに際し
て前記読出し専用メモリｌのデータを変更するか否かを
示すフラグと共に前記ランダムアクセスメモリ５に変更
すべきデータが格納されたアドレス位置を示すデータを
前記読出し専用メモリ１のアドレスと同じアドレス位置
に対応させて格納するためのアドレスメモリ３と、第１
の初期設定アドレス信号すまたは前記読出し専用メモリ
ｌの読出しアドレス信号ａを択一的に選択して前記アド
レスメモリ３の書込みまたは読出しアドレス信号ｄとし
て出力する第１のセレクタ回路２と、前記アドレスメモ
リ３から出力されるアドレス信号ｇまたは外部から入力
される第２の初期設定用アドレス信号りを択一的に選択
して前記ランダムアクセスメモリ５のアドレス信号ｊと
して出力する第２のセレクタ回路４と、前記アドレスメ
モリ３の出力するフラグ信号Ｏによって前記読出し専用
メモリｌの読出しデータｍまたは前記ランダムアクセス
メモリ５の読出しデータｎを択一的に選択出力するデー
タセレクタ回路６とから構成される。そして、初期設定
時において外部から入力される第１の初期設定用アドレ
ス信号すの示すアドレスメモリ３のアドレスに外部から
入力される第１の初期設定用データｅを書込み、外部か
ら入力される第２の初期設定用アドレス信号りの示すラ
ンダムアクセスメモリ５のアドレスに外部から入力され
る第２の初期設定用データｋを格納しておけば、シミュ
レーション時においては、前記アドレスメモリ３の出力
するフラグ信号０によって前記読出し専用メモリｌの読
出しデータｍまたはアドレスメモリ３の読出しデータｎ
を選択出力することにより読出し専用メモリｌの出力デ
ータを部分的に変更したシミュレーションがなされる。

第２図は、アドレスメモリ３およびランダムアクセスメ
モリ５の詳細を示す図であり、ランダムアクセスメモリ
５の各アドレスＡＡＯ，ＡＡ１　、ＡＡ２・・・・・・
にはそれぞれ読出し専用メモリｌのアドレスＸＸＯ。

ＸＸ１．ＸＸ２・・・・・・のデータに対して変更すべ
きデータＢＢＯ，ＢＢ１　、ＢＨ３・・・・・・を格納
する。このデータのビット幅はＮであり、読出し専用メ
モリｌのデータ幅と同じである。上記データが格納され
たランダムアクセスメモリ５のアドレスＡＡＯ，ＡＡ１
．ＡＡ２・・・・・・を示すＭビットのアドレスデータ
は、それぞれアドレスメモリ３のアドレスＸＸ０ＪＸ１
．ＸＸ２・・・・・・に１ビツトの２ラグＬと共に格納
する。ビット数Ｍの大きさはランダムアクセスメモリ５
のアドレス空間の大きさによって定まり、ランダムアク
セスメモリ５のアドレス空間の大きさは変更すべきデー
タの個数に応じて定まる。上記アドレスメモリ３および
ランダムアクセスメモリ５等が１側のＲＡＭで構成でき
ないときは、アドレス空間またはデータ幅を分割して複
数のＲＡＭを使用して構成することができるが、アドレ
ス空間を分割した場合は、アドレスメモリ３．ランダム
アクセスメモリ５にはそれぞれ複数のＲＡＭを選択する
ためのデコーダが含まれる。

上述の各データの格納は、初期設定時において、第１の
初期設定用アドレス信号すおよび選択信号Ｃを第１のセ
レクタ回路２に与え、第２の初期設定用アドレス信号り
および選択信号ｉｔ−第２のセレクタ回路４に与え、第
１の初期設定用データｅおよび書込み信号ｆをアドレス
メモリ３に与え、第２の初期設定用データにおよび書込
み信号ｌをランダムアクセスメモリ５に与えることによ
って行なう、すなわち、第１のセレクタ回路２は選択信
号Ｃによって第１の初期設定用アドレス信号すを選択し
てアドレスメモリ３に書込みアドレス信号ｄとして与え
る。アドレスメモリ３は書込み信号ｆが“ｌ”のときは
、アドレス信号ｄで指定されたアドレス位置に第Ｉの初
期設定用データｅを書込む、第１の初期設定用データｅ
は、ランダムアクセスメモリ５に格納された変更データ
のアドレスを示すデータと１ビツトのフラグ信号りとを
含むものである。

第２のセレクタ回路４は選択信号ｉが“ｌ”のとき第２
の初期設定用アドレス信号りを選択してアドレス信−号
ｊとして出力し、ランダムアクセスメモリ５は書込み信
号ｌが“Ｉ　ＩＩのとき、アドレス信号ｊの示すアドレ
ス位置に第２の初期設定用データｋを書込む、第２の初
期設定用データには読出し専用メモリｌの読出しデータ
を変更すべきデータである。

次に、シミュレーション動作時について説明する。第１
のセレクタ回路２は、選択信号Ｃによって読出しアドレ
ス信号ａを選択してアドレス信号ｄとして出力し、アド
レスメモリ３はアドレス信号ｄで指定されたアドレスに
格納されているアドレス信号ｇを読出して第２のセレク
タ回路４に入力させ、かつフラグ信号０をデータセレク
タ回路６に与える。第２のセレクタ回路４はアドレス信
号ｇを選択してアドレス信号ｊとしてランダムアクセス
メモリ５に与え、ランダムアクセスメモリ５はアドレス
信号ｊによって指定されたアドレスに格納されているデ
ータを読出しデータｎとして出力する。データセレクタ
回路６は、フラグ信号０が“ＯＮであるときは読出し専
用メモリｌの出力する読出しデータｍを選択し、フラグ
信号０が“Ｉ　１１のときは、ランダムアクセスメモリ
５の出力する読出しデータｎを選択して出力データｐと
して出力する。すなわち、読出し専用メモリｌのデータ
の一部を変更して出力することにより読出し専用メモリ
１のデータを１部変更したシミュレーションを行なうこ
とができる。

本実施例におけるアドレスメモリ３の容量は、アドレス
空間Ｑで、ビット幅は（１＋Ｍ）であり、第３図に点線
で囲んだ領域で示される。また、ランダムアクセスメモ
リ５の容量は、アドレス空間Ｒでビット幅Ｎであり、同
図において１点鎖線で囲んだ領域で示される。従来のＲ
ＯＭシミュレータに必要とされるＲＡＭの容量は、アド
レス空間がＱでデータ幅は（１＋Ｎ）ビットであるから
、同図中斜線で示した領域０が領域Ｐより小さい場合は
本実施例の記憶容量の方が小さくてよいことになる。変
更すべきデータ数は一般にそれほど大きくないから、領
域０は領域Ｐよりも遥に小さい。

すなわち１本実施例は少ない記憶容量のＲＡＭを用いて
ＲＯＭシミュレータを構成できるという効果がある。

発明の効果 以上のように、本発明においては、読出し専用メモリの
データ変更を行なう部分のデータを格納するランダムア
クセスメモリと、該ランダムアクセスメモリの読出しア
ドレスを格納したアドレスメモリとを備えて、アドレス
メモリのアドレス空間は前記読出し専用メモリのアドレ
ス空間と対応させ、各アドレスにはデータ変更の要否を
示すフラグを格納しておき、シミュレーション時におい
て、前記読出し専用メモリの読出しアドレス信号によっ
て示された番地から読出された前記アドレスメモリのフ
ラグがｌ″のときは前記読出し専用メモリの出力データ
に代えて前記ランダムアクセスメモリから読出したデー
タを出力するように構成したから、全体としてＲＡＭの
記憶容量を小さくすることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
上記実施例のアドレスメモリおよびランダムアクセスメ
モリの詳細を示す図、第３図は上記実施例の必要なＲＡ
Ｍの全体の容量を説明するための図である。 図において、１：読出し専用メモリ、２：第１のセレク
タ回路、３ニアドレスメモリ、４：第２のセレクタ回路
、５：ランダムアクセスメモリ、６：データセレクタ回
路、ａ：読出しアドレス信号、ｂ＝第１の初期設定用ア
ドレス信号、Ｃ：選択信号、ｄニアドレス信号、己：第
１の初期設定用データ、ｆ：書込み信号、ｇニアドレス
信号。 ｈ：第２の初期設定用アドレス信号、ｉ：選択信号、ｊ
ニアドレス信号、ｋ：第２の初期設定用データ、ｌ：書
込み信号、ｍ：読出しデータ、ｎ：読出しデータ、０：
フラグ信号、ｐ二出力データ。

Claims (1)

【特許請求の範囲】
1. 　読出し専用メモリからの読出しデータの１部を変更し
   てシミュレーションを行なうＲＯＭシミュレータにおい
   て、変更すべきデータを格納するためのランダムアクセ
   スメモリと、前記読出し専用メモリのアドレス空間と同
   じアドレス空間を有しシミュレーションに際して前記読
   出し専用メモリのデータを変更するか否かを示すフラグ
   と変更すべきデータが格納された前記ランダムアクセス
   メモリのアドレスを示すデータとを前記読出し専用メモ
   リの読出しアドレスと同じアドレス位置に対応させて格
   納するためのアドレスメモリと、外部から入力される第
   １の初期設定用アドレス信号または前記読出し専用メモ
   リの読出しアドレス信号を択一的に選択して前記アドレ
   スメモリの書込みまたは読出しアドレス信号として出力
   する第１のセレクタ回路と、前記アドレスメモリから出
   力されるアドレス信号または外部から入力される第２の
   初期設定用アドレス信号を択一的に選択して前記ランダ
   ムアクセスメモリへのアドレス信号として出力する第２
   のセレクタ回路と、前記アドレスメモリの出力するフラ
   グ信号によつて前記読出し専用メモリの読出しデータま
   たは前記ランダムアクセスメモリの読出しデータを択一
   的に選択出力するデータセレクタ回路とを備えて、初期
   設定時において前記第１の初期設定用アドレス信号の示
   す前記アドレスメモリのアドレス位置に外部から入力さ
   れる第１の初期設定用データを書込み、前記第２の初期
   設定用アドレス信号の示す前記ランダムアクセスメモリ
   のアドレス位置に外部から入力される第２の初期設定用
   データを格納しておき、シミュレーション時においては
   、前記アドレスメモリの出力するフラグ信号によつて前
   記読出し専用メモリの読出しデータまたは前記ランダム
   アクセスメモリの読出しデータを択一的に選択出力する
   ことを特徴とするＲＯＭシミュレータ。