JP3224050B2 - 可変長符号復号器、プロセッサ、および可変長符号復号テーブル - Google Patents
可変長符号復号器、プロセッサ、および可変長符号復号テーブルInfo
- Publication number
- JP3224050B2 JP3224050B2 JP05213593A JP5213593A JP3224050B2 JP 3224050 B2 JP3224050 B2 JP 3224050B2 JP 05213593 A JP05213593 A JP 05213593A JP 5213593 A JP5213593 A JP 5213593A JP 3224050 B2 JP3224050 B2 JP 3224050B2
- Authority
- JP
- Japan
- Prior art keywords
- variable
- address
- code
- data
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【産業上の利用分野】この発明は可変長符号を復号する
可変長符号復号器、プロセッサ、および可変長符号の復
号処理に用いる可変長符号復号テーブルに関するもので
ある。
可変長符号復号器、プロセッサ、および可変長符号の復
号処理に用いる可変長符号復号テーブルに関するもので
ある。
【０００２】
【従来の技術】可変長符号群を復号する方法の１つに、
半導体メモリで可変長符号とそれぞれの符号に対応する
復号を記憶する可変長符号復号テーブルを記憶し、この
テーブルをもとに入力した可変長符号データに対する復
号結果を出力する、いわゆるテーブルルックアップ方式
がある。図９は従来の可変長符号復号器の構成図であ
り、１はアドレスデコーダ、２はメモリセルアレイ、３
は入力回路、４は出力回路である。また、図１０は半導
体メモリを用いた可変長符号復号テーブルを有する従来
の可変長符号復号器におけるメモリセルアレイ２のデー
タ構成図である。これは、可変長符号群の最大符号長の
ビット幅、またはそれ以上のビット幅のアドレス空間を
有するメモリである。
半導体メモリで可変長符号とそれぞれの符号に対応する
復号を記憶する可変長符号復号テーブルを記憶し、この
テーブルをもとに入力した可変長符号データに対する復
号結果を出力する、いわゆるテーブルルックアップ方式
がある。図９は従来の可変長符号復号器の構成図であ
り、１はアドレスデコーダ、２はメモリセルアレイ、３
は入力回路、４は出力回路である。また、図１０は半導
体メモリを用いた可変長符号復号テーブルを有する従来
の可変長符号復号器におけるメモリセルアレイ２のデー
タ構成図である。これは、可変長符号群の最大符号長の
ビット幅、またはそれ以上のビット幅のアドレス空間を
有するメモリである。
【０００３】次に動作について説明する。可変長符号復
号テーブルは、図１０に示す可変長符号データＡＤをア
ドレスとするメモリに、その符号データに対応する復号
データＤＩを入力することで作成される。入力された復
号データＤＩは入力回路３を通り、入力されたアドレス
信号ＡＤによりアドレスデコーダ１に選択されたメモリ
へ格納される。このように可変長符号復号テーブルを作
成し、復号したい符号をアドレスとして入力すると、そ
のアドレスに対応したメモリの内容を復号結果として読
み出し、出力回路４を通してＤＯピンより出力される。
入力アドレスとなる各可変長符号の長さは一定であり、
ここでは可変長符号群に含まれる符号の最大符号長とし
て考える。したがって、最大符号長の入力アドレスの上
位に最大符号長未満の長さの符号が存在する場合は、可
変長符号復号テーブルは、下位にいかなるパターンをあ
てはめても上位の符号に対応する復号結果が得られるよ
うに構成されている。すなわち、可変長符号復号テーブ
ルには、予め、上位の符号と下位のビット長で表現可能
なすべてのパターンとでできるすべてのアドレスに対し
て同一の復号結果が書き込まれている。例えば、最大符
号長が１６ビットの可変長符号群中の６ビット長の符号
は、入力アドレス１６ビット中の上位６ビットが有効と
なり、下位１０ビットにいかなるパターンがあっても上
位６ビット長の符号に対応する復号結果が得られる。
号テーブルは、図１０に示す可変長符号データＡＤをア
ドレスとするメモリに、その符号データに対応する復号
データＤＩを入力することで作成される。入力された復
号データＤＩは入力回路３を通り、入力されたアドレス
信号ＡＤによりアドレスデコーダ１に選択されたメモリ
へ格納される。このように可変長符号復号テーブルを作
成し、復号したい符号をアドレスとして入力すると、そ
のアドレスに対応したメモリの内容を復号結果として読
み出し、出力回路４を通してＤＯピンより出力される。
入力アドレスとなる各可変長符号の長さは一定であり、
ここでは可変長符号群に含まれる符号の最大符号長とし
て考える。したがって、最大符号長の入力アドレスの上
位に最大符号長未満の長さの符号が存在する場合は、可
変長符号復号テーブルは、下位にいかなるパターンをあ
てはめても上位の符号に対応する復号結果が得られるよ
うに構成されている。すなわち、可変長符号復号テーブ
ルには、予め、上位の符号と下位のビット長で表現可能
なすべてのパターンとでできるすべてのアドレスに対し
て同一の復号結果が書き込まれている。例えば、最大符
号長が１６ビットの可変長符号群中の６ビット長の符号
は、入力アドレス１６ビット中の上位６ビットが有効と
なり、下位１０ビットにいかなるパターンがあっても上
位６ビット長の符号に対応する復号結果が得られる。
【０００４】続いて符号を復号する場合には、パッキン
グ処理を行う必要がある。パッキング処理とは次のアド
レス作成のための処理であり、まず、使用したビット分
アドレスレジスタの値を左へシフトし、この値をＡとす
る。次に、入力するアドレスの長さは一定であることか
ら、左へシフトしたビット分データを読み出して補う。
読み出したこのデータを下位にくるように右シフトし、
この値をＢとする。次に、ＡとＢとのＯＲを取ることに
よって、上位にあった使用したデータが捨てられ、下位
に新しいデータが加えられ、次のアドレスが作成され
る。
グ処理を行う必要がある。パッキング処理とは次のアド
レス作成のための処理であり、まず、使用したビット分
アドレスレジスタの値を左へシフトし、この値をＡとす
る。次に、入力するアドレスの長さは一定であることか
ら、左へシフトしたビット分データを読み出して補う。
読み出したこのデータを下位にくるように右シフトし、
この値をＢとする。次に、ＡとＢとのＯＲを取ることに
よって、上位にあった使用したデータが捨てられ、下位
に新しいデータが加えられ、次のアドレスが作成され
る。
【０００５】
【発明が解決しようとする課題】従来の可変長符号復号
器における可変長符号の復号は以上のように行われるの
で、１回の符号入力に対して１つの復号結果しか得られ
ず、１つの符号を復号するたびに処理時間がかかるパッ
キング処理を行わなければならないといった問題点があ
った。
器における可変長符号の復号は以上のように行われるの
で、１回の符号入力に対して１つの復号結果しか得られ
ず、１つの符号を復号するたびに処理時間がかかるパッ
キング処理を行わなければならないといった問題点があ
った。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、１回の符号入力に対して複数の
復号結果を得ることによって、パッキング処理の回数を
削減可能とする可変長符号復号器を得ることを目的とす
る。
ためになされたもので、１回の符号入力に対して複数の
復号結果を得ることによって、パッキング処理の回数を
削減可能とする可変長符号復号器を得ることを目的とす
る。
【０００７】
【課題を解決するための手段】この発明に係る請求項１
記載の可変長符号復号器は、複数の可変長符号を含むア
ドレスデータを入力して保持し、その保持したアドレス
データを一つのアドレスとして出力するアドレスレジス
タと、前記複数の可変長符号にそれぞれ対応した複数の
復号結果を記憶し、前記アドレスレジスタから出力され
たアドレスデータに応答して前記複数の復号結果を含ん
だ出力データを出力するメモリと、前記複数の可変長符
号の合計符号長に基づいて、別の可変長符号を含んだ次
のアドレスデータを生成して前記アドレスレジスタに保
持させるパッキング処理手段とを備えたものである。
記載の可変長符号復号器は、複数の可変長符号を含むア
ドレスデータを入力して保持し、その保持したアドレス
データを一つのアドレスとして出力するアドレスレジス
タと、前記複数の可変長符号にそれぞれ対応した複数の
復号結果を記憶し、前記アドレスレジスタから出力され
たアドレスデータに応答して前記複数の復号結果を含ん
だ出力データを出力するメモリと、前記複数の可変長符
号の合計符号長に基づいて、別の可変長符号を含んだ次
のアドレスデータを生成して前記アドレスレジスタに保
持させるパッキング処理手段とを備えたものである。
【０００８】この発明に係る請求項２記載の可変長符号
復号器は、複数の可変長符号を含むアドレスデータを入
力して保持し、その保持したアドレスデータを一つのア
ドレスとして出力するアドレスレジスタと、前記複数の
可変長符号にそれぞれ対応した複数の復号結果を記憶
し、前記アドレスレジスタから出力されたアドレスデー
タに応答して前記複数の復号結果のうちの一つを含んだ
出力データを出力するメモリと、前記アドレスレジスタ
に保持されたアドレスに連続する連続アドレスを演算し
て得る演算手段とを備え、前記メモリが前記連続アドレ
スに応答して前記複数の復号結果のうちの別の一つを含
んだ出力データを出力するものである。
復号器は、複数の可変長符号を含むアドレスデータを入
力して保持し、その保持したアドレスデータを一つのア
ドレスとして出力するアドレスレジスタと、前記複数の
可変長符号にそれぞれ対応した複数の復号結果を記憶
し、前記アドレスレジスタから出力されたアドレスデー
タに応答して前記複数の復号結果のうちの一つを含んだ
出力データを出力するメモリと、前記アドレスレジスタ
に保持されたアドレスに連続する連続アドレスを演算し
て得る演算手段とを備え、前記メモリが前記連続アドレ
スに応答して前記複数の復号結果のうちの別の一つを含
んだ出力データを出力するものである。
【０００９】この発明に係る請求項３記載の可変長符号
復号器は、請求項２において、前記複数の可変長符号の
合計符号長に基づいて、別の可変長符号を含んだ次のア
ドレスデータを生成してアドレスレジスタに保持させる
パッキング処理手段を備えたものである。
復号器は、請求項２において、前記複数の可変長符号の
合計符号長に基づいて、別の可変長符号を含んだ次のア
ドレスデータを生成してアドレスレジスタに保持させる
パッキング処理手段を備えたものである。
【００１０】この発明に係る請求項４記載の可変長符号
復号器は、請求項１または３において、メモリは前記複
数の可変長符号の合計符号長を指定する値を格納し、パ
ッキング処理手段は前記メモリから出力される前記値を
用いて次のアドレスデータを生成するものである。
復号器は、請求項１または３において、メモリは前記複
数の可変長符号の合計符号長を指定する値を格納し、パ
ッキング処理手段は前記メモリから出力される前記値を
用いて次のアドレスデータを生成するものである。
【００１１】この発明に係る請求項５記載のプロセッサ
は、可変長符号を入力してメモリからその可変長符号に
対応する復号結果を受け取ることにより可変長符号の復
号を行うものであって、複数の可変長符号を含むアドレ
スデータを保持し、その保持したアドレスデータを一つ
のアドレスとして前記メモリへ出力するアドレスレジス
タと、 前記複数の可変長符号の合計符号長に基づいて、
別の可変長符号を含んだ次のアドレスデータを生成して
前記アドレスレジスタに保持させるパッキング処理手段
とを備え、前記アドレスデータに応答して前記メモリか
ら出力された第１のデータを受け取り、前記第１のデー
タは前記複数の可変長符号にそれぞれ対応した複数の復
号結果を含むものである。
は、可変長符号を入力してメモリからその可変長符号に
対応する復号結果を受け取ることにより可変長符号の復
号を行うものであって、複数の可変長符号を含むアドレ
スデータを保持し、その保持したアドレスデータを一つ
のアドレスとして前記メモリへ出力するアドレスレジス
タと、 前記複数の可変長符号の合計符号長に基づいて、
別の可変長符号を含んだ次のアドレスデータを生成して
前記アドレスレジスタに保持させるパッキング処理手段
とを備え、前記アドレスデータに応答して前記メモリか
ら出力された第１のデータを受け取り、前記第１のデー
タは前記複数の可変長符号にそれぞれ対応した複数の復
号結果を含むものである。
【００１２】この発明に係る請求項６記載のプロセッサ
は、可変長符号を入力してメモリからその可変長符号に
対応する復号結果を受け取ることにより可変長符号の復
号を行うプロセッサであって、複数の可変長符号を含む
アドレスデータを保持し、その保持したアドレスデータ
を一つのアドレスとして前記メモリへ出力するアドレス
レジスタを備え、前記アドレスデータに応答して前記メ
モリから出力された第１のデータを受け取り、前記第１
のデータは前記複数の可変長符号にそれぞれ対応した複
数の復号結果を含むものであり、前記アドレスレジスタ
が、前記複数の可変長符号の合計符号長より長い一つの
可変長符号を含んだ別のアドレスデータを保持し、この
アドレスデータを一つのアドレスとして前記メモリへ出
力した場合、該アドレスデータに応答して前記メモリか
ら出力された第２のデータを受け取り、前記第２のデー
タは、復号結果としては前記長い一つの可変長符号に対
応した復号結果のみを含むものである。
は、可変長符号を入力してメモリからその可変長符号に
対応する復号結果を受け取ることにより可変長符号の復
号を行うプロセッサであって、複数の可変長符号を含む
アドレスデータを保持し、その保持したアドレスデータ
を一つのアドレスとして前記メモリへ出力するアドレス
レジスタを備え、前記アドレスデータに応答して前記メ
モリから出力された第１のデータを受け取り、前記第１
のデータは前記複数の可変長符号にそれぞれ対応した複
数の復号結果を含むものであり、前記アドレスレジスタ
が、前記複数の可変長符号の合計符号長より長い一つの
可変長符号を含んだ別のアドレスデータを保持し、この
アドレスデータを一つのアドレスとして前記メモリへ出
力した場合、該アドレスデータに応答して前記メモリか
ら出力された第２のデータを受け取り、前記第２のデー
タは、復号結果としては前記長い一つの可変長符号に対
応した復号結果のみを含むものである。
【００１３】この発明に係る請求項７記載のプロセッサ
は、請求項６において、第１および第２のデータの各々
は、各データに含まれている復号結果の個数を指定する
ための値を含むものである。
は、請求項６において、第１および第２のデータの各々
は、各データに含まれている復号結果の個数を指定する
ための値を含むものである。
【００１４】この発明に係る請求項８記載のプロセッサ
は、可変長符号を入力してメモリからその可変長符号に
対応する復号結果を受け取ることによって、可変長符号
の復号を行うものであって、複数の可変長符号を含むア
ドレスデータを保持し、その保持したアドレスデータを
一つのアドレスとして前記メモリへ出力するアドレスレ
ジスタと、前記一つのアドレスに連続する連続アドレス
を演算する演算手段とを備え、前記一つのアドレスに応
答して前記メモリから出力された、前記複数の可変長符
号のうちの第１の可変長符号に対応した復号結果を含む
第１のデータを受け取り、前記連続アドレスに応答して
前記メモリから出力された、前記複数の可変長符号のう
ちの第２の可変長符号に対応した復号結果を含む第２の
データを受け取るものである。
は、可変長符号を入力してメモリからその可変長符号に
対応する復号結果を受け取ることによって、可変長符号
の復号を行うものであって、複数の可変長符号を含むア
ドレスデータを保持し、その保持したアドレスデータを
一つのアドレスとして前記メモリへ出力するアドレスレ
ジスタと、前記一つのアドレスに連続する連続アドレス
を演算する演算手段とを備え、前記一つのアドレスに応
答して前記メモリから出力された、前記複数の可変長符
号のうちの第１の可変長符号に対応した復号結果を含む
第１のデータを受け取り、前記連続アドレスに応答して
前記メモリから出力された、前記複数の可変長符号のう
ちの第２の可変長符号に対応した復号結果を含む第２の
データを受け取るものである。
【００１５】この発明に係る請求項９記載のプロセッサ
は、請求項８において、前記複数の可変長符号の合計符
号長に基づいて、別の可変長符号を含んだ次のアドレス
データを生成してアドレスレジスタに保持させるパッキ
ング処理手段を備えたものである。
は、請求項８において、前記複数の可変長符号の合計符
号長に基づいて、別の可変長符号を含んだ次のアドレス
データを生成してアドレスレジスタに保持させるパッキ
ング処理手段を備えたものである。
【００１６】この発明に係る請求項１０記載のプロセッ
サは、請求項５または９において、メモリは前記複数の
可変長符号の合計符号長を指定するための値を格納し、
パッキング処理手段は前記メモリから出力される前記値
を用いて次のアドレスデータを生成するものである。
サは、請求項５または９において、メモリは前記複数の
可変長符号の合計符号長を指定するための値を格納し、
パッキング処理手段は前記メモリから出力される前記値
を用いて次のアドレスデータを生成するものである。
【００１７】この発明に係る請求項１１記載の可変長符
号復号テーブルは、一つのアドレスを受け、当該アドレ
スの示す領域に記憶された出力データを出力する記憶媒
体に可変長符号に対応する復号結果を記憶させることに
よって得られるものであって、前記一つのアドレスが複
数の可変長符号を含んだデータで構成されるときに、前
記複数の可変長符号にそれぞれ対応する複数の復号結果
が前記出力データに含まれるように前記複数の復号結果
を前記記録媒体に格納し、前記一つのアドレスが前記複
数の可変長符号の合計符号長より長い別の一つの可変長
符号を含んだデータで構成されるときには、復号結果と
して前記別の一つの可変長符号に対応した復号結果のみ
が出力データに含まれるようにしたものである。
号復号テーブルは、一つのアドレスを受け、当該アドレ
スの示す領域に記憶された出力データを出力する記憶媒
体に可変長符号に対応する復号結果を記憶させることに
よって得られるものであって、前記一つのアドレスが複
数の可変長符号を含んだデータで構成されるときに、前
記複数の可変長符号にそれぞれ対応する複数の復号結果
が前記出力データに含まれるように前記複数の復号結果
を前記記録媒体に格納し、前記一つのアドレスが前記複
数の可変長符号の合計符号長より長い別の一つの可変長
符号を含んだデータで構成されるときには、復号結果と
して前記別の一つの可変長符号に対応した復号結果のみ
が出力データに含まれるようにしたものである。
【００１８】この発明に係る請求項１２記載の可変長符
号復号テーブルは、請求項１１において、出力データ
は、その出力データに含まれている復号結果の個数を指
定するための値を含むものである。
号復号テーブルは、請求項１１において、出力データ
は、その出力データに含まれている復号結果の個数を指
定するための値を含むものである。
【００１９】この発明に係る請求項１３記載の可変長符
号復号テーブルは、請求項１２において、出力データ
は、前記複数の復号結果の合計符号長を指定するための
値をさらに含むものである。
号復号テーブルは、請求項１２において、出力データ
は、前記複数の復号結果の合計符号長を指定するための
値をさらに含むものである。
【００２０】この発明に係る請求項１４記載の可変長符
号復号テーブルは、連続する第１および第２のアドレス
を受け、当該第１および第２のアドレスによりそれぞれ
示される領域に記録された第１および第２の出力データ
をそれぞれ出力する記録媒体に、可変長符号に対応する
復号結果を記憶させることによって得られるものであっ
て、前記第１のアドレスに複数の可変長符号を含んだデ
ータで構成されるとき、前記複数の可変長符号のうちの
一つの可変長符号に対応した第１の復号結果を前記第１
の出力データに含むとともに前記複数の可変長符号のう
ちの別の一つの可変長符号に対応した第２の復号結果を
前記第２の出力データに含むように、前記第１及び第２
の復号結果を前記記憶媒体に格納するものである。
号復号テーブルは、連続する第１および第２のアドレス
を受け、当該第１および第２のアドレスによりそれぞれ
示される領域に記録された第１および第２の出力データ
をそれぞれ出力する記録媒体に、可変長符号に対応する
復号結果を記憶させることによって得られるものであっ
て、前記第１のアドレスに複数の可変長符号を含んだデ
ータで構成されるとき、前記複数の可変長符号のうちの
一つの可変長符号に対応した第１の復号結果を前記第１
の出力データに含むとともに前記複数の可変長符号のう
ちの別の一つの可変長符号に対応した第２の復号結果を
前記第２の出力データに含むように、前記第１及び第２
の復号結果を前記記憶媒体に格納するものである。
【００２１】この発明に係る請求項１５記載の可変長符
号復号テーブルは、請求項１４において、第１および第
２の出力データは、前記複数の復号結果の合計符号長を
指定するための値を含むものである。
号復号テーブルは、請求項１４において、第１および第
２の出力データは、前記複数の復号結果の合計符号長を
指定するための値を含むものである。
【００２２】
【作用】この発明による可変長符号の復号では、複数の
可変長符号を含むアドレスデータを一つのアドレスとし
て用いることにより、同一アドレスに複数の可変長符号
を入力することができ、それぞれの符号に対応した復号
結果が出力される。
可変長符号を含むアドレスデータを一つのアドレスとし
て用いることにより、同一アドレスに複数の可変長符号
を入力することができ、それぞれの符号に対応した復号
結果が出力される。
【００２３】また、連続するアドレスに複数の可変長符
号の復号結果が順に格納され、連続アドレスを演算する
ことによりそれぞれの符号に対応した復号結果が出力さ
れる。
号の復号結果が順に格納され、連続アドレスを演算する
ことによりそれぞれの符号に対応した復号結果が出力さ
れる。
【００２４】
【実施例】実施例１． 以下、この発明の一実施例を図について説明する。図１
はこの発明の一実施例の可変長符号復号器を示す全体構
成図である。５はＲＡＭ（図９のメモリセルアレイ２に
相当）で可変長符号と復号との対応を示すテーブルが格
納されている。６はＦＩＦＯから符号を読み込み、ＲＡ
Ｍ５内のテーブルを参照して復号結果を出力するプロセ
ッサで、読み込んだ符号をアドレスレジスタへｍｏｖｅ
し、このアドレスレジスタの値でＲＡＭ５をアドレッシ
ングする。ＲＥはリードイネーブル信号、ＷＥはライト
イネーブル信号、ＣＳはチップセレクト信号、ＯＥはア
ウトプットイネーブル信号である。
はこの発明の一実施例の可変長符号復号器を示す全体構
成図である。５はＲＡＭ（図９のメモリセルアレイ２に
相当）で可変長符号と復号との対応を示すテーブルが格
納されている。６はＦＩＦＯから符号を読み込み、ＲＡ
Ｍ５内のテーブルを参照して復号結果を出力するプロセ
ッサで、読み込んだ符号をアドレスレジスタへｍｏｖｅ
し、このアドレスレジスタの値でＲＡＭ５をアドレッシ
ングする。ＲＥはリードイネーブル信号、ＷＥはライト
イネーブル信号、ＣＳはチップセレクト信号、ＯＥはア
ウトプットイネーブル信号である。
【００２５】次に、動作について図２のフローチャート
を参照しながら説明する。まず、ＦＩＦＯから可変長符
号を読み込み（Ｓ１）、ＭＳＢ詰め（左詰め）でアドレ
スレジスタにｍｏｖｅする（Ｓ２）。そして、このアド
レスレジスタの値でＲＡＭ５をアドレッシングする（Ｓ
３）。次に、ＲＡＭ内の可変長符号と復号との対応を示
すテーブルから入力した符号に対応する復号を読み込み
（Ｓ４）、それを予め決められたビット操作等によって
必要なデータとして取り出す（Ｓ５）。Ｓ４およびＳ５
については、後で詳しく説明する。次に上記テーブル内
に格納している可変長符号長を取り出し（Ｓ６）、この
符号長をもとにパッキング処理を行う（Ｓ７）。なお、
テーブル内に格納している可変長符号長は、入力する可
変長符号が２つ組み合わせたものであるならば、その２
つの可変長符号の合計の符号長である。これにより、例
えば２つの可変長符号の復号が１度のパッキング処理で
行うことが可能となる。可変長符号復号を続けるならば
（Ｓ８でＹＥＳのとき）Ｓ３へもどる。続けないならば
（Ｓ８でＮＯのとき）処理を終了する。
を参照しながら説明する。まず、ＦＩＦＯから可変長符
号を読み込み（Ｓ１）、ＭＳＢ詰め（左詰め）でアドレ
スレジスタにｍｏｖｅする（Ｓ２）。そして、このアド
レスレジスタの値でＲＡＭ５をアドレッシングする（Ｓ
３）。次に、ＲＡＭ内の可変長符号と復号との対応を示
すテーブルから入力した符号に対応する復号を読み込み
（Ｓ４）、それを予め決められたビット操作等によって
必要なデータとして取り出す（Ｓ５）。Ｓ４およびＳ５
については、後で詳しく説明する。次に上記テーブル内
に格納している可変長符号長を取り出し（Ｓ６）、この
符号長をもとにパッキング処理を行う（Ｓ７）。なお、
テーブル内に格納している可変長符号長は、入力する可
変長符号が２つ組み合わせたものであるならば、その２
つの可変長符号の合計の符号長である。これにより、例
えば２つの可変長符号の復号が１度のパッキング処理で
行うことが可能となる。可変長符号復号を続けるならば
（Ｓ８でＹＥＳのとき）Ｓ３へもどる。続けないならば
（Ｓ８でＮＯのとき）処理を終了する。
【００２６】ここで、可変長符号復号テーブルをもとに
復号する処理（Ｓ４およびＳ５）について詳しく述べ
る。まず、可変長符号復号テーブルについて説明する。
図３は１つの可変長符号と復号データとの対応を示した
図であり、例えば、可変長符号”１１０”に対応する復
号データは（データ１，データ２）＝（１，１）であ
る。図４は図３に示した対応をもとに、２つの可変長符
号を組み合わせた場合の復号データとの対応を示した可
変長符号復号テーブルである。例えば可変長符号”１１
０１０”は、符号の一意復号可能性より、可変長符号”
１１０”と”１０”とを組み合わせたものと判定でき、
図３の対応をもとにすると、この復号データは１つ目の
データＡが（１，１）、２つ目のデータＢが（０，１）
となり、合計符号長は５となる。以上のようにして作ら
れたテーブルをＲＡＭ５に可変長符号をアドレスとして
予め格納している。２つの可変長符号を含む符号でアド
レッシングされると、上記可変長符号復号テーブルより
そのアドレスに格納された復号データを読み出すことが
できる。
復号する処理（Ｓ４およびＳ５）について詳しく述べ
る。まず、可変長符号復号テーブルについて説明する。
図３は１つの可変長符号と復号データとの対応を示した
図であり、例えば、可変長符号”１１０”に対応する復
号データは（データ１，データ２）＝（１，１）であ
る。図４は図３に示した対応をもとに、２つの可変長符
号を組み合わせた場合の復号データとの対応を示した可
変長符号復号テーブルである。例えば可変長符号”１１
０１０”は、符号の一意復号可能性より、可変長符号”
１１０”と”１０”とを組み合わせたものと判定でき、
図３の対応をもとにすると、この復号データは１つ目の
データＡが（１，１）、２つ目のデータＢが（０，１）
となり、合計符号長は５となる。以上のようにして作ら
れたテーブルをＲＡＭ５に可変長符号をアドレスとして
予め格納している。２つの可変長符号を含む符号でアド
レッシングされると、上記可変長符号復号テーブルより
そのアドレスに格納された復号データを読み出すことが
できる。
【００２７】次に、読み出した復号データから必要なデ
ータとして取り出す方法について説明する。図４におい
て例えばデータＡ（０，３）、データＢ（３，１）、合
計符号長１２という復号データは、次のように、予め決
められた格納フォーマットで２進法で格納されている。 ００００ ００１１ ００１１ ０００１ １１００ この場合、データＡのデータ１は１６〜１９ビット、デ
ータＢのデータ２は４〜７ビットと決めている。ここ
で、データＢのデータ２を取り出すためには、 ００００ ００００ ００００ １１１１ ００００ とのＡＮＤを取り、４ビット右へシフトする。この結
果、 ００００ ００００ ００００ ００００ ０００１ となりデータ”１”が取り出されることになる。
ータとして取り出す方法について説明する。図４におい
て例えばデータＡ（０，３）、データＢ（３，１）、合
計符号長１２という復号データは、次のように、予め決
められた格納フォーマットで２進法で格納されている。 ００００ ００１１ ００１１ ０００１ １１００ この場合、データＡのデータ１は１６〜１９ビット、デ
ータＢのデータ２は４〜７ビットと決めている。ここ
で、データＢのデータ２を取り出すためには、 ００００ ００００ ００００ １１１１ ００００ とのＡＮＤを取り、４ビット右へシフトする。この結
果、 ００００ ００００ ００００ ００００ ０００１ となりデータ”１”が取り出されることになる。
【００２８】以上により、２つの可変長符号を組み合わ
せた符号で可変長符号復号テーブルをアドレッシング
し、２つの復号結果を取り出す事ができ、これにより、
処理時間のかかるパッキング処理が削減できる。
せた符号で可変長符号復号テーブルをアドレッシング
し、２つの復号結果を取り出す事ができ、これにより、
処理時間のかかるパッキング処理が削減できる。
【００２９】実施例２． なお、実施例１では同一アドレスに２つの可変長符号の
復号結果を格納し、一度のアドレッシングで２つの復号
データを出力する例を示したが、実施例２においては、
連続するアドレスに２つの復号結果をそれぞれ格納し、
１つめの復号データ出力後、該アドレス値に１加算した
アドレス値から２つめの復号データを出力するようにし
ている。以下、本発明の実施例２について説明する。図
５は２つの可変長符号を組み合わせた符号と復号データ
との対応を示したテーブルであり、符号の最下位に順位
を示す１ビットを付加している。組み合わされた符号の
１つ目なら”０”、２つ目なら”１”とし、それぞれに
対応した復号結果が格納してある。例えば、”１１０１
０＊０”には、１つ目の符号”１１０”の復号結果（デ
ータ１，データ２）＝（１，１）が、”１１０１０＊
１”には、２つ目の符号”１０”の復号結果（データ
１，データ２）＝（０，１）が格納されている。また、
それぞれの符号長を記憶している。以上により、２つ目
のアドレス作成は１つ目のアドレスに１を加算するだけ
でよく、１回のパッキング処理（２つの合計符号長分）
で２つの復号データを出力することが可能となる。な
お、１つの可変長符号だけを入力する場合は、順位ビッ
トが”１”のアドレスにはデータとして存在しないもの
を格納しておけばよい。
復号結果を格納し、一度のアドレッシングで２つの復号
データを出力する例を示したが、実施例２においては、
連続するアドレスに２つの復号結果をそれぞれ格納し、
１つめの復号データ出力後、該アドレス値に１加算した
アドレス値から２つめの復号データを出力するようにし
ている。以下、本発明の実施例２について説明する。図
５は２つの可変長符号を組み合わせた符号と復号データ
との対応を示したテーブルであり、符号の最下位に順位
を示す１ビットを付加している。組み合わされた符号の
１つ目なら”０”、２つ目なら”１”とし、それぞれに
対応した復号結果が格納してある。例えば、”１１０１
０＊０”には、１つ目の符号”１１０”の復号結果（デ
ータ１，データ２）＝（１，１）が、”１１０１０＊
１”には、２つ目の符号”１０”の復号結果（データ
１，データ２）＝（０，１）が格納されている。また、
それぞれの符号長を記憶している。以上により、２つ目
のアドレス作成は１つ目のアドレスに１を加算するだけ
でよく、１回のパッキング処理（２つの合計符号長分）
で２つの復号データを出力することが可能となる。な
お、１つの可変長符号だけを入力する場合は、順位ビッ
トが”１”のアドレスにはデータとして存在しないもの
を格納しておけばよい。
【００３０】実施例３． なお、上記実施例１においてはすべての可変長符号に対
して、２つの数を組み合わせる場合を示したが、その場
合、最大符号長の２倍のアドレス空間が必要となりメモ
リ空間が膨大になる。そこで、実施例３においては、符
号長の短い符号に対しては２つのデータを組み合わせ、
符号長の長い符号に対しては１つのデータとすることに
よって、メモリ空間を縮小することが可能となる。図６
は実施例３による可変長符号と復号結果との対応を示す
テーブルである。例えば”１０”という符号は符号長が
短く、２つ組み合わせても４ビットであるので２つ組み
合わせ、”００１０１０”という符号はそれだけで６ビ
ットであるので１つとする。そして、テーブルには、ま
ず１つ目の復号データを格納し、その次に復号データの
数（ここでは２つ目の復号データがあるか否かのデータ
で１または０）を格納する。そして、２つ目の復号デー
タがある場合は２つ目の復号データを格納する。最後
に、２つの符号の合計符号長（１つならその符号長）を
格納する。また、図７に示すように、２つ目のデータが
あるか否かのデータを加える代わりに２つ目の復号デー
タにデータとして存在しないものを格納しても、同様
に、組み合わされた符号の数を知ることが可能である。
以上により、１つ目の復号データを出力し、２つめのデ
ータの有無をチェックし、有れば復号データを出力した
あと、格納している合計符号長をもとにパッキング処理
を行うことにより、パッキング処理を削減できるととも
に、メモリ空間の縮小をも実現できる。
して、２つの数を組み合わせる場合を示したが、その場
合、最大符号長の２倍のアドレス空間が必要となりメモ
リ空間が膨大になる。そこで、実施例３においては、符
号長の短い符号に対しては２つのデータを組み合わせ、
符号長の長い符号に対しては１つのデータとすることに
よって、メモリ空間を縮小することが可能となる。図６
は実施例３による可変長符号と復号結果との対応を示す
テーブルである。例えば”１０”という符号は符号長が
短く、２つ組み合わせても４ビットであるので２つ組み
合わせ、”００１０１０”という符号はそれだけで６ビ
ットであるので１つとする。そして、テーブルには、ま
ず１つ目の復号データを格納し、その次に復号データの
数（ここでは２つ目の復号データがあるか否かのデータ
で１または０）を格納する。そして、２つ目の復号デー
タがある場合は２つ目の復号データを格納する。最後
に、２つの符号の合計符号長（１つならその符号長）を
格納する。また、図７に示すように、２つ目のデータが
あるか否かのデータを加える代わりに２つ目の復号デー
タにデータとして存在しないものを格納しても、同様
に、組み合わされた符号の数を知ることが可能である。
以上により、１つ目の復号データを出力し、２つめのデ
ータの有無をチェックし、有れば復号データを出力した
あと、格納している合計符号長をもとにパッキング処理
を行うことにより、パッキング処理を削減できるととも
に、メモリ空間の縮小をも実現できる。
【００３１】実施例４． なお、上記実施例１，２及び３においては２つの可変長
符号を組み合わせたものを示したが、３つ以上であって
もよく、より一層、時間のかかるパッキング処理が削減
されることとなる。その場合、実施例１においては組み
合わされたすべての符号に対応する復号結果と合計符号
長とを可変長符号復号テーブルに格納しておけばよい。
また、実施例２においては最下位に付加する順位ビット
が１ビットではなく、組み合わされた符号の数が２進法
で表されるビット数（３個なら２ビット）であり、順位
ビットが”０”のアドレス値から組み合わされた符号数
分連続したアドレスにそれぞれの復号結果が格納される
こととなる。ＶＬＣ（可変長符号）を４個組み合わせた
例を図８に示す。この場合は４個組み合わせているので
最下位に２ビット付加し、”００”が付加されたアドレ
スには１つめの符号ＶＬＣａの復号データａが、それに
続くアドレスに復号データｂ，ｃ，ｄが格納されてい
る。これにより、１度のアドレス作成（パッキング処
理）で４つの復号結果が出力できることになる。また、
実施例３においては復号データ数のデータに組み合わせ
た符号の数を格納すればよい。
符号を組み合わせたものを示したが、３つ以上であって
もよく、より一層、時間のかかるパッキング処理が削減
されることとなる。その場合、実施例１においては組み
合わされたすべての符号に対応する復号結果と合計符号
長とを可変長符号復号テーブルに格納しておけばよい。
また、実施例２においては最下位に付加する順位ビット
が１ビットではなく、組み合わされた符号の数が２進法
で表されるビット数（３個なら２ビット）であり、順位
ビットが”０”のアドレス値から組み合わされた符号数
分連続したアドレスにそれぞれの復号結果が格納される
こととなる。ＶＬＣ（可変長符号）を４個組み合わせた
例を図８に示す。この場合は４個組み合わせているので
最下位に２ビット付加し、”００”が付加されたアドレ
スには１つめの符号ＶＬＣａの復号データａが、それに
続くアドレスに復号データｂ，ｃ，ｄが格納されてい
る。これにより、１度のアドレス作成（パッキング処
理）で４つの復号結果が出力できることになる。また、
実施例３においては復号データ数のデータに組み合わせ
た符号の数を格納すればよい。
【００３２】実施例５． なお、組み合わせる符号数をリピートカウンタにいれて
おけば、その数をプロセッサが知ることで任意の数の復
号データの出力制御が可能であり、データフォーマット
は同様で簡単にプログラムが構成される。
おけば、その数をプロセッサが知ることで任意の数の復
号データの出力制御が可能であり、データフォーマット
は同様で簡単にプログラムが構成される。
【００３３】
【発明の効果】以上のように、この発明によれば同一ア
ドレスまたは連続したアドレスに任意の数の可変長符号
を入力することができるように構成したので、１回の符
号入力に対して複数の復号結果を得ることができ、パッ
キング処理の回数を削減できるといった効果がある。
ドレスまたは連続したアドレスに任意の数の可変長符号
を入力することができるように構成したので、１回の符
号入力に対して複数の復号結果を得ることができ、パッ
キング処理の回数を削減できるといった効果がある。
【図１】 この発明の実施例１〜５による可変長符号復
号器を示す構成図である。
号器を示す構成図である。
【図２】 図１のプロセッサが可変長符号を復号する処
理を示すフローチャートである。
理を示すフローチャートである。
【図３】 可変長符号と復号の対応を示す図である。
【図４】 この発明の実施例１による可変長符号復号テ
ーブルを示す図である。
ーブルを示す図である。
【図５】 この発明の実施例２による可変長符号復号テ
ーブルを示す図である。
ーブルを示す図である。
【図６】 この発明の実施例３において、２つ目の復号
データの有無を示すデータを格納する場合の可変長符号
復号テーブルを示す図である。
データの有無を示すデータを格納する場合の可変長符号
復号テーブルを示す図である。
【図７】 この発明の実施例３において、２つ目の復号
データの有無を示すデータを格納しない場合の可変長符
号復号テーブルを示す図である。
データの有無を示すデータを格納しない場合の可変長符
号復号テーブルを示す図である。
【図８】 この発明の実施例４による可変長符号復号テ
ーブルを示す図である。
ーブルを示す図である。
【図９】 従来の可変長符号復号器を示す構成図であ
る。
る。
【図１０】 従来の可変長符号復号器による可変長符号
復号テーブルを示す図である。
復号テーブルを示す図である。
１ デコーダ、２ メモリセルアレイ、３ 入力回路、
４ 出力回路、５ ＲＡＭ、６ プロセッサ。
４ 出力回路、５ ＲＡＭ、６ プロセッサ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−299520（ＪＰ，Ａ) 特開 平６−104767（ＪＰ，Ａ) 特開 昭62−135015（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 7/42
Claims (15)
- 【請求項１】 複数の可変長符号を含むアドレスデータ
を入力して保持し、その保持したアドレスデータを一つ
のアドレスとして出力するアドレスレジスタと、 前記複数の可変長符号にそれぞれ対応した複数の復号結
果を記憶し、前記アドレスレジスタから出力されたアド
レスデータに応答して前記複数の復号結果を含んだ出力
データを出力するメモリと、 前記複数の可変長符号の合計符号長に基づいて、別の可
変長符号を含んだ次のアドレスデータを生成して前記ア
ドレスレジスタに保持させるパッキング処理手段とを 備
えたことを特徴とする可変長符号復号器。 - 【請求項２】 複数の可変長符号を含むアドレスデータ
を入力して保持し、その保持したアドレスデータを一つ
のアドレスとして出力するアドレスレジスタと、 前記複数の可変長符号にそれぞれ対応した複数の復号結
果を記憶し、前記アドレスレジスタから出力されたアド
レスデータに応答して前記複数の復号結果のうちの一つ
を含んだ出力データを出力するメモリと、 前記アドレスレジスタに保持されたアドレスに連続する
連続アドレスを演算して得る演算手段とを備え、 前記メモリが前記連続アドレスに応答して前記複数の復
号結果のうちの別の一つを含んだ出力データを出力する
ことを特徴とする可変長符号復号器。 - 【請求項３】 前記複数の可変長符号の合計符号長に基
づいて、別の可変長符号を含んだ次のアドレスデータを
生成してアドレスレジスタに保持させるパッキング処理
手段を備えたことを特徴とする請求項２記載の可変長符
号復号器。 - 【請求項４】 メモリは前記複数の可変長符号の合計符
号長を指定する値を格納し、パッキング処理手段は前記
メモリから出力される前記値を用いて次のアドレスデー
タを生成することを特徴とする請求項１または３記載の
可変長符号復号器。 - 【請求項５】 可変長符号を入力してメモリからその可
変長符号に対応する復号結果を受け取ることにより可変
長符号の復号を行うプロセッサであって、 複数の可変長符号を含むアドレスデータを保持し、その
保持したアドレスデータを一つのアドレスとして前記メ
モリへ出力するアドレスレジスタと、 前記複数の可変長符号の合計符号長に基づいて、別の可
変長符号を含んだ次のアドレスデータを生成して前記ア
ドレスレジスタに保持させるパッキング処理手段と を備
え、 前記アドレスデータに応答して前記メモリから出力され
た第１のデータを受け取り、前記第１のデータは前記複
数の可変長符号にそれぞれ対応した複数の復号結果を含
むことを特徴とするプロセッサ。 - 【請求項６】 可変長符号を入力してメモリからその可
変長符号に対応する復号結果を受け取ることにより可変
長符号の復号を行うプロセッサであって、 複数の可変長符号を含むアドレスデータを保持し、その
保持したアドレスデータを一つのアドレスとして前記メ
モリへ出力するアドレスレジスタを備え、 前記アドレスデータに応答して前記メモリから出力され
た第１のデータを受け取り、前記第１のデータは前記複
数の可変長符号にそれぞれ対応した複数の復号結果を含
むものであり、 前記 アドレスレジスタが、前記複数の可変長符号の合計
符号長より長い一つの可変長符号を含んだ別のアドレス
データを保持し、このアドレスデータを一つのアドレス
として前記メモリへ出力した場合、該アドレスデータに
応答して前記メモリから出力された第２のデータを受け
取り、前記第２のデータは、復号結果としては前記長い
一つの可変長符号に対応した復号結果のみを含むことを
特徴とするプロセッサ。 - 【請求項７】 第１および第２のデータの各々は、各デ
ータに含まれている復号結果の個数を指定するための値
を含むことを特徴とする請求項６記載のプロセッサ。 - 【請求項８】 可変長符号を入力してメモリからその可
変長符号に対応する復号結果を受け取ることによって、
可変長符号の復号を行うためのプロセッサであって、 複数の可変長符号を含むアドレスデータを保持し、その
保持したアドレスデータを一つのアドレスとして前記メ
モリへ出力するアドレスレジスタと、 前記一つのアドレスに連続する連続アドレスを演算する
演算手段とを備え、 前記一つのアドレスに応答して前記メモリから出力され
た、前記複数の可変長符号のうちの第１の可変長符号に
対応した復号結果を含む第１のデータを受け取り、 前記連続アドレスに応答して前記メモリから出力され
た、前記複数の可変長符号のうちの第２の可変長符号に
対応した復号結果を含む第２のデータを受け取ることを
特徴とするプロセッサ。 - 【請求項９】 前記複数の可変長符号の合計符号長に基
づいて、別の可変長符号を含んだ次のアドレスデータを
生成してアドレスレジスタに保持させるパッキング処理
手段を備えたことを特徴とする請求項８記載のプロセッ
サ。 - 【請求項１０】 メモリは前記複数の可変長符号の合計
符号長を指定するための値を格納し、パッキング処理手
段は前記メモリから出力される前記値を用いて次のアド
レスデータを生成することを特徴とする請求項５または
９記載のプロセッサ。 - 【請求項１１】 一つのアドレスを受け、当該アドレス
の示す領域に記憶された出力データを出力する記憶媒体
に可変長符号に対応する復号結果を記憶させることによ
って得られる可変長符号復号テーブルであって、 前記一つのアドレスが複数の可変長符号を含んだデータ
で構成されるときに、前記複数の可変長符号にそれぞれ
対応する複数の復号結果が前記出力データに含まれるよ
うに前記複数の復号結果を前記記録媒体に格納し、 前記一つのアドレスが前記複数の可変長符号の合計符号
長より長い別の一つの可変長符号を含んだデータで構成
されるときには、復号結果として前記別の一つの可変長
符号に対応した復号結果のみが出力データに含まれるよ
うにしたことを 特徴とする可変長符号復号テーブル。 - 【請求項１２】 出力データは、その出力データに含ま
れている復号結果の個数を指定するための値を含むこと
を特徴とする請求項１１記載の可変長符号復号テーブ
ル。 - 【請求項１３】 出力データは、前記複数の復号結果の
合計符号長を指定するための値をさらに含むことを特徴
とする請求項１２記載の可変長符号復号テーブル。 - 【請求項１４】 連続する第１および第２のアドレスを
受け、当該第１および第２のアドレスによりそれぞれ示
される領域に記録された第１および第２の出力データを
それぞれ出力する記録媒体に、可変長符号に対応する復
号結果を記憶させることによって得られる可変長符号復
号テーブルであって、 前記第１のアドレスに複数の可変長符号を含んだデータ
で構成されるとき、前記複数の可変長符号のうちの一つ
の可変長符号に対応した第１の復号結果を前記第１の出
力データに含むとともに前記複数の可変長符号のうちの
別の一つの可変長符号に対応した第２の復号結果を前記
第２の出力データに含むように、前記第１及び第２の復
号結果を前記記憶媒体に格納することを特徴とする可変
長符号復号テーブル。 - 【請求項１５】 第１および第２の出力データは、前記
複数の復号結果の合計符号長を指定するための値を含む
ことを特徴とする請求項１４記載の可変長符号復号テー
ブル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05213593A JP3224050B2 (ja) | 1993-03-12 | 1993-03-12 | 可変長符号復号器、プロセッサ、および可変長符号復号テーブル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05213593A JP3224050B2 (ja) | 1993-03-12 | 1993-03-12 | 可変長符号復号器、プロセッサ、および可変長符号復号テーブル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06268528A JPH06268528A (ja) | 1994-09-22 |
| JP3224050B2 true JP3224050B2 (ja) | 2001-10-29 |
Family
ID=12906433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05213593A Expired - Fee Related JP3224050B2 (ja) | 1993-03-12 | 1993-03-12 | 可変長符号復号器、プロセッサ、および可変長符号復号テーブル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3224050B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158698A (ja) * | 2005-12-05 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 画像復号装置及び画像復号方法 |
-
1993
- 1993-03-12 JP JP05213593A patent/JP3224050B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06268528A (ja) | 1994-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5832037A (en) | Method of compressing and expanding data | |
| KR100434502B1 (ko) | ＤＳＰ(Ｄｉｇｉｔａｌ ＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ)의 데이터 추출/삽입 방법 및 데이터추출/삽입 장치 | |
| KR100852590B1 (ko) | 메모리 제어 회로 및 메모리 제어 방법 | |
| EP0647034B1 (en) | A variable word length code decoding method, and a decoder for performing the same | |
| JP3224050B2 (ja) | 可変長符号復号器、プロセッサ、および可変長符号復号テーブル | |
| US5860076A (en) | 48-bit wide memory architecture addressing scheme reconfigurable for 8-bit, 16-bit and 32-bit data accesses | |
| JPH03196188A (ja) | 情報処理装置の表示方式 | |
| US5942002A (en) | Method and apparatus for generating a transform | |
| JPH04107656A (ja) | 画像処理アドレス変換方式 | |
| US6931508B2 (en) | Device and method for information processing | |
| US6081869A (en) | Bit-field peripheral | |
| JP3231811B2 (ja) | 行列演算回路 | |
| JP3787951B2 (ja) | コード変換方法及びこれを用いたコード変換装置 | |
| JP3252029B2 (ja) | 符号化装置及び符号化方法 | |
| JPS6148174B2 (ja) | ||
| JPS6168636A (ja) | デ−タ処理装置 | |
| JP2624738B2 (ja) | 丸め処理方式 | |
| JP2764024B2 (ja) | 記憶装置のテーブル索引方法及び索引装置 | |
| JP2882714B2 (ja) | 状態選択装置 | |
| JPH0516451A (ja) | プリンタ | |
| JPS5984315A (ja) | メモリ回路 | |
| JPH05189521A (ja) | レイアウトパターン発生装置 | |
| JPH0431938A (ja) | 外部記憶装置 | |
| JPS6388657A (ja) | メモリ装置 | |
| JPH0377535B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070824 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |