JPH06268528A - 可変長符号復号器 - Google Patents
可変長符号復号器Info
- Publication number
- JPH06268528A JPH06268528A JP5213593A JP5213593A JPH06268528A JP H06268528 A JPH06268528 A JP H06268528A JP 5213593 A JP5213593 A JP 5213593A JP 5213593 A JP5213593 A JP 5213593A JP H06268528 A JPH06268528 A JP H06268528A
- Authority
- JP
- Japan
- Prior art keywords
- code
- variable length
- decoding
- variable
- codes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【目的】 １回の符号入力に対して複数の復号結果を得
ることができる可変長符号復号器を得る。 【構成】 同一アドレスに複数の可変長符号を入力する
アドレス選択手段、選択されたアドレスに、入力した複
数の可変長符号に対応した複数の復号結果と合計の符号
長を格納する手段、および、入力した複数の可変長符号
の各々に対応する復号結果を出力する手段を備えてい
る。 【効果】 パッキング処理を削減することが可能とな
る。
ることができる可変長符号復号器を得る。 【構成】 同一アドレスに複数の可変長符号を入力する
アドレス選択手段、選択されたアドレスに、入力した複
数の可変長符号に対応した複数の復号結果と合計の符号
長を格納する手段、および、入力した複数の可変長符号
の各々に対応する復号結果を出力する手段を備えてい
る。 【効果】 パッキング処理を削減することが可能とな
る。
Description
【０００１】
【産業上の利用分野】この発明は可変長符号を復号する
可変長符号復号器に関する。
可変長符号復号器に関する。
【０００２】
【従来の技術】可変長符号群を復号する方法の１つに、
半導体メモリで可変長符号とそれぞれの符号に対応する
復号を記憶する可変長符号復号テーブルを記憶し、この
テーブルをもとに入力した可変長符号データに対する復
号結果を出力する、いわゆるテーブルルックアップ方式
がある。図９は従来の可変長符号復号器の構成図であ
り、１はアドレスデコーダ、２はメモリセルアレイ、３
は入力回路、４は出力回路である。また、図１０は半導
体メモリを用いた可変長符号復号テーブルを有する従来
の可変長符号復号器におけるメモリセルアレイ２のデー
タ構成図である。これは、可変長符号群の最大符号長の
ビット幅、またはそれ以上のビット幅のアドレス空間を
有するメモリである。
半導体メモリで可変長符号とそれぞれの符号に対応する
復号を記憶する可変長符号復号テーブルを記憶し、この
テーブルをもとに入力した可変長符号データに対する復
号結果を出力する、いわゆるテーブルルックアップ方式
がある。図９は従来の可変長符号復号器の構成図であ
り、１はアドレスデコーダ、２はメモリセルアレイ、３
は入力回路、４は出力回路である。また、図１０は半導
体メモリを用いた可変長符号復号テーブルを有する従来
の可変長符号復号器におけるメモリセルアレイ２のデー
タ構成図である。これは、可変長符号群の最大符号長の
ビット幅、またはそれ以上のビット幅のアドレス空間を
有するメモリである。
【０００３】次に動作について説明する。メモリに可変
長符号データを入力すると、入力されたｎビットのデー
タＤＩは入力回路３を通り、入力されたアドレス信号Ａ
Ｄによりアドレスデコーダ１に選択されたメモリへ格納
される。ここで、可変長符号復号テーブルを検索して、
入力した符号に対応する復号結果ＤＯを出力回路４を通
して出力する。入力アドレスとなる各可変長符号の長さ
は一定であり、ここでは可変長符号群に含まれる符号の
最大符号長として考える。したがって、最大符号長の入
力アドレスの上位に最大符号長未満の長さの符号が存在
する場合は、可変長符号復号テーブルは、下位にいかな
るパターンをあてはめても上位の符号に対応する復号結
果が得られるように構成されている。すなわち、可変長
符号復号テーブルには、予め、上位の符号と下位のビッ
ト長で表現可能なすべてのパターンとでできるすべての
アドレスに対して同一の復号結果が書き込まれている。
例えば、最大符号長が１６ビットの可変長符号群中の６
ビット長の符号は、入力アドレス１６ビット中の上位６
ビットが有効となり、下位１０ビットにいかなるパター
ンがあっても上位６ビット長の符号に対応する復号結果
が得られる。
長符号データを入力すると、入力されたｎビットのデー
タＤＩは入力回路３を通り、入力されたアドレス信号Ａ
Ｄによりアドレスデコーダ１に選択されたメモリへ格納
される。ここで、可変長符号復号テーブルを検索して、
入力した符号に対応する復号結果ＤＯを出力回路４を通
して出力する。入力アドレスとなる各可変長符号の長さ
は一定であり、ここでは可変長符号群に含まれる符号の
最大符号長として考える。したがって、最大符号長の入
力アドレスの上位に最大符号長未満の長さの符号が存在
する場合は、可変長符号復号テーブルは、下位にいかな
るパターンをあてはめても上位の符号に対応する復号結
果が得られるように構成されている。すなわち、可変長
符号復号テーブルには、予め、上位の符号と下位のビッ
ト長で表現可能なすべてのパターンとでできるすべての
アドレスに対して同一の復号結果が書き込まれている。
例えば、最大符号長が１６ビットの可変長符号群中の６
ビット長の符号は、入力アドレス１６ビット中の上位６
ビットが有効となり、下位１０ビットにいかなるパター
ンがあっても上位６ビット長の符号に対応する復号結果
が得られる。
【０００４】続いて符号を復号する場合には、パッキン
グ処理を行う必要がある。パッキング処理とは次のアド
レス作成のための処理であり、まず、使用したビット分
アドレスレジスタの値を左へシフトし、この値をＡとす
る。次に、入力するアドレスの長さは一定であることか
ら、左へシフトしたビット分データを読み出して補う。
読み出したこのデータを下位にくるように右シフトし、
この値をＢとする。次に、ＡとＢとのＯＲを取ることに
よって、上位にあった使用したデータが捨てられ、下位
に新しいデータが加えられ、次のアドレスが作成され
る。
グ処理を行う必要がある。パッキング処理とは次のアド
レス作成のための処理であり、まず、使用したビット分
アドレスレジスタの値を左へシフトし、この値をＡとす
る。次に、入力するアドレスの長さは一定であることか
ら、左へシフトしたビット分データを読み出して補う。
読み出したこのデータを下位にくるように右シフトし、
この値をＢとする。次に、ＡとＢとのＯＲを取ることに
よって、上位にあった使用したデータが捨てられ、下位
に新しいデータが加えられ、次のアドレスが作成され
る。
【０００５】
【発明が解決しようとする課題】従来の可変長符号復号
器における可変長符号の復号は以上のように行われるの
で、１回の符号入力に対して１つの復号結果しか得られ
ず、１つの符号を復号するたびに処理時間がかかるパッ
キング処理を行わなければならないといった問題点があ
った。
器における可変長符号の復号は以上のように行われるの
で、１回の符号入力に対して１つの復号結果しか得られ
ず、１つの符号を復号するたびに処理時間がかかるパッ
キング処理を行わなければならないといった問題点があ
った。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、１回の符号入力に対して複数の
復号結果を得ることによって、パッキング処理の回数を
削減可能とする可変長符号復号器を得ることを目的とす
る。
ためになされたもので、１回の符号入力に対して複数の
復号結果を得ることによって、パッキング処理の回数を
削減可能とする可変長符号復号器を得ることを目的とす
る。
【０００７】
【課題を解決するための手段】この発明に係る可変長符
号復号器においては、同一アドレスに複数の可変長符号
を入力するアドレス選択手段、選択されたアドレスに入
力した可変長符号に対応した複数の復号結果を格納する
手段、および入力した複数の可変長符号の各々に対応す
る復号結果を出力する手段を備えている。
号復号器においては、同一アドレスに複数の可変長符号
を入力するアドレス選択手段、選択されたアドレスに入
力した可変長符号に対応した複数の復号結果を格納する
手段、および入力した複数の可変長符号の各々に対応す
る復号結果を出力する手段を備えている。
【０００８】また、共通する複数の可変長符号を上記複
数個分連続したアドレスに入力するアドレス選択手段、
複数の符号の各々に対応した復号結果を選択された上記
連続した各アドレス毎に格納する手段、および入力した
複数の可変長符号の各々に対応する復号結果を出力する
手段を備えている。
数個分連続したアドレスに入力するアドレス選択手段、
複数の符号の各々に対応した復号結果を選択された上記
連続した各アドレス毎に格納する手段、および入力した
複数の可変長符号の各々に対応する復号結果を出力する
手段を備えている。
【０００９】
【作用】この発明におけるアドレス選択手段によって同
一アドレスに複数の可変長符号を入力することができ、
それぞれの符号に対応した復号結果が出力される。
一アドレスに複数の可変長符号を入力することができ、
それぞれの符号に対応した復号結果が出力される。
【００１０】また、連続するアドレスに複数の可変長符
号の復号結果が順に格納され、アドレスを１加算するこ
とによりそれぞれの符号に対応した復号結果が出力され
る。
号の復号結果が順に格納され、アドレスを１加算するこ
とによりそれぞれの符号に対応した復号結果が出力され
る。
【００１１】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１はこの発明の一実施例の可変長符
号復号器を示す全体構成図である。５はＲＡＭ（図９の
メモリセルアレイ２に相当）で可変長符号と復号との対
応を示すテーブルが格納されている。６はＦＩＦＯから
符号を読み込み、ＲＡＭ５内のテーブルを参照して復号
結果を出力するプロセッサで、読み込んだ符号をアドレ
スレジスタへｍｏｖｅし、このアドレスレジスタの値で
ＲＡＭ５をアドレッシングする。ＲＥはリードイネーブ
ル信号、ＷＥはライトイネーブル信号、ＣＳはチップセ
レクト信号、ＯＥはアウトプットイネーブル信号であ
る。
ついて説明する。図１はこの発明の一実施例の可変長符
号復号器を示す全体構成図である。５はＲＡＭ（図９の
メモリセルアレイ２に相当）で可変長符号と復号との対
応を示すテーブルが格納されている。６はＦＩＦＯから
符号を読み込み、ＲＡＭ５内のテーブルを参照して復号
結果を出力するプロセッサで、読み込んだ符号をアドレ
スレジスタへｍｏｖｅし、このアドレスレジスタの値で
ＲＡＭ５をアドレッシングする。ＲＥはリードイネーブ
ル信号、ＷＥはライトイネーブル信号、ＣＳはチップセ
レクト信号、ＯＥはアウトプットイネーブル信号であ
る。
【００１２】次に、動作について図２のフローチャート
を参照しながら説明する。まず、ＦＩＦＯから可変長符
号を読み込み（Ｓ１）、ＭＳＢ詰め（左詰め）でアドレ
スレジスタにｍｏｖｅする（Ｓ２）。そして、このアド
レスレジスタの値でＲＡＭ５をアドレッシングする（Ｓ
３）。次に、ＲＡＭ内の可変長符号と復号との対応を示
すテーブルから入力した符号に対応する復号を読み込み
（Ｓ４）、それを予め決められたビット操作等によって
必要なデータとして取り出す（Ｓ５）。Ｓ４およびＳ５
については、後で詳しく説明する。次に上記テーブル内
に格納している可変長符号長を取り出し（Ｓ６）、この
符号長をもとにパッキング処理を行う（Ｓ７）。なお、
テーブル内に格納している可変長符号長は、入力する可
変長符号が２つ組み合わせたものであるならば、その２
つの可変長符号の合計の符号長である。これにより、例
えば２つの可変長符号の復号が１度のパッキング処理で
行うことが可能となる。可変長符号復号を続けるならば
（Ｓ８でＹＥＳのとき）Ｓ３へもどる。続けないならば
（Ｓ８でＮＯのとき）処理を終了する。
を参照しながら説明する。まず、ＦＩＦＯから可変長符
号を読み込み（Ｓ１）、ＭＳＢ詰め（左詰め）でアドレ
スレジスタにｍｏｖｅする（Ｓ２）。そして、このアド
レスレジスタの値でＲＡＭ５をアドレッシングする（Ｓ
３）。次に、ＲＡＭ内の可変長符号と復号との対応を示
すテーブルから入力した符号に対応する復号を読み込み
（Ｓ４）、それを予め決められたビット操作等によって
必要なデータとして取り出す（Ｓ５）。Ｓ４およびＳ５
については、後で詳しく説明する。次に上記テーブル内
に格納している可変長符号長を取り出し（Ｓ６）、この
符号長をもとにパッキング処理を行う（Ｓ７）。なお、
テーブル内に格納している可変長符号長は、入力する可
変長符号が２つ組み合わせたものであるならば、その２
つの可変長符号の合計の符号長である。これにより、例
えば２つの可変長符号の復号が１度のパッキング処理で
行うことが可能となる。可変長符号復号を続けるならば
（Ｓ８でＹＥＳのとき）Ｓ３へもどる。続けないならば
（Ｓ８でＮＯのとき）処理を終了する。
【００１３】ここで、可変長符号復号テーブルをもとに
復号する処理（Ｓ４およびＳ５）について詳しく述べ
る。まず、可変長符号復号テーブルについて説明する。
図３は１つの可変長符号と復号データとの対応を示した
図であり、例えば、可変長符号”１１０”に対応する復
号データは（データ１，データ２）＝（１，１）であ
る。図４は図３に示した対応をもとに、２つの可変長符
号を組み合わせた場合の復号データとの対応を示した可
変長符号復号テーブルである。例えば可変長符号”１１
０１０”は、符号の一意復号可能性より、可変長符号”
１１０”と”１０”とを組み合わせたものと判定でき、
図３の対応をもとにすると、この復号データは１つ目の
データＡが（１，１）、２つ目のデータＢが（０，１）
となり、合計符号長は５となる。以上のようにして作ら
れたテーブルをＲＡＭ５に可変長符号をアドレスとして
予め格納している。２つの可変長符号を含む符号でアド
レッシングされると、上記可変長符号復号テーブルより
そのアドレスに格納された復号データを読み出すことが
できる。
復号する処理（Ｓ４およびＳ５）について詳しく述べ
る。まず、可変長符号復号テーブルについて説明する。
図３は１つの可変長符号と復号データとの対応を示した
図であり、例えば、可変長符号”１１０”に対応する復
号データは（データ１，データ２）＝（１，１）であ
る。図４は図３に示した対応をもとに、２つの可変長符
号を組み合わせた場合の復号データとの対応を示した可
変長符号復号テーブルである。例えば可変長符号”１１
０１０”は、符号の一意復号可能性より、可変長符号”
１１０”と”１０”とを組み合わせたものと判定でき、
図３の対応をもとにすると、この復号データは１つ目の
データＡが（１，１）、２つ目のデータＢが（０，１）
となり、合計符号長は５となる。以上のようにして作ら
れたテーブルをＲＡＭ５に可変長符号をアドレスとして
予め格納している。２つの可変長符号を含む符号でアド
レッシングされると、上記可変長符号復号テーブルより
そのアドレスに格納された復号データを読み出すことが
できる。
【００１４】次に、読み出した復号データから必要なデ
ータとして取り出す方法について説明する。図４におい
て例えばデータＡ（０，３）、データＢ（３，１）、合
計符号長１２という復号データは、次のように、予め決
められた格納フォーマットで２進法で格納されている。 ００００ ００１１ ００１１ ０００１ １１００ この場合、データＡのデータ１は１６〜１９ビット、デ
ータＢのデータ２は４〜７ビットと決めている。ここ
で、データＢのデータ２を取り出すためには、 ００００ ００００ ００００ １１１１ ００００ とのＡＮＤを取り、４ビット右へシフトする。この結
果、 ００００ ００００ ００００ ００００ ０００１ となりデータ”１”が取り出されることになる。
ータとして取り出す方法について説明する。図４におい
て例えばデータＡ（０，３）、データＢ（３，１）、合
計符号長１２という復号データは、次のように、予め決
められた格納フォーマットで２進法で格納されている。 ００００ ００１１ ００１１ ０００１ １１００ この場合、データＡのデータ１は１６〜１９ビット、デ
ータＢのデータ２は４〜７ビットと決めている。ここ
で、データＢのデータ２を取り出すためには、 ００００ ００００ ００００ １１１１ ００００ とのＡＮＤを取り、４ビット右へシフトする。この結
果、 ００００ ００００ ００００ ００００ ０００１ となりデータ”１”が取り出されることになる。
【００１５】以上により、２つの可変長符号を組み合わ
せた符号で可変長符号復号テーブルをアドレッシング
し、２つの復号結果を取り出す事ができ、これにより、
処理時間のかかるパッキング処理が削減できる。
せた符号で可変長符号復号テーブルをアドレッシング
し、２つの復号結果を取り出す事ができ、これにより、
処理時間のかかるパッキング処理が削減できる。
【００１６】実施例２．なお、実施例１では同一アドレ
スに２つの可変長符号の復号結果を格納し、一度のアド
レッシングで２つの復号データを出力する例を示した
が、実施例２においては、連続するアドレスに２つの復
号結果をそれぞれ格納し、１つめの復号データ出力後、
該アドレス値に１加算したアドレス値から２つめの復号
データを出力するようにしている。以下、本発明の実施
例２について説明する。図５は２つの可変長符号を組み
合わせた符号と復号データとの対応を示したテーブルで
あり、符号の最下位に順位を示す１ビットを付加してい
る。組み合わされた符号の１つ目なら”０”、２つ目な
ら”１”とし、それぞれに対応した復号結果が格納して
ある。例えば、”１１０１０＊０”には、１つ目の符
号”１１０”の復号結果（データ１，データ２）＝
（１，１）が、”１１０１０＊１”には、２つ目の符
号”１０”の復号結果（データ１，データ２）＝（０，
１）が格納されている。また、それぞれの符号長を記憶
している。以上により、２つ目のアドレス作成は１つ目
のアドレスに１を加算するだけでよく、１回のパッキン
グ処理（２つの合計符号長分）で２つの復号データを出
力することが可能となる。なお、１つの可変長符号だけ
を入力する場合は、順位ビットが”１”のアドレスには
データとして存在しないものを格納しておけばよい。
スに２つの可変長符号の復号結果を格納し、一度のアド
レッシングで２つの復号データを出力する例を示した
が、実施例２においては、連続するアドレスに２つの復
号結果をそれぞれ格納し、１つめの復号データ出力後、
該アドレス値に１加算したアドレス値から２つめの復号
データを出力するようにしている。以下、本発明の実施
例２について説明する。図５は２つの可変長符号を組み
合わせた符号と復号データとの対応を示したテーブルで
あり、符号の最下位に順位を示す１ビットを付加してい
る。組み合わされた符号の１つ目なら”０”、２つ目な
ら”１”とし、それぞれに対応した復号結果が格納して
ある。例えば、”１１０１０＊０”には、１つ目の符
号”１１０”の復号結果（データ１，データ２）＝
（１，１）が、”１１０１０＊１”には、２つ目の符
号”１０”の復号結果（データ１，データ２）＝（０，
１）が格納されている。また、それぞれの符号長を記憶
している。以上により、２つ目のアドレス作成は１つ目
のアドレスに１を加算するだけでよく、１回のパッキン
グ処理（２つの合計符号長分）で２つの復号データを出
力することが可能となる。なお、１つの可変長符号だけ
を入力する場合は、順位ビットが”１”のアドレスには
データとして存在しないものを格納しておけばよい。
【００１７】実施例３．なお、上記実施例１においては
すべての可変長符号に対して、２つの数を組み合わせる
場合を示したが、その場合、最大符号長の２倍のアドレ
ス空間が必要となりメモリ空間が膨大になる。そこで、
実施例３においては、符号長の短い符号に対しては２つ
のデータを組み合わせ、符号長の長い符号に対しては１
つのデータとすることによって、メモリ空間を縮小する
ことが可能となる。図６は実施例３による可変長符号と
復号結果との対応を示すテーブルである。例えば”１
０”という符号は符号長が短く、２つ組み合わせても４
ビットであるので２つ組み合わせ、”００１０１０”と
いう符号はそれだけで６ビットであるので１つとする。
そして、テーブルには、まず１つ目の復号データを格納
し、その次に復号データの数（ここでは２つ目の復号デ
ータがあるか否かのデータで１または０）を格納する。
そして、２つ目の復号データがある場合は２つ目の復号
データを格納する。最後に、２つの符号の合計符号長
（１つならその符号長）を格納する。また、図７に示す
ように、２つ目のデータがあるか否かのデータを加える
代わりに２つ目の復号データにデータとして存在しない
ものを格納しても、同様に、組み合わされた符号の数を
知ることが可能である。以上により、１つ目の復号デー
タを出力し、２つめのデータの有無をチェックし、有れ
ば復号データを出力したあと、格納している合計符号長
をもとにパッキング処理を行うことにより、パッキング
処理を削減できるとともに、メモリ空間の縮小をも実現
できる。
すべての可変長符号に対して、２つの数を組み合わせる
場合を示したが、その場合、最大符号長の２倍のアドレ
ス空間が必要となりメモリ空間が膨大になる。そこで、
実施例３においては、符号長の短い符号に対しては２つ
のデータを組み合わせ、符号長の長い符号に対しては１
つのデータとすることによって、メモリ空間を縮小する
ことが可能となる。図６は実施例３による可変長符号と
復号結果との対応を示すテーブルである。例えば”１
０”という符号は符号長が短く、２つ組み合わせても４
ビットであるので２つ組み合わせ、”００１０１０”と
いう符号はそれだけで６ビットであるので１つとする。
そして、テーブルには、まず１つ目の復号データを格納
し、その次に復号データの数（ここでは２つ目の復号デ
ータがあるか否かのデータで１または０）を格納する。
そして、２つ目の復号データがある場合は２つ目の復号
データを格納する。最後に、２つの符号の合計符号長
（１つならその符号長）を格納する。また、図７に示す
ように、２つ目のデータがあるか否かのデータを加える
代わりに２つ目の復号データにデータとして存在しない
ものを格納しても、同様に、組み合わされた符号の数を
知ることが可能である。以上により、１つ目の復号デー
タを出力し、２つめのデータの有無をチェックし、有れ
ば復号データを出力したあと、格納している合計符号長
をもとにパッキング処理を行うことにより、パッキング
処理を削減できるとともに、メモリ空間の縮小をも実現
できる。
【００１８】実施例４．なお、上記実施例１，２及び３
においては２つの可変長符号を組み合わせたものを示し
たが、３つ以上であってもよく、より一層、時間のかか
るパッキング処理が削減されることとなる。その場合、
実施例１においては組み合わされたすべての符号に対応
する復号結果と合計符号長とを可変長符号復号テーブル
に格納しておけばよい。また、実施例２においては最下
位に付加する順位ビットが１ビットではなく、組み合わ
された符号の数が２進法で表されるビット数（３個なら
２ビット）であり、順位ビットが”０”のアドレス値か
ら組み合わされた符号数分連続したアドレスにそれぞれ
の復号結果が格納されることとなる。ＶＬＣ（可変長符
号）を４個組み合わせた例を図８に示す。この場合は４
個組み合わせているので最下位に２ビット付加し、”０
０”が付加されたアドレスには１つめの符号ＶＬＣａの
復号データａが、それに続くアドレスに復号データｂ，
ｃ，ｄが格納されている。これにより、１度のアドレス
作成（パッキング処理）で４つの復号結果が出力できる
ことになる。また、実施例３においては復号データ数の
データに組み合わせた符号の数を格納すればよい。
においては２つの可変長符号を組み合わせたものを示し
たが、３つ以上であってもよく、より一層、時間のかか
るパッキング処理が削減されることとなる。その場合、
実施例１においては組み合わされたすべての符号に対応
する復号結果と合計符号長とを可変長符号復号テーブル
に格納しておけばよい。また、実施例２においては最下
位に付加する順位ビットが１ビットではなく、組み合わ
された符号の数が２進法で表されるビット数（３個なら
２ビット）であり、順位ビットが”０”のアドレス値か
ら組み合わされた符号数分連続したアドレスにそれぞれ
の復号結果が格納されることとなる。ＶＬＣ（可変長符
号）を４個組み合わせた例を図８に示す。この場合は４
個組み合わせているので最下位に２ビット付加し、”０
０”が付加されたアドレスには１つめの符号ＶＬＣａの
復号データａが、それに続くアドレスに復号データｂ，
ｃ，ｄが格納されている。これにより、１度のアドレス
作成（パッキング処理）で４つの復号結果が出力できる
ことになる。また、実施例３においては復号データ数の
データに組み合わせた符号の数を格納すればよい。
【００１９】実施例５．なお、組み合わせる符号数をリ
ピートカウンタにいれておけば、その数をプロセッサが
知ることで任意の数の復号データの出力制御が可能であ
り、データフォーマットは同様で簡単にプログラムが構
成される。
ピートカウンタにいれておけば、その数をプロセッサが
知ることで任意の数の復号データの出力制御が可能であ
り、データフォーマットは同様で簡単にプログラムが構
成される。
【００２０】
【発明の効果】以上のように、この発明によれば同一ア
ドレスまたは連続したアドレスに任意の数の可変長符号
を入力することができるように構成したので、１回の符
号入力に対して複数の復号結果を得ることができ、パッ
キング処理の回数を削減できるといった効果がある。
ドレスまたは連続したアドレスに任意の数の可変長符号
を入力することができるように構成したので、１回の符
号入力に対して複数の復号結果を得ることができ、パッ
キング処理の回数を削減できるといった効果がある。
【図１】この発明の実施例１〜５による可変長符号復号
器を示す構成図である。
器を示す構成図である。
【図２】図１のプロセッサが可変長符号を復号する処理
を示すフローチャートである。
を示すフローチャートである。
【図３】可変長符号と復号の対応を示す図である。
【図４】この発明の実施例１による可変長符号復号テー
ブルを示す図である。
ブルを示す図である。
【図５】この発明の実施例２による可変長符号復号テー
ブルを示す図である。
ブルを示す図である。
【図６】この発明の実施例３において、２つ目の復号デ
ータの有無を示すデータを格納する場合の可変長符号復
号テーブルを示す図である。
ータの有無を示すデータを格納する場合の可変長符号復
号テーブルを示す図である。
【図７】この発明の実施例３において、２つ目の復号デ
ータの有無を示すデータを格納しない場合の可変長符号
復号テーブルを示す図である。
ータの有無を示すデータを格納しない場合の可変長符号
復号テーブルを示す図である。
【図８】この発明の実施例４による可変長符号復号テー
ブルを示す図である。
ブルを示す図である。
【図９】従来の可変長符号復号器を示す構成図である。
【図１０】従来の可変長符号復号器による可変長符号復
号テーブルを示す図である。
号テーブルを示す図である。
１ デコーダ ２ メモリセルアレイ ３ 入力回路 ４ 出力回路 ５ ＲＡＭ ６ プロセッサ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年６月２５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】次に動作について説明する。可変長符号復
号テ−ブルは、図１０に示す可変長符号デ−タＡＤをア
ドレスとするメモリに、その符号デ−タに対応する復号
デ−タＤＩを入力することで作成される。入力された復
号データＤＩは入力回路３を通り、入力されたアドレス
信号ＡＤによりアドレスデコーダ１に選択されたメモリ
へ格納される。このように可変長符号復号テ−ブルを作
成し、複号したい符号をアドレスとして入力すると、そ
のアドレスに対応したメモリの内容を復号結果として読
み出し、出力回路４を通してＤＯピンより出力される。
入力アドレスとなる各可変長符号の長さは一定であり、
ここでは可変長符号群に含まれる符号の最大符号長とし
て考える。したがって、最大符号長の入力アドレスの上
位に最大符号長未満の長さの符号が存在する場合は、可
変長符号復号テーブルは、下位にいかなるパターンをあ
てはめても上位の符号に対応する復号結果が得られるよ
うに構成されている。すなわち、可変長符号復号テーブ
ルには、予め、上位の符号と下位のビット長で表現可能
なすべてのパターンとでできるすべてのアドレスに対し
て同一の復号結果が書き込まれている。例えば、最大符
号長が１６ビットの可変長符号群中の６ビット長の符号
は、入力アドレス１６ビット中の上位６ビットが有効と
なり、下位１０ビットにいかなるパターンがあっても上
位６ビット長の符号に対応する復号結果が得られる。
号テ−ブルは、図１０に示す可変長符号デ−タＡＤをア
ドレスとするメモリに、その符号デ−タに対応する復号
デ−タＤＩを入力することで作成される。入力された復
号データＤＩは入力回路３を通り、入力されたアドレス
信号ＡＤによりアドレスデコーダ１に選択されたメモリ
へ格納される。このように可変長符号復号テ−ブルを作
成し、複号したい符号をアドレスとして入力すると、そ
のアドレスに対応したメモリの内容を復号結果として読
み出し、出力回路４を通してＤＯピンより出力される。
入力アドレスとなる各可変長符号の長さは一定であり、
ここでは可変長符号群に含まれる符号の最大符号長とし
て考える。したがって、最大符号長の入力アドレスの上
位に最大符号長未満の長さの符号が存在する場合は、可
変長符号復号テーブルは、下位にいかなるパターンをあ
てはめても上位の符号に対応する復号結果が得られるよ
うに構成されている。すなわち、可変長符号復号テーブ
ルには、予め、上位の符号と下位のビット長で表現可能
なすべてのパターンとでできるすべてのアドレスに対し
て同一の復号結果が書き込まれている。例えば、最大符
号長が１６ビットの可変長符号群中の６ビット長の符号
は、入力アドレス１６ビット中の上位６ビットが有効と
なり、下位１０ビットにいかなるパターンがあっても上
位６ビット長の符号に対応する復号結果が得られる。
Claims (4)
- 【請求項１】 メモリ内に可変長符号と復号との対応テ
ーブルを格納し、入力した可変長符号に対応する復号結
果を出力する可変長符号復号器において、 同一アドレスに複数の可変長符号を入力するアドレス選
択手段、選択されたアドレスに入力した複数の可変長符
号に対応した複数の復号結果を上記対応テーブルに格納
する手段、および入力した複数の可変長符号の各々に対
応する復号結果を出力する手段を備え、一度のアドレッ
シングで複数の復号結果を出力できることを特徴とする
可変長符号復号器。 - 【請求項２】 メモリ内に可変長符号と復号との対応テ
ーブルを格納し、入力した可変長符号に対応する復号結
果を出力する可変長符号復号器において、 共通する複数の可変長符号を上記複数個分連続したアド
レスに入力するアドレス選択手段、複数の符号の各々に
対応した復号結果を選択された上記連続した各アドレス
毎に格納する手段、および入力した複数の可変長符号の
各々に対応する復号結果を出力する手段を備え、一度の
アドレッシングとアドレスの加算とによって複数の復号
結果を出力できることを特徴とする可変長符号復号器。 - 【請求項３】 複数の復号結果とともにそれに対応する
複数の可変長符号の合計長を格納する手段を備え、一度
の上記合計長分のパッキング処理で複数の可変長符号の
復号を可能とする請求項１または２記載の可変長符号復
号器。 - 【請求項４】 一度に入力する可変長符号の数を格納す
る手段を備え、任意の数の可変長符号の復号を可能とし
たことを特徴とする請求項３記載の可変長符号復号器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05213593A JP3224050B2 (ja) | 1993-03-12 | 1993-03-12 | 可変長符号復号器、プロセッサ、および可変長符号復号テーブル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05213593A JP3224050B2 (ja) | 1993-03-12 | 1993-03-12 | 可変長符号復号器、プロセッサ、および可変長符号復号テーブル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06268528A true JPH06268528A (ja) | 1994-09-22 |
| JP3224050B2 JP3224050B2 (ja) | 2001-10-29 |
Family
ID=12906433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05213593A Expired - Fee Related JP3224050B2 (ja) | 1993-03-12 | 1993-03-12 | 可変長符号復号器、プロセッサ、および可変長符号復号テーブル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3224050B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158698A (ja) * | 2005-12-05 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 画像復号装置及び画像復号方法 |
-
1993
- 1993-03-12 JP JP05213593A patent/JP3224050B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158698A (ja) * | 2005-12-05 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 画像復号装置及び画像復号方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3224050B2 (ja) | 2001-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5032838A (en) | Variable length code parallel decoding apparatus and method | |
| KR940000901B1 (ko) | 마스크 rom을 구비한 반도체 메모리 장치 | |
| JP2007508653A (ja) | 高速テーブルルックアップ用メモリおよび低消費電力機構 | |
| EP0920136B1 (en) | Huffman code decoding circuit | |
| US4591829A (en) | Run length code decoder | |
| JPS60140981A (ja) | 符号語システムのデジタル符号語を復号する方法および装置 | |
| US4188669A (en) | Decoder for variable-length codes | |
| JP2004516603A (ja) | Ｗｏｍメモリーを備えたデータ処理装置 | |
| US5614900A (en) | Variable word length code decoding apparatus having plural decoding tables for decoding long words | |
| US4167778A (en) | Invalid instruction code detector | |
| JPH06268528A (ja) | 可変長符号復号器 | |
| US5942002A (en) | Method and apparatus for generating a transform | |
| JPH09246990A (ja) | 可変長符号復号化器 | |
| JPH06104769A (ja) | ハフマン符号復号装置 | |
| JPWO2002101935A1 (ja) | 復号化装置、復号化方法、ルックアップテーブルおよび復号化プログラム | |
| EP0487064B1 (en) | Address generating circuit and CD-ROM device using the same | |
| JP2757716B2 (ja) | ハフマン符号復号回路 | |
| JP3229690B2 (ja) | 可変長符号復号器 | |
| JP3252029B2 (ja) | 符号化装置及び符号化方法 | |
| US20040162965A1 (en) | Information processing unit | |
| JPH11163736A (ja) | プロセッサ | |
| JPH0490267A (ja) | 可変長符号の復号回路 | |
| KR20070066936A (ko) | 버스 어드레스 선택 회로 및 버스 어드레스 선택 방법 | |
| JPS5984315A (ja) | メモリ回路 | |
| JP3270665B2 (ja) | 符号化／復号化装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20070824 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080824 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080824 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090824 |
|
| LAPS | Cancellation because of no payment of annual fees |