JPH0377535B2 - - Google Patents
Info
- Publication number
- JPH0377535B2 JPH0377535B2 JP58203995A JP20399583A JPH0377535B2 JP H0377535 B2 JPH0377535 B2 JP H0377535B2 JP 58203995 A JP58203995 A JP 58203995A JP 20399583 A JP20399583 A JP 20399583A JP H0377535 B2 JPH0377535 B2 JP H0377535B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- instruction
- value
- mask data
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010365 information processing Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 1
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は命令処理を行なう情報処理装置に関す
る。
る。
従来技術
まず、本発明が有効となる１例について説明す
る。
る。
従来、浮動小数点形式の数値データを固定小数
点形式に変換する場合には、仮数部の桁移動を行
なつた後に指数部の全ビツトを“０”に置き換え
る操作が必要である。この操作では、第１図に示
すように、レジスタR1に入つている浮動小数点
データの指数部が８ビツトで、仮数部が56ビツト
のデータであれば指数部をオール“０”にするた
めにレジスタR2に左から８個の“０”とそれに
続く56個の“１”のマスクデータを準備する。次
にレジスタR1およびR2の各ビツトの論理積を求
めその結果をレジスタR1に戻すことにより実現
される。
点形式に変換する場合には、仮数部の桁移動を行
なつた後に指数部の全ビツトを“０”に置き換え
る操作が必要である。この操作では、第１図に示
すように、レジスタR1に入つている浮動小数点
データの指数部が８ビツトで、仮数部が56ビツト
のデータであれば指数部をオール“０”にするた
めにレジスタR2に左から８個の“０”とそれに
続く56個の“１”のマスクデータを準備する。次
にレジスタR1およびR2の各ビツトの論理積を求
めその結果をレジスタR1に戻すことにより実現
される。
ここでレジスタR2に上記マスクデータを準備
するために、従来の情報処理装置では、メモリに
上記マスクデータを定数として予め準備しておき
これをレジスタR2にロードするかあるいは即値
命令より1000 0000をレジスタR2にロードする。
次に、これをシフト命令により49ビツト左にシフ
トした後、このレジスタR2の値を減算命令によ
り−１して0000 0000 1111…１なるマスクデータ
を用意している。従つて、いずれの方法にして
も、一命令では指数部の“０”クリアを行えず手
間がかかるという欠点がある。
するために、従来の情報処理装置では、メモリに
上記マスクデータを定数として予め準備しておき
これをレジスタR2にロードするかあるいは即値
命令より1000 0000をレジスタR2にロードする。
次に、これをシフト命令により49ビツト左にシフ
トした後、このレジスタR2の値を減算命令によ
り−１して0000 0000 1111…１なるマスクデータ
を用意している。従つて、いずれの方法にして
も、一命令では指数部の“０”クリアを行えず手
間がかかるという欠点がある。
そこで、上記マスクデータそのものを、論理積
命令のフイールドにより直接指定することが考え
られるが、この方法では命令語が64ビツト分長く
なり、命令の解読ステージに該命令を準備するの
に、32ビツト命令の３倍の時間を要し得策ではな
い。
命令のフイールドにより直接指定することが考え
られるが、この方法では命令語が64ビツト分長く
なり、命令の解読ステージに該命令を準備するの
に、32ビツト命令の３倍の時間を要し得策ではな
い。
従つて、上記論理積命令のオペランドレジスタ
を指定するフイールドで、レジスタ番号R2の替
りにｎ（＝８）を指定し、この値に従つて上記マ
スクパターンを発生し、そのデータとレジスタ
R1との間で論理積を行なうようにすればよい。
を指定するフイールドで、レジスタ番号R2の替
りにｎ（＝８）を指定し、この値に従つて上記マ
スクパターンを発生し、そのデータとレジスタ
R1との間で論理積を行なうようにすればよい。
発明の目的
本発明の目的は、マスク操作を１命令で実現
し、上述の欠点を解決するようにした情報処理装
置を提供することにある。
し、上述の欠点を解決するようにした情報処理装
置を提供することにある。
発明の構成
本発明による情報処理装置は命令語内の所定の
フイールドの値ｎに従つて、左からｎの個の
“１”とｍ−ｎ個の“０”からなるマスクデータ
あるいは左からｎ個の“０”とｍ−ｎ個の“１”
からなるマスクデータを発生する手段と該発生し
たマスクデータと、該命令語の他のフイールドに
より指定されたｍビツトのオペランドとを揃えて
演算器に入力する手段とを含む。
フイールドの値ｎに従つて、左からｎの個の
“１”とｍ−ｎ個の“０”からなるマスクデータ
あるいは左からｎ個の“０”とｍ−ｎ個の“１”
からなるマスクデータを発生する手段と該発生し
たマスクデータと、該命令語の他のフイールドに
より指定されたｍビツトのオペランドとを揃えて
演算器に入力する手段とを含む。
発明の実施例
次に本発明の一実施例について図面を参照して
詳細に説明する。第３図を参照すると、本発明の
一実施例は、記憶装置１、この記憶装置１から読
み出した命令語を一時記憶する命令バツフア２、
この命令バツフア２から一命令ずつ取り出された
命令語を保持する命令レジスタ３、レジスタバン
ク４、このレジスタバンク４から取り出したオペ
ランド等を一時保持するオペランドレジスタ８お
よび９、命令語の指定に従つてマスクデータを発
生するマスクデータ発生回路５、切替回路６およ
び７、レジスタ１０および演算ユニツト１１から
構成されている。
詳細に説明する。第３図を参照すると、本発明の
一実施例は、記憶装置１、この記憶装置１から読
み出した命令語を一時記憶する命令バツフア２、
この命令バツフア２から一命令ずつ取り出された
命令語を保持する命令レジスタ３、レジスタバン
ク４、このレジスタバンク４から取り出したオペ
ランド等を一時保持するオペランドレジスタ８お
よび９、命令語の指定に従つてマスクデータを発
生するマスクデータ発生回路５、切替回路６およ
び７、レジスタ１０および演算ユニツト１１から
構成されている。
この実施例においては基本的な命令語の長さ
は、４バイトでオペランド長は８バイトである。
は、４バイトでオペランド長は８バイトである。
従つて、命令レジスタ３は４バイトでレジスタ
バンクの容量は８バイド×128ワードで、オペラ
ンドレジスタ８および９はそれぞれ８バイトであ
る。
バンクの容量は８バイド×128ワードで、オペラ
ンドレジスタ８および９はそれぞれ８バイトであ
る。
第２図は命令語の形式を示し、命令語はオペレ
ーシヨンコードフイールド、演算結果を格納する
レジスタを指定するR1フイールド、第１オペラ
ンドを指定するR2フイールド、第２オペランド
を指定するR3フイールド、第１オペランドとし
て、R2フイールドで示されるレジスタの値を使
用するかあるいはR2フイールドで示される値を
即値として使用するか指示するC2ビツト、第２
オペランドとしてR3フイールドで示されるレジ
スタの値を使用するかまたはｋ、ｎに従つてマス
クデータを発生しこれを第２オペランドとするか
を指示するC3ビツトから構成されている。
ーシヨンコードフイールド、演算結果を格納する
レジスタを指定するR1フイールド、第１オペラ
ンドを指定するR2フイールド、第２オペランド
を指定するR3フイールド、第１オペランドとし
て、R2フイールドで示されるレジスタの値を使
用するかあるいはR2フイールドで示される値を
即値として使用するか指示するC2ビツト、第２
オペランドとしてR3フイールドで示されるレジ
スタの値を使用するかまたはｋ、ｎに従つてマス
クデータを発生しこれを第２オペランドとするか
を指示するC3ビツトから構成されている。
ここでｋ、ｎはそれぞれ１ビツト、６ビツトで
ｋ＝“１”であれば左からｎ個の“１”とそれに
続く（64−ｎ）個の“０”からなるマスクデータ
を意味し、ｋ＝“０”であれば左からｎ個の“０”
とそれに続く（64−ｎ）個の“１”からなるマス
クデータを意味する。次に第３図を参照してこの
一実施例である情報処理装置の動作を説明する。
命令バツフア２から命令語を取り出し命令レジス
タ３にセツトすると、命令レジスタ３内のR2お
よびR3フイールドの値がレジスタバンク４の読
出しアドレスに与えられており、該アドレスによ
り読み出されたレジスタの値が切替回路６および
７に与えられる。
ｋ＝“１”であれば左からｎ個の“１”とそれに
続く（64−ｎ）個の“０”からなるマスクデータ
を意味し、ｋ＝“０”であれば左からｎ個の“０”
とそれに続く（64−ｎ）個の“１”からなるマス
クデータを意味する。次に第３図を参照してこの
一実施例である情報処理装置の動作を説明する。
命令バツフア２から命令語を取り出し命令レジス
タ３にセツトすると、命令レジスタ３内のR2お
よびR3フイールドの値がレジスタバンク４の読
出しアドレスに与えられており、該アドレスによ
り読み出されたレジスタの値が切替回路６および
７に与えられる。
切替回路６は、命令レジスタ３内のC2ビツト
が“０”であればレジスタバンクからの値を選択
し、C2ビツトが“１”であれば命令レジスタ３
内のR2フイールドの値を選択する。
が“０”であればレジスタバンクからの値を選択
し、C2ビツトが“１”であれば命令レジスタ３
内のR2フイールドの値を選択する。
切替回路７は、命令レジスタ３内のC3ビツト
が“０”であればレジスタバンクからの値を選択
し、C3ビツトが“１”であればマスクデータ発
生回路５で発生された値を選択する。
が“０”であればレジスタバンクからの値を選択
し、C3ビツトが“１”であればマスクデータ発
生回路５で発生された値を選択する。
切替回路６，７および命令レジスタ３内のオペ
レーシヨンコードとR1フイールドの値は、レジ
スタ８，９および１０にそれぞれ格納され、演算
ユニツト１１に同時に送出される。演算結果はラ
イン３４を介してレジスタバンク４の所定のアド
レスに書き込まれる。
レーシヨンコードとR1フイールドの値は、レジ
スタ８，９および１０にそれぞれ格納され、演算
ユニツト１１に同時に送出される。演算結果はラ
イン３４を介してレジスタバンク４の所定のアド
レスに書き込まれる。
なお、命令レジスタ３内のR3フイールドの値
は、マスクデータ発生回路５に入力され、ここで
ｋ、ｎの値に従つて前記のマスクデータが発生さ
れる。
は、マスクデータ発生回路５に入力され、ここで
ｋ、ｎの値に従つて前記のマスクデータが発生さ
れる。
次にマスクデータ発生回路５の詳細を第４図を
参照して説明する。
参照して説明する。
前記マスクデータ発生回路５は３個のデコーダ
１２，１３および１４、８個の選択回路１５，１
６…１７および８個の切替回路１８，１９…，２
０から構成されている。デコーダ１２および１４
は３ビツトの入力を８ビツトの出力に変換する。
その詳細は第５図に示すように入力の値がn1で
あれば出力の第０ビツトからn1−１ビツトまで
が“１”となるデコード回路である。デコーダ３
も３ビツトの入力と８ビツトと出力を持つが、こ
れは入力の値がn1であれば出力の第n1ビツトの
みが“１”となる通常のデコード回路である。
１２，１３および１４、８個の選択回路１５，１
６…１７および８個の切替回路１８，１９…，２
０から構成されている。デコーダ１２および１４
は３ビツトの入力を８ビツトの出力に変換する。
その詳細は第５図に示すように入力の値がn1で
あれば出力の第０ビツトからn1−１ビツトまで
が“１”となるデコード回路である。デコーダ３
も３ビツトの入力と８ビツトと出力を持つが、こ
れは入力の値がn1であれば出力の第n1ビツトの
みが“１”となる通常のデコード回路である。
選択回路１５，１６…１７はそれぞれ８ビツト
と選択回路でデコーダ１２からの選択信号が
“１”であれば８ビツトの出力を全て“１”とし、
デコーダ１３からの選択信号が“１”であれば８
ビツトの出力としてデコード１４からの値を選択
する。デコーダ１２および１３からの選択信号が
共に“０”であれば出力は８ビツト全て“０”と
なる。
と選択回路でデコーダ１２からの選択信号が
“１”であれば８ビツトの出力を全て“１”とし、
デコーダ１３からの選択信号が“１”であれば８
ビツトの出力としてデコード１４からの値を選択
する。デコーダ１２および１３からの選択信号が
共に“０”であれば出力は８ビツト全て“０”と
なる。
切替回路１８，１９…，２０もそれぞれが８ビ
ツトで、ｋ＝“０”であれば選択回路からの値を
反転して出力する。
ツトで、ｋ＝“０”であれば選択回路からの値を
反転して出力する。
例えばｋ＝０、ｎ＝001011の場合は、デコーダ
１２の第０ビツト出力が“１”になりデコーダ１
３の第１ビツト出力が“１”になる。またデコー
ド１４の出力は11100000となる。
１２の第０ビツト出力が“１”になりデコーダ１
３の第１ビツト出力が“１”になる。またデコー
ド１４の出力は11100000となる。
従つて選択回路１５，１６，…，１７の出力は
それぞれ11111111，11100000，00000000，…，
00000000となりこれが切替回路１８，１９，…２
０で反転され、 00000000，00011111，11111111，…，1111
1111となり左から11個の“０”なるマスクデータ
を出力する。
それぞれ11111111，11100000，00000000，…，
00000000となりこれが切替回路１８，１９，…２
０で反転され、 00000000，00011111，11111111，…，1111
1111となり左から11個の“０”なるマスクデータ
を出力する。
本実施例においては命令語内のｎの値により、
左からｎ個の“１”とそれに続く（64−ｎ）個の
“０”若しくは左からｎ個の“０”とそれに続く
（64−ｎ）個の“１”からなるマスクデータが発
生されている。しかし、本発明はこれに限定され
ず命令語でR1、ｎおよびｐを指定して、左から
ｎ個の“１”ｐ個の“０”、（64−ｎ−ｐ）個の
“１”からなるマスクデータもしくはこの反転デ
ータを発生し、該データとR1フイールドに指定
される値、すなわちレジスタR1の値あるいはメ
モリ上にありレジスタR1の値が指定するアドレ
ス上のオペランドとを演算し、演算結果をR1フ
イールドで指定されるレジスタまたはアドレスに
格納する命令を使用してもよい。
左からｎ個の“１”とそれに続く（64−ｎ）個の
“０”若しくは左からｎ個の“０”とそれに続く
（64−ｎ）個の“１”からなるマスクデータが発
生されている。しかし、本発明はこれに限定され
ず命令語でR1、ｎおよびｐを指定して、左から
ｎ個の“１”ｐ個の“０”、（64−ｎ−ｐ）個の
“１”からなるマスクデータもしくはこの反転デ
ータを発生し、該データとR1フイールドに指定
される値、すなわちレジスタR1の値あるいはメ
モリ上にありレジスタR1の値が指定するアドレ
ス上のオペランドとを演算し、演算結果をR1フ
イールドで指定されるレジスタまたはアドレスに
格納する命令を使用してもよい。
本発明による情報処理装置には、命令語内のフ
イールドと値ｎに従いマスクデータを発生しこれ
を演算のオペランドとする機能を有し、これによ
り、予めマスクパターンの解つているマスク操作
を１命令に実現し、上記マスク操作のプロクラミ
ングを簡単にするとともにマスク操作の処理を迅
速に行なうことができるという効果がある。
イールドと値ｎに従いマスクデータを発生しこれ
を演算のオペランドとする機能を有し、これによ
り、予めマスクパターンの解つているマスク操作
を１命令に実現し、上記マスク操作のプロクラミ
ングを簡単にするとともにマスク操作の処理を迅
速に行なうことができるという効果がある。
第１図は、本発明に関連するマスク操作を示す
図、第２図は本発明による情報処理装置が扱う命
令語の形式を示す図、第３図は本発明の一実施例
を示す図、第４図は第３図内のマスクデータ発生
回路５の詳細な構成を示す図、および第５図は第
４図内のデコーダ１２および１３の真理値状態を
示す図である。 第３図および第４図において、１……記憶装
置、２……命令バツフア、３……命令レジスタ、
４……レジスタバンク、５……マスクデータ発生
回路、６，７……切替回路、８，９，１０……レ
ジスタ、１１……演算ユニツト、１２，１３，１
４……デコーダ、１５，１６，１７……選択回
路、１８，１９，２０……切替回路。
図、第２図は本発明による情報処理装置が扱う命
令語の形式を示す図、第３図は本発明の一実施例
を示す図、第４図は第３図内のマスクデータ発生
回路５の詳細な構成を示す図、および第５図は第
４図内のデコーダ１２および１３の真理値状態を
示す図である。 第３図および第４図において、１……記憶装
置、２……命令バツフア、３……命令レジスタ、
４……レジスタバンク、５……マスクデータ発生
回路、６，７……切替回路、８，９，１０……レ
ジスタ、１１……演算ユニツト、１２，１３，１
４……デコーダ、１５，１６，１７……選択回
路、１８，１９，２０……切替回路。
Claims (1)
- １ 命令語内の所定のフイールドの値、ｎ（ｎ≧
０、整数）に従つて左からｎ個の“１”とそれに
続く（ｍ−ｎ）個の“０”からなるマスクデータ
および左からｎ個の“０”とそれに続く（ｍ−
ｎ）個の“１”からなるマスクデータの少なくと
も一方を発生する発生手段と、この発生手段で発
生されたマスクデータと該命令語内の他のフイー
ルドが指定するオペランドデータとの演算を行な
う演算手段とを含むことを特徴とする情報処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58203995A JPS60110034A (ja) | 1983-10-31 | 1983-10-31 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58203995A JPS60110034A (ja) | 1983-10-31 | 1983-10-31 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60110034A JPS60110034A (ja) | 1985-06-15 |
| JPH0377535B2 true JPH0377535B2 (ja) | 1991-12-10 |
Family
ID=16483028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58203995A Granted JPS60110034A (ja) | 1983-10-31 | 1983-10-31 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60110034A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5350629A (en) * | 1976-10-18 | 1978-05-09 | Burroughs Corp | High speed shift network |
-
1983
- 1983-10-31 JP JP58203995A patent/JPS60110034A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5350629A (en) * | 1976-10-18 | 1978-05-09 | Burroughs Corp | High speed shift network |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60110034A (ja) | 1985-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100241049B1 (ko) | 벡터프로세서를 위한 요소선택 메카니즘 | |
| JPS61122747A (ja) | デ−タ処理装置 | |
| JP2682264B2 (ja) | プログラムカウンタ装置 | |
| US20040021591A1 (en) | Processor, encoder, decoder, and electronic apparatus | |
| JP2549601B2 (ja) | レジスタ制御回路 | |
| EP0180157B1 (en) | Information processing unit | |
| US20050256996A1 (en) | Register read circuit using the remainders of modulo of a register number by the number of register sub-banks | |
| KR940009819A (ko) | 데이타 처리 시스템의 오프셋 값 계산 회로 및 방법 | |
| EP0936537B1 (en) | Cyclic redundancy check in a computer system | |
| JPH0377535B2 (ja) | ||
| JP3252029B2 (ja) | 符号化装置及び符号化方法 | |
| JP3454393B2 (ja) | データ処理装置 | |
| KR960016401B1 (ko) | 레지스터 페이지 포인터를 이용한 레지스터 페이지간의 페이지 선택회로 | |
| JPH1063500A (ja) | 信号処理装置 | |
| JPS62259140A (ja) | アドレス生成回路 | |
| JP2661150B2 (ja) | データ転送装置 | |
| SU682890A1 (ru) | Процессор св зи | |
| JP3224050B2 (ja) | 可変長符号復号器、プロセッサ、および可変長符号復号テーブル | |
| JPH0427754B2 (ja) | ||
| JPS62236054A (ja) | 半導体記憶装置 | |
| KR100207651B1 (ko) | 메모리 엑세스 장치 | |
| JP2001229678A (ja) | 半導体記憶装置 | |
| JPH08272605A (ja) | アドレス分岐回路、マイクロコンピュータ及びそのアドレス分岐方法 | |
| JPS59180632A (ja) | 演算装置 | |
| JPH02228733A (ja) | 情報処理装置 |