JPH08272605A - アドレス分岐回路、マイクロコンピュータ及びそのアドレス分岐方法 - Google Patents

Abstract

(57)【要約】 【目的】 専用のアドレス算出回路を用いることなく、
また処理効率も落とさずに相対ジャンプの機能を可能に
するアドレス分岐回路を提供する。 【構成】 次に実行する命令のアドレスを指定するプロ
グラムカウンタを有し、該マイクロコンピュータの処理
するデータ幅の前記プログラムカウンタの下位側データ
を演算回路の一方の入力に接続し、その演算回路の他方
の入力には通常の処理データを接続したアドレス分岐回
路であって、前記演算回路により前記下位側データと前
記通常の処理データとの和を演算し、その演算結果を前
記プログラムカウンタの前記下位側データとして設定
し、前記演算回路が前記演算により桁上がり信号を発生
したときには、その桁仕上がり信号により、前記プログ
ラムカウンタの下位側データ以外の上位側データに対し
て１回カウントアリップを行い、そのプログラムカウン
タの上位側及び下位側データを新たな次のアドレスとす
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、主にマイクロコンピュ
ータにおいて処理されたデータによりアドレス分岐を行
うアドレス分岐回路、アドレス分岐命令の実行により処
理データによるアドレスの分岐を行うマイクロコンピュ
ータ、及びそのアドレス分岐方法に関する。

【０００２】

【従来の技術】従来、この種の分野の技術としては例え
ば図４に示すようなものがあった。

【０００３】図４は、従来の４ビットマイクロコンピュ
ータにおけるアドレス分岐回路の構成図である。

【０００４】このアドレス分岐回路は、４ビットマイク
ロコンピュータ内のデータバス１０１に接続された汎用
レジスタＡ（アキュームレータ）１０２と、プログラム
カウンタ１０３とで構成されている。ここで、プログラ
ムカウンタ１０３は、次に実行する命令のアドレスを保
持するもので、当該マイクロコンピュータの処理データ
幅である４ビットの下位側データ１０３ａと、１２ビッ
トの上位側データ１０３ｂとからなる。

【０００５】図５は、図４の回路を使用したときのプロ
グラム処理方法を示す概念図である。

【０００６】図５において、アドレス分岐命令「ＪＲ
Ａ」を実行するときは、図４における汎用レジスタ１０
２の内容がプログラムカウンタ１０３の下位４ビットの
データ１０３ａにそのまま設定される。この時、プログ
ラムカウンタ１０３の上位１２ビットのデータ１０３ｂ
は何も変化がないので、正確なアドレス分岐を行うため
にアドレス分岐命令は図５に示すアドレス「１２３Ｆ
ｈ」で実行する必要がある。

【０００７】このために、アドレス分岐命令を実行する
前に、ジャンプ命令により前記アドレス「１２３Ｆｈ」
にジャンプし、その後にレジスタ１０２の内容により各
アドレス「１２４０ｈ」，「１２４１ｈ」「１２４２
ｈ」，「１２４３ｈ」，「１２４４ｈ」に分岐し、処理
１〜処理５を実行する。

【０００８】このように、マイクロコンピュータの処理
データによるアドレスの分岐命令は、プログラムカウン
タの下位ビットを処理データによる書き換えにより行う
ため、アドレス分岐命令を実行する前に分岐を行うデー
タに合わせてある特定のアドレスにジャンプを行わなけ
ればならない。このため、プログラム作成者は常に実ア
ドレスを意識しなければらならず、アドレス分岐命令を
相対ジャンプ命令として使用することができない。

【０００９】ここで、相対ジャンプとは、ジャンプ命令
の実行アドレスを基準として、そこから離れたオフセッ
トアドレスによりジャンプを実施するもので、プログラ
ムに変更があってもジャンプ先のアドレスを示すジャン
プ命令の実行アドレスと飛び先アドレスとの差の値は変
化しない。

【００１０】このような相対ジャンプを可能にするもの
として、例えば図６に示すようなものがある。

【００１１】図６は、アドレス算出回路を用いた従来の
マイクロコンピュータの概略構成を示すブロック図であ
る。

【００１２】データバス２０１には、レジスタ部２０
２、ＲＡＭ２０３及びプログラムカウンタ２０４が接続
され、レジスタ部２０２の内の、ある特定レジスタの値
と、プログラムカウンタ２０４、レジスタ部２０２また
はＲＡＭ２０３からのオフセットアドレスの値とがアド
レス算出回路２０５で演算されることでアドレスデータ
が完成される。そして、完成されたアドレスデータで指
定される命令がＲＯＭ２０６から読み出され、命令デコ
ーダ２０７で解読される。なお、図中２０９はＡＬＵ２
０８の演算結果用のフラグであり、２１０は周辺回路で
ある。

【００１３】上記のアドレス算出回路２０５を使用した
マイクロコンピュータでは、特にＡＬＵを使用せずアド
レスが算出できるので高速に処理することができるとい
う利点がある。

【００１４】

【発明が解決しようとする課題】しかしながら、上記従
来のマイクロコンピュータでは次のような問題があっ
た。

【００１５】（１）図４に示すアドレス分岐回路では、
上述したように、アドレス分岐命令は、同図に示す例か
らアドレス「１２３Ｆｈ」で実行されなければならな
い。そのためにアドレス分岐命令を実行する前に必ずジ
ャンプ命令によりプログラムカウンタ１０３の下位４ビ
ットのデータ１０３ａを「Ｆｈ」にする必要があった。
これでは、プログラム作成者はアドレス分岐命令を実行
する度にその実行アドレスを意識しなければならなず、
アドレス分岐命令を相対ジャンプ命令として使用するこ
とはできない。

【００１６】（２）相対ジャンプが可能なマイクロコン
ピュータとして図６に示すものがあるが、プログラムカ
ウンタにアドレス算出専用の演算回路（アドレス算出回
路２０５）を使用すると、チップ上の回路規模が大きく
なり、コスト高になる。

【００１７】（３）相対ジャンプが可能なその他のマイ
クロコンピュータにおいても、演算回路とその処理する
データのビット数とがプログラムカウンタのビット数よ
り少ないために、プログラムカウンタのビット数分の演
算を繰り返さなければならず、相対ジャンプにおける処
理が遅くなる。

【００１８】本発明は、上述の如き従来の問題点を解決
するためになされたもので、その目的は、専用のアドレ
ス算出回路を用いることなく僅かな回路の追加により相
対ジャンプの機能を可能にするアドレス分岐回路及びマ
イクロコンピュータを提供することである。またその他
の目的は、アドレスを算出する上での演算を繰り返す必
要をなくして処理効率を低下させずに相対ジャンプの機
能を実現するアドレス分岐回路及びマイクロコンピュー
タを提供することである。さらに、その他の目的は、簡
単な方法で処理効率を低下させずに相対ジャンプの機能
を可能するマイクロコンピュータのアドレス分岐方法を
提供することである。

【００１９】

【課題を解決するための手段】上記目的を達成するため
に、第１の発明のアドレス分岐回路の特徴は、アドレス
データを保持するデータ保持回路と、前記アドレスデー
タの下位側データと所定の処理データとの演算を行う演
算回路とを備え、前記演算回路の演算結果を前記アドレ
スデータの下位側データとして設定し、前記演算回路の
演算により桁仕上がり信号が発生したときには、その桁
仕上がり信号により、前記演算回路によって設定された
前記アドレスデータの下位側データ以外の上位側データ
に対して１回カウントアップを行い、そのアドレスデー
タの上位側及び下位側データを新たな次のアドレスデー
タとしたことにある。

【００２０】第２の発明のマイクロコンピュータの特徴
は、次に実行する命令のアドレスを指定するプログラム
カウンタと、前記プログラムカウンタの指示するアドレ
スに対応した命令を読み出すＲＯＭと、前記ＲＯＭから
読み出された命令に応じた各種演算を行う演算回路とを
備えたマイクロコンピュータにおいて、前記プログラム
カウンタの下位側データを前記演算回路の一方の入力に
接続すると共に、その演算回路の他方の入力には通常の
処理データを接続し、アドレス分岐命令の実行時に、前
記演算回路により前記下位側データと前記通常の処理デ
ータとの和を演算し、その演算結果を前記プログラムカ
ウンタの前記下位側データとして設定し、前記演算回路
が前記演算により桁上がり信号を発生したときには、そ
の桁仕上がり信号により、前記演算回路によって設定さ
れた前記プログラムカウンタの下位側データ以外の上位
側データに対して１回カウントアップを行い、そのプロ
グラムカウンタの上位側及び下位側データを新たな次の
アドレスとしたことにある。

【００２１】

【作用】上述の如き構成の第１乃至第２の発明によれ
ば、例えばマイクロコンピュータのプログラムカウンタ
の下位側データと処理データとを演算回路で演算し、そ
の演算結果を新たなプログラムカウンタのデータとして
使用する。そのときの演算回路の演算結果から桁上がり
（キャリー）が発生したときには、そのキャリーデータ
によりプログラムカウンタの、前記演算回路からのデー
タにより更新された下位側データ以外の上位側データに
対して、１回カウントアップを実行する。これにより、
プログラム作成者は、実アドレスを意識せずプログラム
を作成することができ、さらにプログラムカウンタに専
用のアドレス算出回路を使用することなく相対ジャンプ
機能を実現することができる。

【００２２】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は、本発明を実施したマイクロコンピュータ
の概略の構成を示すブロック図である。

【００２３】このマイクロコンピュータは、データバス
１を有し、このデータバス１にはレジスタ部２及びＲＡ
Ｍ３が接続されている。レジスタ部２は、Ａレジスタ
（アキュームレータ）、Ｂレジスタ、Ｃレジスタ、Ｄレ
ジスタ、Ｅレジスタなどの汎用ワーキングレジスタや、
Ｗレジスタ、Ｚレジスタなどの一時レジスタ、さらにイ
ンクリメンタ／デクリメンタとアドレスラッチやレジス
タ選択及びマルチプレクサなどからなっている。ＲＡＭ
３は、命令を実行する際に各種データの書き込み／読出
しを行う機能を有し、これらレジスタ部２及びＲＡＭ３
は、データバス１を通してプログラムカウンタ４に接続
されている。

【００２４】このプログラムカウンタ４は、次に実行す
る命令のアドレスを指定するもので、このプログラムカ
ウンタ４に保持されるアドレスデータは、当該マイクロ
コンピュータの処理するデータ幅である４ビットの下位
側データと、後述するＡＬＵ７で発生したキャリーデー
タＣａによりインクリメントされる１２ビットの上位側
データとからなる。

【００２５】プログラムカウンタ４の出力側には、命令
が格納されたＲＯＭ５が接続され、ＲＯＭ５の出力側が
データバス１と命令デコーダ６に接続されている。命令
デコーダ６は、プログラムカウンタ４で指定されたアド
レスの命令を解読する機能を有し、当該マイクロコンピ
ュータの制御部の一部を構成する。

【００２６】また、データバス１に接続されたＡＬＵ７
は、算術演算及び論理演算を行うユニットであり、その
演算結果はデータバス１を通ってレジスタ部２やＲＡＭ
３へ送り出され、演算結果の状態はフラグ８に示され
る。

【００２７】さらに、データバス１には、周辺回路９が
接続されている。周辺回路９は、マイクロコンピュータ
に対して情報を入出力するためのＩ／Ｏ機器や、主メモ
リであるＲＡＭ３の記憶容量の不足を補う補助記憶装置
からなる。

【００２８】図２は、上記図１のマイクロコンピュータ
における本発明の特徴部分を示すアドレス分岐回路の構
成図である。

【００２９】このアドレス分岐回路は、プログラムカウ
ンタ４の下位側データ４ａをＡＬＵ７の一方の入力側に
接続し、そのＡＬＵ７の他方の入力には、通常の処理デ
ータ（オフセット・アドレスの値）を保持するアキュー
ムレータ２ａが接続されたデータバス１に接続して構成
されている。

【００３０】次に、図３を用いて本実施例のアドレス分
岐回路の動作を説明する。なお、図３は図１の回路のプ
ログラムの処理方法を示す概念図である。

【００３１】図３に示すように、アドレス分岐命令「Ｊ
Ｒ Ａ」を実行すると、図２に示したアキュームータ２
ａの内容がＡＬＵ７の一方の入力に、またプログラムカ
ウンタ４の下位４ビットのデータ４ａもＡＬＵ７の他方
の入力にそれぞれ設定される。そして、ＡＬＵ７は、そ
れぞれのデータの加算を実行し、その結果をプログラム
カウンタ４の下位４ビットのデータ４ａとして設定す
る。

【００３２】このとき、ＡＬＵ７の演算結果に桁上がり
（キャリー）が発生したときには、そのキャリー信号Ｃ
ａによりプログラムカウンタ４の上位１２ビットのデー
タ４ｂを１回カウントアップしする。こうして得られた
下位４ビットのデータ４ａと上位１２ビットのデータ４
ｂとを新たな次の実行アドレスとする。

【００３３】これによって、アドレス分岐命令「ＪＲ
Ａ」の実行により、特定のアドレスにジャンプを行うこ
となく、アキュームレータ２ａの内容によりアドレス分
岐が行われ、処理１〜処理５が実行される。

【００３４】このように本実施例では、従来回路のよう
に、特定のアドレスにジャンプを行うことなくアドレス
分岐が行われるので、アドレス分岐命令の実行時にプロ
グラム作成者がそのアドレスを意識することなくプログ
ラミングができ、さらにプログラムカウンタに専用のア
ドレス算出回路を使用することなくアドレス分岐命令を
相対ジャンプ命令として使用することができる。

【００３５】

【発明の効果】以上詳細に説明したように、第１乃至第
３の発明によれば、プログラムカウンタ作成者は、実ア
ドレスを意識せずプログラムを作成することができ、ア
ドレス分岐命令を相対ジャンプ命令として使用すること
が可能となる。さらにプログラムカウンタに専用のアド
レス算出回路を使用することなく、最小限の回路追加で
相対ジャンプ機能を実現することができるので、低コス
ト化が可能となる。

【００３６】さらに、従来のようにアドレスを算出する
上での演算を繰り返すことがないため、処理効率を低下
させずに相対ジャンプ機能を実現することができる。

【００３７】また、第４の発明によれば、上記第１乃至
第３の発明と同様の効果を簡単なアドレス分岐方法によ
り得ることができる。

【図面の簡単な説明】

【図１】本発明を実施したマイクロコンピュータの概略
の構成を示すブロック図である。

【図２】図１のマイクロコンピュータにおける本発明の
特徴部分を示すアドレス分岐回路の構成図である。

【図３】図１の回路のプログラムの処理方法を示す概念
図である。

【図４】従来の４ビットマイクロコンピュータにおける
アドレス分岐回路の構成図である。

【図５】図４の回路を使用したときのプログラム処理方
法を示す概念図である。

【図６】アドレス算出回路を用いた従来のマイクロコン
ピュータの概略構成図である。

【符号の説明】

１ データバス ２ レジスタ部 ３ ＲＡＭ ４ プログラムカウンタ ５ ＲＯＭ ６ 命令デコーダ ７ ＡＬＵ ８ フラグ Ｃａ キャリーデータ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 アドレスデータを保持するデータ保持回
   路と、 前記アドレスデータの下位側データと所定の処理データ
   との演算を行う演算回路とを備え、 前記演算回路の演算結果を前記アドレスデータの下位側
   データとして設定し、前記演算回路の演算により桁仕上
   がり信号が発生したときには、その桁仕上がり信号によ
   り、前記演算回路によって設定された前記アドレスデー
   タの下位側データ以外の上位側データに対して１回カウ
   ントアップを行い、 そのアドレスデータの上位側及び下位側データを新たな
   次のアドレスデータとしたことを特徴とするアドレス分
   岐回路。
2. 【請求項２】 次に実行する命令のアドレスを指定する
   プログラムカウンタと、前記プログラムカウンタの指示
   するアドレスに対応した命令を読み出すＲＯＭと、前記
   ＲＯＭから読み出された命令に応じた各種演算を行う演
   算回路とを備えたマイクロコンピュータにおいて、 前記プログラムカウンタの下位側データを前記演算回路
   の一方の入力に接続すると共に、その演算回路の他方の
   入力には通常の処理データを接続し、 アドレス分岐命令の実行時に、 前記演算回路により前記下位側データと前記通常の処理
   データとの和を演算し、その演算結果を前記プログラム
   カウンタの前記下位側データとして設定し、前記演算回
   路が前記演算により桁上がり信号を発生したときには、
   その桁仕上がり信号により、前記演算回路によって設定
   された前記プログラムカウンタの下位側データ以外の上
   位側データに対して１回カウントアップを行い、 そのプログラムカウンタの上位側及び下位側データを新
   たな次のアドレスとしたことを特徴とするマイクロコン
   ピュータ。