JP3454393B2 - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JP3454393B2 JP3454393B2 JP11276795A JP11276795A JP3454393B2 JP 3454393 B2 JP3454393 B2 JP 3454393B2 JP 11276795 A JP11276795 A JP 11276795A JP 11276795 A JP11276795 A JP 11276795A JP 3454393 B2 JP3454393 B2 JP 3454393B2
- Authority
- JP
- Japan
- Prior art keywords
- condition
- instruction
- information
- data processing
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、条件付き演算命令をサ
ポートするデータ処理装置に関し、特に、条件付き演算
命令の分岐条件指定フィールドに必要なビット数を低減
することによって、命令の種類やオペランドの自由度の
制限による性能低下および命令コード長の増大によるプ
ログラムを格納するメモリ容量の増加を抑えることが可
能なデータ処理装置に関する。
ポートするデータ処理装置に関し、特に、条件付き演算
命令の分岐条件指定フィールドに必要なビット数を低減
することによって、命令の種類やオペランドの自由度の
制限による性能低下および命令コード長の増大によるプ
ログラムを格納するメモリ容量の増加を抑えることが可
能なデータ処理装置に関する。
【０００２】
【従来の技術】近年の高度に発展した情報処理社会にお
いては様々な分野でディジタル信号処理が行われてお
り、そのためのハードウエアとして、通常マイクロプロ
セッサやディジタルシグナルプロセッサ（ＤＳＰ）と呼
ばれるシステムＬＳＩが使われている。これらのシステ
ムＬＳＩは、様々な用途に適用させるために、汎用の命
令セットを備えているのが普通である。様々な用途のう
ちには、一連の固定した命令の順序に従って実行するだ
けでよい単純な処理もあるが、成立する条件によって実
行すべき処理内容が異なってくるのが一般的である。そ
の場合には、まず所定の条件が成立するか否かを判定
し、その判定結果によって処理すべき命令を選択する必
要がある。そのため従来の一般的なシステムＬＳＩは条
件分岐命令を備えている。図１５に条件分岐命令による
分岐処理のフローチャート例を示す。
いては様々な分野でディジタル信号処理が行われてお
り、そのためのハードウエアとして、通常マイクロプロ
セッサやディジタルシグナルプロセッサ（ＤＳＰ）と呼
ばれるシステムＬＳＩが使われている。これらのシステ
ムＬＳＩは、様々な用途に適用させるために、汎用の命
令セットを備えているのが普通である。様々な用途のう
ちには、一連の固定した命令の順序に従って実行するだ
けでよい単純な処理もあるが、成立する条件によって実
行すべき処理内容が異なってくるのが一般的である。そ
の場合には、まず所定の条件が成立するか否かを判定
し、その判定結果によって処理すべき命令を選択する必
要がある。そのため従来の一般的なシステムＬＳＩは条
件分岐命令を備えている。図１５に条件分岐命令による
分岐処理のフローチャート例を示す。
【０００３】図１５では、まず、ステップ１５０で所定
の算術演算１を実行し、次にステップ１５１で前ステッ
プ１５０による演算結果が正の数（０を含む）か否かを
判定する。その判定結果、負の数であった場合（NO）に
は直接ステップ１５３に移り動作３を実行するが、ステ
ップ１５１による判定結果が正の数（０を含む）の場合
（YES）にはステップ１５２で動作２を実行した後、ス
テップ１５３に移る。すなわち、図１５の処理例ではス
テップ１５０での実行結果によって以降の処理手順が異
なっている。この処理をアセンブラ的なニモニックで表
現したプログラム例を図１６に示す。
の算術演算１を実行し、次にステップ１５１で前ステッ
プ１５０による演算結果が正の数（０を含む）か否かを
判定する。その判定結果、負の数であった場合（NO）に
は直接ステップ１５３に移り動作３を実行するが、ステ
ップ１５１による判定結果が正の数（０を含む）の場合
（YES）にはステップ１５２で動作２を実行した後、ス
テップ１５３に移る。すなわち、図１５の処理例ではス
テップ１５０での実行結果によって以降の処理手順が異
なっている。この処理をアセンブラ的なニモニックで表
現したプログラム例を図１６に示す。
【０００４】通常のシステムＬＳＩでは、図１５のよう
な条件によって処理手順が異なる処理を実現するため
に、条件分岐命令を用いる。すなわち、図１６に示すよ
うに１行目の算術演算命令inst.1を実行することによ
り、その演算結果を求める（図１５のステップ１５０に
相当）。この時、通常のシステムＬＳＩでは同時にその
演算結果の性質を表すいくつかのコードを生成する。こ
れは通常にコンディション・コードと呼ばれており、例
えば、桁上がりや桁借りが生じたことを示すフラグ（キ
ャリー），結果が正か負かを示すフラグ（ネガティ
ブ），結果がプロセッサが表現できるデータの範囲を超
えたことを示すフラグ（オーバフロー），結果がゼロか
どうかを示すフラグ（ゼロ）などがその代表なコンディ
ション・コードのフラグ例である。
な条件によって処理手順が異なる処理を実現するため
に、条件分岐命令を用いる。すなわち、図１６に示すよ
うに１行目の算術演算命令inst.1を実行することによ
り、その演算結果を求める（図１５のステップ１５０に
相当）。この時、通常のシステムＬＳＩでは同時にその
演算結果の性質を表すいくつかのコードを生成する。こ
れは通常にコンディション・コードと呼ばれており、例
えば、桁上がりや桁借りが生じたことを示すフラグ（キ
ャリー），結果が正か負かを示すフラグ（ネガティ
ブ），結果がプロセッサが表現できるデータの範囲を超
えたことを示すフラグ（オーバフロー），結果がゼロか
どうかを示すフラグ（ゼロ）などがその代表なコンディ
ション・コードのフラグ例である。
【０００５】図１６の２行目では、これらのコンディシ
ョン・コードのうち、演算結果が正か負かを示すフラグ
を用いた条件分岐命令が書かれており、もし負であれば
（ifN）ラベルL1のついている行に分岐する（図１５の
ステップ１５１の判定；NOに相当）。すなわち，もし負
であれば３行目の命令は実行せずにスキップして４行目
（図１５のステップ１５３に相当）に分岐する。もし条
件判定の結果、正（０を含む）であれば、２行目の条件
分岐命令は実行されず、３行目のinst.3を実行（図１５
のステップ１５２に相当）してから４行目に移る。この
ようにして図１５のフローチャートに示された処理が実
行できる。
ョン・コードのうち、演算結果が正か負かを示すフラグ
を用いた条件分岐命令が書かれており、もし負であれば
（ifN）ラベルL1のついている行に分岐する（図１５の
ステップ１５１の判定；NOに相当）。すなわち，もし負
であれば３行目の命令は実行せずにスキップして４行目
（図１５のステップ１５３に相当）に分岐する。もし条
件判定の結果、正（０を含む）であれば、２行目の条件
分岐命令は実行されず、３行目のinst.3を実行（図１５
のステップ１５２に相当）してから４行目に移る。この
ようにして図１５のフローチャートに示された処理が実
行できる。
【０００６】ここで注目すべきことは、図１５のような
処理を行う場合には必ず分岐動作が必要になることであ
る。分岐命令の役割は基本的にはプログラムの実行順序
を強制的に変更することであり、データ処理には直接に
は何ら寄与しない動作である。しかも処理性能を向上さ
せる極めて一般的な手法であるパイプライン制御（先行
制御）を行っているシステムＬＳＩでは、このような分
岐命令によってプログラムの流れが乱されると、著しく
処理効率が低下する（オーバヘッドが増加する）。この
ような処理効率の低下を極力抑えるために、従来より様
々な手法が提案されている。一つの手段としては、この
条件分岐命令の実行によるオーバヘッドを低減しようと
するものがある。例えば条件が成立しても不成立でも同
じように処理できるように、あらかじめ両方の場合で次
に実行すべき命令をあらかじめプログラムメモリから読
み出して用意しておく手法などが知られている。しかし
この方法はプログラムのシーケンス制御が非常に複雑に
なるため、ハードウェア量が増大してしまうという問題
がある。
処理を行う場合には必ず分岐動作が必要になることであ
る。分岐命令の役割は基本的にはプログラムの実行順序
を強制的に変更することであり、データ処理には直接に
は何ら寄与しない動作である。しかも処理性能を向上さ
せる極めて一般的な手法であるパイプライン制御（先行
制御）を行っているシステムＬＳＩでは、このような分
岐命令によってプログラムの流れが乱されると、著しく
処理効率が低下する（オーバヘッドが増加する）。この
ような処理効率の低下を極力抑えるために、従来より様
々な手法が提案されている。一つの手段としては、この
条件分岐命令の実行によるオーバヘッドを低減しようと
するものがある。例えば条件が成立しても不成立でも同
じように処理できるように、あらかじめ両方の場合で次
に実行すべき命令をあらかじめプログラムメモリから読
み出して用意しておく手法などが知られている。しかし
この方法はプログラムのシーケンス制御が非常に複雑に
なるため、ハードウェア量が増大してしまうという問題
がある。
【０００７】このようなハードウェアの増大を抑えて処
理性能を向上させる別の手段としてADSP-2100 User's M
anual p4-4〜4-15に開示されているように、様々な命令
に分岐命令と同様な条件を付加し、指定された条件が成
立した時のみ実行し、不成立の場合は指定された動作を
実行せずにそのまま次のステップに移るようにしたもの
が知られている。この手法を用いて図１５の処理をアセ
ンブラ的なニモニックで表現したプログラム例を図１７
に示す。すなわち、図１５のステップ１５２はステップ
１５０の結果が正の時のみ実行するのであるから、図１
７の２行目（if P inst.2）に示されているように、１
行目の演算結果として生成されるコンディション・コー
ドのうちの正（０を含む）か負かを示すフラグが正（０
を含む）を示している時のみ、inst.2を実行するような
命令を備えることにより、分岐命令をプログラムから排
除することができる。この２行目の命令は条件の成立／
不成立に関わらず、プログラム実行のパイプラインは全
く乱れないので、複雑な制御回路を増加することなしに
処理性能の向上を図ることができる。
理性能を向上させる別の手段としてADSP-2100 User's M
anual p4-4〜4-15に開示されているように、様々な命令
に分岐命令と同様な条件を付加し、指定された条件が成
立した時のみ実行し、不成立の場合は指定された動作を
実行せずにそのまま次のステップに移るようにしたもの
が知られている。この手法を用いて図１５の処理をアセ
ンブラ的なニモニックで表現したプログラム例を図１７
に示す。すなわち、図１５のステップ１５２はステップ
１５０の結果が正の時のみ実行するのであるから、図１
７の２行目（if P inst.2）に示されているように、１
行目の演算結果として生成されるコンディション・コー
ドのうちの正（０を含む）か負かを示すフラグが正（０
を含む）を示している時のみ、inst.2を実行するような
命令を備えることにより、分岐命令をプログラムから排
除することができる。この２行目の命令は条件の成立／
不成立に関わらず、プログラム実行のパイプラインは全
く乱れないので、複雑な制御回路を増加することなしに
処理性能の向上を図ることができる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
条件付き演算実行命令の手法では、複雑なパイプライン
制御用のハードウェアは不要になるものの、様々な命令
のコードに条件指定フィールドを設けなければならない
ため、限られた命令コードのうちの何ビットかがそのた
めに使われてしまい、サポートする命令全体の種類やオ
ペランドの自由度が狭くなり、プロセッサとしての性能
が低下してしまうという問題がある。例えば、前述した
ような桁上がりや桁借りが生じたことを示すフラグ（キ
ャリー），結果が正（０を含む）か負かを示すフラグ
（ネガティブ），結果がプロセッサが表現できるデータ
の範囲を超えたことを示すフラグ（オーバフロー），結
果がゼロかどうかを示すフラグ（ゼロ）の４種類のコン
ディションの真／偽を実行の条件として指定できるよう
にする場合、合計８種類の条件から選択することになる
ので、図１８に示すように命令コード９０毎に少なくと
も３ビットの条件指定フィールド９１を確保する必要が
ある。３ビットの条件指定フィールド９１の具体例を９
２に示してある。プロセッサとしての性能の低下を回避
するために、この３ビットの条件指定フィールド９１を
従来の命令コード長に新たに追加させると、今度はプロ
グラム全体を格納するメモリ容量が増加してしまうとい
う別の問題が生じてしまう。
条件付き演算実行命令の手法では、複雑なパイプライン
制御用のハードウェアは不要になるものの、様々な命令
のコードに条件指定フィールドを設けなければならない
ため、限られた命令コードのうちの何ビットかがそのた
めに使われてしまい、サポートする命令全体の種類やオ
ペランドの自由度が狭くなり、プロセッサとしての性能
が低下してしまうという問題がある。例えば、前述した
ような桁上がりや桁借りが生じたことを示すフラグ（キ
ャリー），結果が正（０を含む）か負かを示すフラグ
（ネガティブ），結果がプロセッサが表現できるデータ
の範囲を超えたことを示すフラグ（オーバフロー），結
果がゼロかどうかを示すフラグ（ゼロ）の４種類のコン
ディションの真／偽を実行の条件として指定できるよう
にする場合、合計８種類の条件から選択することになる
ので、図１８に示すように命令コード９０毎に少なくと
も３ビットの条件指定フィールド９１を確保する必要が
ある。３ビットの条件指定フィールド９１の具体例を９
２に示してある。プロセッサとしての性能の低下を回避
するために、この３ビットの条件指定フィールド９１を
従来の命令コード長に新たに追加させると、今度はプロ
グラム全体を格納するメモリ容量が増加してしまうとい
う別の問題が生じてしまう。
【０００９】一般的にいって、上述したような条件付き
で演算を実行すべきプログラムモジュールはそれほど頻
繁には現れてくることはないが、例えば、ディジタル信
号処理の場合には一定の処理ルーチンを繰り返し実行す
ることが多く、処理ルーチン内に１行あるだけでもそれ
を何回も繰り返し実行するため条件付き演算命令の処理
上の性能向上の効果が大きくなる。その上、所定の処理
ルーチンを繰り返し実行する際には指定されている条件
はずっと同一である。本発明は、この事情を鑑みてなさ
れたものであり、その目的とするところは、上述した如
き問題点を解決し、命令の種類やオペランドの自由度の
制限による性能低下、および命令コード長の増大に伴う
プログラムメモリ容量の増加などの問題を発生すること
なく処理効率の向上を図ることができる条件付き演算命
令をサポートするデータ処理装置を提供することにあ
る。
で演算を実行すべきプログラムモジュールはそれほど頻
繁には現れてくることはないが、例えば、ディジタル信
号処理の場合には一定の処理ルーチンを繰り返し実行す
ることが多く、処理ルーチン内に１行あるだけでもそれ
を何回も繰り返し実行するため条件付き演算命令の処理
上の性能向上の効果が大きくなる。その上、所定の処理
ルーチンを繰り返し実行する際には指定されている条件
はずっと同一である。本発明は、この事情を鑑みてなさ
れたものであり、その目的とするところは、上述した如
き問題点を解決し、命令の種類やオペランドの自由度の
制限による性能低下、および命令コード長の増大に伴う
プログラムメモリ容量の増加などの問題を発生すること
なく処理効率の向上を図ることができる条件付き演算命
令をサポートするデータ処理装置を提供することにあ
る。
【００１０】
【課題を解決するための手段】本発明は、上記目的を達
成するために、データ処理を実行する演算回路（図１の
１０５（ＡＬＵ））と、該データ処理に必要なソースデ
ータを供給する手段（同レジスタ・ファイル１０２）
と、演算結果を格納する演算結果格納手段（レジスタ・
ファイル１０２）と、指定された条件が成立している時
のみ演算を実行する条件付き演算命令を実行する制御手
段（制御信号生成回路１０６）とを少なくとも具備する
データ処理装置において、該条件付き演算命令に使われ
るべき複数の条件から、少なくとも１つの条件を選択す
る条件選択手段（例えば図４の１行目）と、該条件選択
手段（例えば図４の１行目）で選択された条件情報を保
持する条件情報保持手段（コンディション・セレクト・
レジスタ１０３（ＣＳＲ））と、少なくとも前記選択さ
れた条件に基づいて演算結果の性質を表す情報を保持す
る手段（コンディション・コード・レジスタ１０４（Ｃ
ＣＲ））をさらに具備し、該条件付き演算命令は該選択
された条件のうちのひとつを指定して条件が成立してい
るときのみ、所要の演算処理を実行する機能を有するこ
とを特徴としている。
成するために、データ処理を実行する演算回路（図１の
１０５（ＡＬＵ））と、該データ処理に必要なソースデ
ータを供給する手段（同レジスタ・ファイル１０２）
と、演算結果を格納する演算結果格納手段（レジスタ・
ファイル１０２）と、指定された条件が成立している時
のみ演算を実行する条件付き演算命令を実行する制御手
段（制御信号生成回路１０６）とを少なくとも具備する
データ処理装置において、該条件付き演算命令に使われ
るべき複数の条件から、少なくとも１つの条件を選択す
る条件選択手段（例えば図４の１行目）と、該条件選択
手段（例えば図４の１行目）で選択された条件情報を保
持する条件情報保持手段（コンディション・セレクト・
レジスタ１０３（ＣＳＲ））と、少なくとも前記選択さ
れた条件に基づいて演算結果の性質を表す情報を保持す
る手段（コンディション・コード・レジスタ１０４（Ｃ
ＣＲ））をさらに具備し、該条件付き演算命令は該選択
された条件のうちのひとつを指定して条件が成立してい
るときのみ、所要の演算処理を実行する機能を有するこ
とを特徴としている。
【００１１】また、前記演算結果の性質を表す情報を保
持する保持手段（コンディション・コード・レジスタ１
０４（ＣＣＲ））は、前記選択された条件に基づいて演
算結果の性質を表す情報（図２の１０４ｄ（ＤＣ））以
外に恒常的に演算結果の性質を表す情報（図２の１０４
ａ（Ｎ），１０４ｂ（Ｚ），１０４ｃ（Ｖ）など）を同
時に保持する手段を持つことを特徴としている。また、
前記条件選択手段（例えば図４の１行目）は、恒常的に
演算結果の性質を表す複数の情報の中からひとつを選択
することを特徴としている。
持する保持手段（コンディション・コード・レジスタ１
０４（ＣＣＲ））は、前記選択された条件に基づいて演
算結果の性質を表す情報（図２の１０４ｄ（ＤＣ））以
外に恒常的に演算結果の性質を表す情報（図２の１０４
ａ（Ｎ），１０４ｂ（Ｚ），１０４ｃ（Ｖ）など）を同
時に保持する手段を持つことを特徴としている。また、
前記条件選択手段（例えば図４の１行目）は、恒常的に
演算結果の性質を表す複数の情報の中からひとつを選択
することを特徴としている。
【００１２】さらに、前記条件付き演算命令（図５）
は、命令コード中に条件を指定するフィールド（５１）
を持ち、該条件を指定するフィールド（５１）は、無条
件で実行する選択肢（５２の「０」）と、前記選択され
た条件情報を保持する手段で保持されている条件が真の
場合のみ所要の演算処理を実行する選択肢（５２の
「１」）を少なくとも持つことを特徴としている。ま
た、前記条件付き演算命令（図１０）は、命令コード中
に条件を指定するフィールド（８１）を持ち、該条件を
指定するフィールド（８１）は、無条件で実行する選択
肢（８２の「００」）と、前記選択された条件情報を保
持する手段で保持されている条件が「真」の場合に所要
の演算処理を実行する選択肢（８２の「０１」）と、
「偽」の場合に所要の演算処理を実行する選択肢（８２
の「１０」）とを少なくとも持つことを特徴としてい
る。また、前記選択された条件情報を保持する手段（図
１４の１０３ａ（ＣＳ０），１０３ｂ（ＣＳ１），１０
３ｃ（ＣＳ２））は、前記演算結果の性質を表す情報を
保持する手段（図１４の１０４ａ（Ｎ），１０４ｂ
（Ｚ），１０４ｃ（Ｖ）と同一のレジスタ（１５００
（ＣＲ））で構成されていることを特徴としている。
は、命令コード中に条件を指定するフィールド（５１）
を持ち、該条件を指定するフィールド（５１）は、無条
件で実行する選択肢（５２の「０」）と、前記選択され
た条件情報を保持する手段で保持されている条件が真の
場合のみ所要の演算処理を実行する選択肢（５２の
「１」）を少なくとも持つことを特徴としている。ま
た、前記条件付き演算命令（図１０）は、命令コード中
に条件を指定するフィールド（８１）を持ち、該条件を
指定するフィールド（８１）は、無条件で実行する選択
肢（８２の「００」）と、前記選択された条件情報を保
持する手段で保持されている条件が「真」の場合に所要
の演算処理を実行する選択肢（８２の「０１」）と、
「偽」の場合に所要の演算処理を実行する選択肢（８２
の「１０」）とを少なくとも持つことを特徴としてい
る。また、前記選択された条件情報を保持する手段（図
１４の１０３ａ（ＣＳ０），１０３ｂ（ＣＳ１），１０
３ｃ（ＣＳ２））は、前記演算結果の性質を表す情報を
保持する手段（図１４の１０４ａ（Ｎ），１０４ｂ
（Ｚ），１０４ｃ（Ｖ）と同一のレジスタ（１５００
（ＣＲ））で構成されていることを特徴としている。
【００１３】
【作用】本発明の構成において、条件選択手段（例えば
図４の１行目）は選択すべき条件を規定するコード（条
件情報）を条件情報保持手段（コンディション・セレク
ト・レジスタ１０３（ＣＳＲ））に書き込み、以後新た
に別の条件情報によって該条件情報が書き換えられる
か、またはリセット処理動作などによって初期化される
まで、その条件情報を保持しておく。また、条件付き実
行命令用の演算結果の性質を表す情報を保持する保持手
段（図２の１０４ｄ）は、コンディション・コードを更
新すべき命令が実行される度に条件情報保持手段（コン
ディション・セレクト・レジスタ１０３（ＣＳＲ））に
保持されている情報に基づいてその内容が更新される。
一方、各演算命令は、図５に示すように、無条件で実行
するか条件付きで実行するかを選択するビットを持ち、
条件つきで実行させる選択肢（図５の５２）を持ってお
り、条件付きで演算命令が実行されると、プロセッサは
該条件付き実行命令用の演算結果の性質を表す情報を保
持する保持手段（コンディション・コード・レジスタ１
０４（ＣＣＲ））の内容をチェックしてその演算を実行
すべきかどうかを判定する。
図４の１行目）は選択すべき条件を規定するコード（条
件情報）を条件情報保持手段（コンディション・セレク
ト・レジスタ１０３（ＣＳＲ））に書き込み、以後新た
に別の条件情報によって該条件情報が書き換えられる
か、またはリセット処理動作などによって初期化される
まで、その条件情報を保持しておく。また、条件付き実
行命令用の演算結果の性質を表す情報を保持する保持手
段（図２の１０４ｄ）は、コンディション・コードを更
新すべき命令が実行される度に条件情報保持手段（コン
ディション・セレクト・レジスタ１０３（ＣＳＲ））に
保持されている情報に基づいてその内容が更新される。
一方、各演算命令は、図５に示すように、無条件で実行
するか条件付きで実行するかを選択するビットを持ち、
条件つきで実行させる選択肢（図５の５２）を持ってお
り、条件付きで演算命令が実行されると、プロセッサは
該条件付き実行命令用の演算結果の性質を表す情報を保
持する保持手段（コンディション・コード・レジスタ１
０４（ＣＣＲ））の内容をチェックしてその演算を実行
すべきかどうかを判定する。
【００１４】または、各演算命令は、図１０に示すよう
に、無条件で実行する選択肢（８２の「００」）と、前
記選択された条件情報を保持する手段で保持されている
条件が「真」の場合に所要の演算処理を実行する選択肢
（８２の「０１」）と、「偽」の場合に所要の演算処理
を実行する選択肢（８２の「１０」）とを持っており、
条件付きで演算命令が実行されると、プロセッサは該条
件付き実行命令用の演算結果の性質を表す情報を保持す
る保持手段（コンディション・コード・レジスタ１０４
（ＣＣＲ））の内容をチェックして所要の演算処理を実
行するか否かを判定する。この結果、各演算命令に、無
条件か条件付きで実行するかを選択するビット、また
は、各演算命令に、無条件か，条件情報保持手段に保持
されている条件が「真」の時に実行するか，「偽」の時
に実行するかを選択する少数のビットを付加するだけで
済み、各演算命令毎に全ての種類の条件を指定する長い
フィールドを設ける必要がなくなり、命令の種類やオペ
ランドの自由度の制限による性能低下を防止し、かつプ
ログラムメモリの小容量化が可能になる。
に、無条件で実行する選択肢（８２の「００」）と、前
記選択された条件情報を保持する手段で保持されている
条件が「真」の場合に所要の演算処理を実行する選択肢
（８２の「０１」）と、「偽」の場合に所要の演算処理
を実行する選択肢（８２の「１０」）とを持っており、
条件付きで演算命令が実行されると、プロセッサは該条
件付き実行命令用の演算結果の性質を表す情報を保持す
る保持手段（コンディション・コード・レジスタ１０４
（ＣＣＲ））の内容をチェックして所要の演算処理を実
行するか否かを判定する。この結果、各演算命令に、無
条件か条件付きで実行するかを選択するビット、また
は、各演算命令に、無条件か，条件情報保持手段に保持
されている条件が「真」の時に実行するか，「偽」の時
に実行するかを選択する少数のビットを付加するだけで
済み、各演算命令毎に全ての種類の条件を指定する長い
フィールドを設ける必要がなくなり、命令の種類やオペ
ランドの自由度の制限による性能低下を防止し、かつプ
ログラムメモリの小容量化が可能になる。
【００１５】
【実施例】図１は本発明の第１の実施例を説明するため
の構成図である。同図において、１００は本発明を適用
した情報処理装置の演算実行回路、１０１はデータを格
納しているメモリ、１０２は演算に必要なソースデータ
や演算結果を格納するレジスタファイル、１０３は条件
付き演算命令に使用するために選択されたコンディショ
ン・コード情報を保持するコンディション・セレクト・
レジスタ（ＣＳＲ）、１０４は演算結果のコンディショ
ン・コードおよび条件付き実行命令用のコンディション
・コードを保持するコンディション・コード・レジスタ
（ＣＣＲ）、１０５は様々な算術演算や論理演算を実行
する算術論理演算器（ＡＬＵ）、１０６は演算実行に必
要な制御信号を生成する制御信号生成回路である。
の構成図である。同図において、１００は本発明を適用
した情報処理装置の演算実行回路、１０１はデータを格
納しているメモリ、１０２は演算に必要なソースデータ
や演算結果を格納するレジスタファイル、１０３は条件
付き演算命令に使用するために選択されたコンディショ
ン・コード情報を保持するコンディション・セレクト・
レジスタ（ＣＳＲ）、１０４は演算結果のコンディショ
ン・コードおよび条件付き実行命令用のコンディション
・コードを保持するコンディション・コード・レジスタ
（ＣＣＲ）、１０５は様々な算術演算や論理演算を実行
する算術論理演算器（ＡＬＵ）、１０６は演算実行に必
要な制御信号を生成する制御信号生成回路である。
【００１６】また、１０７は制御信号生成回路１０６か
ら送られるメモリ１０１の読み出し，書き込みを制御す
る制御信号、１０８は制御信号生成回路１０６から送ら
れるコンディション・セレクト・レジスタ１０３（ＣＳ
Ｒ）の読み出し，書き込みを制御する制御信号、１０９
は制御信号生成回路１０６から送られるレジスタ・ファ
イル内の各レジスタ毎の、データバス１２１あるいは算
術論理演算器１０５とのデータの入出力を制御する信号
群、１１０は制御信号生成回路１０６から送られる算術
論理演算器１０５で実行する演算を選択して実行させる
ための制御信号群、１１１はメモリ１０１とデータバス
１２１とを接続しているデータパス、１１２はレジスタ
・ファイル１０２とデータバス１２１とを接続している
データパス、１１３，１１４はレジスタ・ファイル１０
２から算術論理演算器１０５へ供給されるソース・デー
タ、１１５は算術論理演算器１０５で実行された演算結
果をレジスタ・ファイル１０２へ書き込むべきデスティ
ネーション・データ、１１６は算術論理演算器１０５で
実行された演算結果のコンディション・コードをコンデ
ィション・コード・レジスタ１０４（ＣＣＲ）に反映さ
せるのに必要なデータ信号群である。
ら送られるメモリ１０１の読み出し，書き込みを制御す
る制御信号、１０８は制御信号生成回路１０６から送ら
れるコンディション・セレクト・レジスタ１０３（ＣＳ
Ｒ）の読み出し，書き込みを制御する制御信号、１０９
は制御信号生成回路１０６から送られるレジスタ・ファ
イル内の各レジスタ毎の、データバス１２１あるいは算
術論理演算器１０５とのデータの入出力を制御する信号
群、１１０は制御信号生成回路１０６から送られる算術
論理演算器１０５で実行する演算を選択して実行させる
ための制御信号群、１１１はメモリ１０１とデータバス
１２１とを接続しているデータパス、１１２はレジスタ
・ファイル１０２とデータバス１２１とを接続している
データパス、１１３，１１４はレジスタ・ファイル１０
２から算術論理演算器１０５へ供給されるソース・デー
タ、１１５は算術論理演算器１０５で実行された演算結
果をレジスタ・ファイル１０２へ書き込むべきデスティ
ネーション・データ、１１６は算術論理演算器１０５で
実行された演算結果のコンディション・コードをコンデ
ィション・コード・レジスタ１０４（ＣＣＲ）に反映さ
せるのに必要なデータ信号群である。
【００１７】さらに、１１７はコンディション・セレク
ト・レジスタ１０３（ＣＳＲ）とデータバス１２１とを
接続しているデータパス、１１８はコンディション・セ
レクト・レジスタ１０３（ＣＳＲ）に保持された選択さ
れたコンディション・コード情報をコンディション・コ
ード・レジスタ１０４（ＣＣＲ）に伝える選択情報信
号、１１９は条件付き演算命令や通常の条件分岐命令の
実行制御のために、コンディション・コード・レジスタ
１０４（ＣＣＲ）の保持情報を制御信号生成回路１０６
に伝えるための信号、１２０はコンディション・コード
・レジスタ１０４（ＣＣＲ）とデータバス１２１とを接
続しているデータパス、１２１はデータバス、１２２は
コンディション・コード・レジスタ１０４（ＣＣＲ）の
読み出し，書き込みを制御する信号である。なお、上記
の信号は単数または複数の信号を意味し、混乱しない限
りにおいて信号と信号線を同一の符号で呼ぶことがあ
る。また本来の情報処理装置に当然含まれる他の要素回
路、すなわちメモリ１０１に供給するアドレスおよびア
ドレス発生回路、命令のデコード回路やフロー制御回路
などは本発明とは直接関係がないのでここでは省略して
いる。
ト・レジスタ１０３（ＣＳＲ）とデータバス１２１とを
接続しているデータパス、１１８はコンディション・セ
レクト・レジスタ１０３（ＣＳＲ）に保持された選択さ
れたコンディション・コード情報をコンディション・コ
ード・レジスタ１０４（ＣＣＲ）に伝える選択情報信
号、１１９は条件付き演算命令や通常の条件分岐命令の
実行制御のために、コンディション・コード・レジスタ
１０４（ＣＣＲ）の保持情報を制御信号生成回路１０６
に伝えるための信号、１２０はコンディション・コード
・レジスタ１０４（ＣＣＲ）とデータバス１２１とを接
続しているデータパス、１２１はデータバス、１２２は
コンディション・コード・レジスタ１０４（ＣＣＲ）の
読み出し，書き込みを制御する信号である。なお、上記
の信号は単数または複数の信号を意味し、混乱しない限
りにおいて信号と信号線を同一の符号で呼ぶことがあ
る。また本来の情報処理装置に当然含まれる他の要素回
路、すなわちメモリ１０１に供給するアドレスおよびア
ドレス発生回路、命令のデコード回路やフロー制御回路
などは本発明とは直接関係がないのでここでは省略して
いる。
【００１８】次に、通常の基本的な演算命令の実行手順
を説明する。演算命令が実行されると、まず制御信号生
成回路１０６は制御信号１０９を通じて演算に必要なソ
ース・データをレジスタ・ファイル１０２から１１３お
よび１１４に出力させる。情報処理装置が備える命令に
よっては、演算に必要なソース・データをメモリから供
給するように指定する場合もあるが、本発明にはソース
・データの出力元がどこであるかは無関係なので、以下
の説明ではソース・データをレジスタ・ファイル１０２
から供給するものと仮定する。レジスタ・ファイル１０
２からソース・データを受け取った算術論理演算器１０
５は、制御信号１１０によって指定された演算を実行
し、その演算結果をデスティネーション・データ１１５
として出力し、信号群１０９で指定されたレジスタ・フ
ァイル位置（デスティネーション・レジスタ）に入力す
る。この時、同時に演算結果のコンディション・コード
情報をデータ信号群１１６を通じてコンディション・コ
ード・レジスタ１０４（ＣＣＲ）に送る。
を説明する。演算命令が実行されると、まず制御信号生
成回路１０６は制御信号１０９を通じて演算に必要なソ
ース・データをレジスタ・ファイル１０２から１１３お
よび１１４に出力させる。情報処理装置が備える命令に
よっては、演算に必要なソース・データをメモリから供
給するように指定する場合もあるが、本発明にはソース
・データの出力元がどこであるかは無関係なので、以下
の説明ではソース・データをレジスタ・ファイル１０２
から供給するものと仮定する。レジスタ・ファイル１０
２からソース・データを受け取った算術論理演算器１０
５は、制御信号１１０によって指定された演算を実行
し、その演算結果をデスティネーション・データ１１５
として出力し、信号群１０９で指定されたレジスタ・フ
ァイル位置（デスティネーション・レジスタ）に入力す
る。この時、同時に演算結果のコンディション・コード
情報をデータ信号群１１６を通じてコンディション・コ
ード・レジスタ１０４（ＣＣＲ）に送る。
【００１９】図２にコンディション・セレクト・レジス
タ１０３（ＣＳＲ）およびコンディション・コード・レ
ジスタ１０４（ＣＣＲ）、およびその周辺部分の詳細な
構成例を示す。図２中、１０３ａ（ＣＳ０），１０３ｂ
（ＣＳ１），１０３ｃ（ＣＳ２）はコンディション・セ
レクト・レジスタ１０３（ＣＳＲ）を構成するフラグビ
ット、２００は上記各フラグビットの情報をデコードし
て条件付き演算命令で指定する条件をコンディション・
コード・レジスタ１０４（ＣＣＲ）に送る選択情報信号
１１８を生成する回路（デコーダ）、１０４ａは演算結
果が正か負かを示すフラグ（Ｎ），１０４ｂは演算結果
がゼロかどうかを示すフラグ（Ｚ），１０４ｃは演算結
果がプロセッサが表現できるデータの範囲を超えたこと
を示すフラグ（Ｖ），１０４ｄは条件付き実行命令用の
コンディション・コードを保持するフラグ（ＤＣ）であ
る。
タ１０３（ＣＳＲ）およびコンディション・コード・レ
ジスタ１０４（ＣＣＲ）、およびその周辺部分の詳細な
構成例を示す。図２中、１０３ａ（ＣＳ０），１０３ｂ
（ＣＳ１），１０３ｃ（ＣＳ２）はコンディション・セ
レクト・レジスタ１０３（ＣＳＲ）を構成するフラグビ
ット、２００は上記各フラグビットの情報をデコードし
て条件付き演算命令で指定する条件をコンディション・
コード・レジスタ１０４（ＣＣＲ）に送る選択情報信号
１１８を生成する回路（デコーダ）、１０４ａは演算結
果が正か負かを示すフラグ（Ｎ），１０４ｂは演算結果
がゼロかどうかを示すフラグ（Ｚ），１０４ｃは演算結
果がプロセッサが表現できるデータの範囲を超えたこと
を示すフラグ（Ｖ），１０４ｄは条件付き実行命令用の
コンディション・コードを保持するフラグ（ＤＣ）であ
る。
【００２０】また、１１６ａ，１１６ｂ，１１６ｃ，１
１６ｄは算術論理演算回路１０５から送られてくる演算
結果のコンディション・コードをコンディション・コー
ド・レジスタ１０４（ＣＣＲ）に反映させるのに必要な
個別のデータ信号群、２０１はデータ信号群１１６ａ，
１１６ｂ，１１６ｃ，１１６ｄおよびコンディション・
セレクト・レジスタ１０３（ＣＳＲ）から送られてきた
選択情報信号１１８を用いてフラグ１０４ｄに入力すべ
き状態信号２０２を生成する条件生成／選択回路であ
る。なお、ここでは条件付き実行命令用のコンディショ
ン・コードを保持するフラグ１０４ｄ以外の通常のコン
ディション・コードフラグとして３種類のフラグを例示
しているが、この部分の種類およびその数については、
特定の数に制限するものではなく、さらに不要とあれ
ば、全くなくてもよいことは明らかである。また、状態
信号２０２を生成するための信号１１６の数が、個別に
反映するコンディション・コードフラグの数と異なって
いてもよいことも明らかである。
１６ｄは算術論理演算回路１０５から送られてくる演算
結果のコンディション・コードをコンディション・コー
ド・レジスタ１０４（ＣＣＲ）に反映させるのに必要な
個別のデータ信号群、２０１はデータ信号群１１６ａ，
１１６ｂ，１１６ｃ，１１６ｄおよびコンディション・
セレクト・レジスタ１０３（ＣＳＲ）から送られてきた
選択情報信号１１８を用いてフラグ１０４ｄに入力すべ
き状態信号２０２を生成する条件生成／選択回路であ
る。なお、ここでは条件付き実行命令用のコンディショ
ン・コードを保持するフラグ１０４ｄ以外の通常のコン
ディション・コードフラグとして３種類のフラグを例示
しているが、この部分の種類およびその数については、
特定の数に制限するものではなく、さらに不要とあれ
ば、全くなくてもよいことは明らかである。また、状態
信号２０２を生成するための信号１１６の数が、個別に
反映するコンディション・コードフラグの数と異なって
いてもよいことも明らかである。
【００２１】次に、前述した図１５のフローチャートの
処理手順を本発明によるアセンブラ的なニモニックで表
現したプログラム例を図４に示す。条件付き演算命令を
実行するにあたっては、図４の１行目（SET CSR［2:0］
=101）に書かれているように、まずコンディション・セ
レクト・レジスタ１０３（ＣＳＲ）に選択すべき条件を
規定する情報を設定する（条件選択手段）。ここでは、
コンディション・セレクト・レジスタ１０３（ＣＳＲ）
の第２ビット，第１ビット，第０ビットがそれぞれ１，
０，１、すなわち、結果が正数（０を含む）であること
を条件としている。前述の条件付き実行命令用のコンデ
ィション・コードを保持する手段にどんなコンディショ
ンを反映させるかを予め選択する命令として、コンディ
ション・セレクト・レジスタ１０３（ＣＳＲ）内の各ビ
ットにデータを直接セットする特別の命令を新しく設け
ている。具体的な動作としては、新しいセット命令から
デコードされた選択情報をコンディション・セレクト・
レジスタ１０３（ＣＳＲ）の各ビット１０３ａ，１０３
ｂ，１０３ｃに対応してコード化し、それをデータバス
に出力して制御信号１０８をイネーブルにして書き込む
方法が考えられる。
処理手順を本発明によるアセンブラ的なニモニックで表
現したプログラム例を図４に示す。条件付き演算命令を
実行するにあたっては、図４の１行目（SET CSR［2:0］
=101）に書かれているように、まずコンディション・セ
レクト・レジスタ１０３（ＣＳＲ）に選択すべき条件を
規定する情報を設定する（条件選択手段）。ここでは、
コンディション・セレクト・レジスタ１０３（ＣＳＲ）
の第２ビット，第１ビット，第０ビットがそれぞれ１，
０，１、すなわち、結果が正数（０を含む）であること
を条件としている。前述の条件付き実行命令用のコンデ
ィション・コードを保持する手段にどんなコンディショ
ンを反映させるかを予め選択する命令として、コンディ
ション・セレクト・レジスタ１０３（ＣＳＲ）内の各ビ
ットにデータを直接セットする特別の命令を新しく設け
ている。具体的な動作としては、新しいセット命令から
デコードされた選択情報をコンディション・セレクト・
レジスタ１０３（ＣＳＲ）の各ビット１０３ａ，１０３
ｂ，１０３ｃに対応してコード化し、それをデータバス
に出力して制御信号１０８をイネーブルにして書き込む
方法が考えられる。
【００２２】しかしコンディション・セレクト・レジス
タ１０３（ＣＳＲ）に選択すべき条件を規定する情報を
設定する方法は、上述したように特に新しいセット命令
を追加しなくても、レジスタ・ファイル１０２またはメ
モリ１０１に格納されているデータをデータ転送命令に
よって送り込む方法でも実現できる。またここではコン
ディション・セレクト・レジスタ１０３（ＣＳＲ）を構
成するフラグビットは３ビットで示しているが、ビット
数は情報処理装置が条件付き演算命令に必要としている
条件の種類を全て区別できればいくらでも構わない。こ
こでは例として８種類の条件のうちから１つを選択する
コンディション・セレクト・レジスタ１０３（ＣＳＲ）
を構成する各ビットの定義例を図３に示してある。この
定義例では、結果が０でないときは０００，結果が０の
ときは００１，結果がオーバフローしたときは０１０，
結果がオーバフローしていないときは０１１，結果が負
数のときは１００，結果が正数（０を含む）のときは１
０１，キャリーが生成されたときは１１０，キャリーが
生成されなかったときは１１１としている。
タ１０３（ＣＳＲ）に選択すべき条件を規定する情報を
設定する方法は、上述したように特に新しいセット命令
を追加しなくても、レジスタ・ファイル１０２またはメ
モリ１０１に格納されているデータをデータ転送命令に
よって送り込む方法でも実現できる。またここではコン
ディション・セレクト・レジスタ１０３（ＣＳＲ）を構
成するフラグビットは３ビットで示しているが、ビット
数は情報処理装置が条件付き演算命令に必要としている
条件の種類を全て区別できればいくらでも構わない。こ
こでは例として８種類の条件のうちから１つを選択する
コンディション・セレクト・レジスタ１０３（ＣＳＲ）
を構成する各ビットの定義例を図３に示してある。この
定義例では、結果が０でないときは０００，結果が０の
ときは００１，結果がオーバフローしたときは０１０，
結果がオーバフローしていないときは０１１，結果が負
数のときは１００，結果が正数（０を含む）のときは１
０１，キャリーが生成されたときは１１０，キャリーが
生成されなかったときは１１１としている。
【００２３】コンディション・セレクト・レジスタ１０
３（ＣＳＲ）の各ビット１０３ａ（ＣＳ０），１０３ｂ
（ＣＳ１），１０３ｃ（ＣＳ２）に書き込まれた情報
は、以後新たに別の情報によって書き換えられるか、ま
たはリセット処理動作などによって初期化されるまで保
持され続ける。コンディション・セレクト・レジスタ１
０３（ＣＳＲ）の各ビット１０３ａ，１０３ｂ，１０３
ｃに選択すべき条件を規定する情報が設定されると、そ
の情報をデコーダ２００で選択されたコンディション・
コード情報をコンディション・コード・レジスタ１０４
（ＣＣＲ）に伝える選択情報信号１１８に変換する。こ
の変換過程は必ずしも必要という訳ではなく、１０３
ａ，１０３ｂ，１０３ｃに保持されている状態をそのま
ま選択情報信号１１８として出力しても構わない。しか
しその場合は、コンディション・コード・レジスタ１０
４（ＣＣＲ）内のビット１０４ｄに格納する状態信号２
０２を生成する全ての処理を条件生成／選択回路２０１
で行うことになる。
３（ＣＳＲ）の各ビット１０３ａ（ＣＳ０），１０３ｂ
（ＣＳ１），１０３ｃ（ＣＳ２）に書き込まれた情報
は、以後新たに別の情報によって書き換えられるか、ま
たはリセット処理動作などによって初期化されるまで保
持され続ける。コンディション・セレクト・レジスタ１
０３（ＣＳＲ）の各ビット１０３ａ，１０３ｂ，１０３
ｃに選択すべき条件を規定する情報が設定されると、そ
の情報をデコーダ２００で選択されたコンディション・
コード情報をコンディション・コード・レジスタ１０４
（ＣＣＲ）に伝える選択情報信号１１８に変換する。こ
の変換過程は必ずしも必要という訳ではなく、１０３
ａ，１０３ｂ，１０３ｃに保持されている状態をそのま
ま選択情報信号１１８として出力しても構わない。しか
しその場合は、コンディション・コード・レジスタ１０
４（ＣＣＲ）内のビット１０４ｄに格納する状態信号２
０２を生成する全ての処理を条件生成／選択回路２０１
で行うことになる。
【００２４】コンディション・セレクト・レジスタ１０
３（ＣＳＲ）の各ビット１０３ａ，１０３ｂ，１０３ｃ
に選択すべき条件を規定する情報が設定された後、コン
ディション・コード・レジスタ１０４（ＣＣＲ）内のビ
ット１０４ｄは、コンディション・コードが更新される
可能性のある演算命令が実行される度にコンディション
・セレクト・レジスタ１０３（ＣＳＲ）に保持されてい
る情報に基づいてその内容が更新される。すなわち、図
４の２行目に書かれているように、コンディション・コ
ードが更新される可能性のある演算命令（inst.1）が算
術論理演算器１０５で実行されると、コンディション・
コード・レジスタ１０４（ＣＣＲ）内の条件生成／選択
回路２０１は、算術論理演算回路１０５から送られてき
た様々な演算結果のコンディション・コード情報１１６
と、コンディション・セレクト・レジスタ１０３（ＣＳ
Ｒ）からの選択情報信号１１８によってフラグ１０４ｄ
に入力すべき状態信号２０２を生成する。
３（ＣＳＲ）の各ビット１０３ａ，１０３ｂ，１０３ｃ
に選択すべき条件を規定する情報が設定された後、コン
ディション・コード・レジスタ１０４（ＣＣＲ）内のビ
ット１０４ｄは、コンディション・コードが更新される
可能性のある演算命令が実行される度にコンディション
・セレクト・レジスタ１０３（ＣＳＲ）に保持されてい
る情報に基づいてその内容が更新される。すなわち、図
４の２行目に書かれているように、コンディション・コ
ードが更新される可能性のある演算命令（inst.1）が算
術論理演算器１０５で実行されると、コンディション・
コード・レジスタ１０４（ＣＣＲ）内の条件生成／選択
回路２０１は、算術論理演算回路１０５から送られてき
た様々な演算結果のコンディション・コード情報１１６
と、コンディション・セレクト・レジスタ１０３（ＣＳ
Ｒ）からの選択情報信号１１８によってフラグ１０４ｄ
に入力すべき状態信号２０２を生成する。
【００２５】図１５の処理手順では次に演算結果が正数
（０を含む）であるかどうかを条件とした演算命令が必
要であるので、図３に示された正数条件コード「１０
１」が各ビット１０３ａ，１０３ｂ，１０３ｃに保持さ
れており、条件生成／選択回路２０１は演算結果のコン
ディション・コード情報１１６のうちの信号１１６ａの
反転情報を状態信号２０２として出力する。すなわちネ
ガティブ信号１１６ａが「偽」のとき、状態信号２０２
は「真」状態を出力する。状態信号２０２はそのままフ
ラグ１０４ｄに入力される。コンディション・コード・
レジスタ１０４（ＣＣＲ）内の他のフラグ１０４ａ，１
０４ｂ，１０４ｃにはそれぞれ信号１１６ａ，１１６
ｂ，１１６ｃが入力される。続いて、図４の３行目の条
件付き演算命令（if P inst.2）が実行されると、前述
したように２行目の演算命令の演算結果が正数（０を含
む）かどうかが既にフラグ１０４ｄに保持されているの
で、フラグ１０４ｄが「真」状態ならば指定された演算
を実行し、「偽」状態ならば実行しないでそのまま次の
４行目の命令（ｉｎｓｔ．３）の実行に移る。
（０を含む）であるかどうかを条件とした演算命令が必
要であるので、図３に示された正数条件コード「１０
１」が各ビット１０３ａ，１０３ｂ，１０３ｃに保持さ
れており、条件生成／選択回路２０１は演算結果のコン
ディション・コード情報１１６のうちの信号１１６ａの
反転情報を状態信号２０２として出力する。すなわちネ
ガティブ信号１１６ａが「偽」のとき、状態信号２０２
は「真」状態を出力する。状態信号２０２はそのままフ
ラグ１０４ｄに入力される。コンディション・コード・
レジスタ１０４（ＣＣＲ）内の他のフラグ１０４ａ，１
０４ｂ，１０４ｃにはそれぞれ信号１１６ａ，１１６
ｂ，１１６ｃが入力される。続いて、図４の３行目の条
件付き演算命令（if P inst.2）が実行されると、前述
したように２行目の演算命令の演算結果が正数（０を含
む）かどうかが既にフラグ１０４ｄに保持されているの
で、フラグ１０４ｄが「真」状態ならば指定された演算
を実行し、「偽」状態ならば実行しないでそのまま次の
４行目の命令（ｉｎｓｔ．３）の実行に移る。
【００２６】図５に本発明における条件付き演算命令の
一例を示す。同図において、５０は命令コード、５１は
条件指定フィールド、５２は条件指定フィールドの具体
的なコード定義例を示している。ここでは、命令コード
中に条件を指定する条件指定フィールドとして１ビット
設け、該１ビットの条件指定フィールドの値によって該
命令を無条件に実行するのか（０の場合）、条件付きで
実行するのか（１の場合）を指定した例である。条件付
きで実行するとは、選択された条件情報を保持する手段
（条件情報保持手段：コンディション・セレクト・レジ
スタ１０３（ＣＳＲ））に保持されている条件が真の場
合にのみ所要の演算処理を実行することを意味してい
る。
一例を示す。同図において、５０は命令コード、５１は
条件指定フィールド、５２は条件指定フィールドの具体
的なコード定義例を示している。ここでは、命令コード
中に条件を指定する条件指定フィールドとして１ビット
設け、該１ビットの条件指定フィールドの値によって該
命令を無条件に実行するのか（０の場合）、条件付きで
実行するのか（１の場合）を指定した例である。条件付
きで実行するとは、選択された条件情報を保持する手段
（条件情報保持手段：コンディション・セレクト・レジ
スタ１０３（ＣＳＲ））に保持されている条件が真の場
合にのみ所要の演算処理を実行することを意味してい
る。
【００２７】図１５では、与えられた条件が「真」の時
のみ追加的な処理を実行し、「偽」の時は追加処理を行
わないフローを示しているが、図６に示すように「偽」
の時も別の処理がある場合が考えられる。図６の処理手
順をアセンブラ的なニモニックで表現したプログラム例
を図７に示す。図６において、まずステップ６０で算術
演算１を実行し（図７の１行目）、ステップ６１でその
演算結果を判定し、演算結果が正数（０を含む）であれ
ば（すなわち負数でなければ）ステップ６２で動作２ａ
を実行し（図７の３行目）、演算結果が正数（０を含
む）でなければ（すなわち負数であれば）ステップ６３
でステップ６２とは異なる動作２ｂを実行し（図７の５
行目）、ステップ６２またはステップ６３を実行した後
にステップ６４において動作３を実行する（図７の６行
目）。図７のプログラム例では与えられた条件の真／偽
に関わらず、必ず１回は分岐命令を実行することにな
る。
のみ追加的な処理を実行し、「偽」の時は追加処理を行
わないフローを示しているが、図６に示すように「偽」
の時も別の処理がある場合が考えられる。図６の処理手
順をアセンブラ的なニモニックで表現したプログラム例
を図７に示す。図６において、まずステップ６０で算術
演算１を実行し（図７の１行目）、ステップ６１でその
演算結果を判定し、演算結果が正数（０を含む）であれ
ば（すなわち負数でなければ）ステップ６２で動作２ａ
を実行し（図７の３行目）、演算結果が正数（０を含
む）でなければ（すなわち負数であれば）ステップ６３
でステップ６２とは異なる動作２ｂを実行し（図７の５
行目）、ステップ６２またはステップ６３を実行した後
にステップ６４において動作３を実行する（図７の６行
目）。図７のプログラム例では与えられた条件の真／偽
に関わらず、必ず１回は分岐命令を実行することにな
る。
【００２８】このような例についても、本発明を適用す
ることが可能である。本発明による図６の処理手順をア
センブラ的なニモニックで表現したプログラム例を図８
に示す。図８のプログラム例によると、その２行目（if
P inst.2a）および３行目（if N inst.2b）に示されて
いるように分岐命令を用いず条件付き演算命令を用いて
いる。ここで注意すべきことは、図８の２行目の条件付
き演算命令（if P inst.2a）が条件が「真」で実行され
た時、演算結果によってレジスタ１０４（ＣＣＲ）のコ
ンディション・コードを更新しないようにすることであ
る。この制御は非常に容易であり、例えば条件付き演算
命令が実行された時は制御信号１２２をディセーブル状
態にしておくことにより、コンディション・コードの更
新が行なわれないようにすることができる。このような
制御は、前述した図１５のような処理において同様に行
なっても全く問題ないので、無条件演算実行時はコンデ
ィション・コードを更新することとし、条件付き演算実
行時は条件の成立／不成立に関わらずコンディション・
コードを更新しないことにすれば、図１５および図６の
双方の処理を本発明を用いて同一のプロセッサで実現で
きる。
ることが可能である。本発明による図６の処理手順をア
センブラ的なニモニックで表現したプログラム例を図８
に示す。図８のプログラム例によると、その２行目（if
P inst.2a）および３行目（if N inst.2b）に示されて
いるように分岐命令を用いず条件付き演算命令を用いて
いる。ここで注意すべきことは、図８の２行目の条件付
き演算命令（if P inst.2a）が条件が「真」で実行され
た時、演算結果によってレジスタ１０４（ＣＣＲ）のコ
ンディション・コードを更新しないようにすることであ
る。この制御は非常に容易であり、例えば条件付き演算
命令が実行された時は制御信号１２２をディセーブル状
態にしておくことにより、コンディション・コードの更
新が行なわれないようにすることができる。このような
制御は、前述した図１５のような処理において同様に行
なっても全く問題ないので、無条件演算実行時はコンデ
ィション・コードを更新することとし、条件付き演算実
行時は条件の成立／不成立に関わらずコンディション・
コードを更新しないことにすれば、図１５および図６の
双方の処理を本発明を用いて同一のプロセッサで実現で
きる。
【００２９】図９は、条件付き演算命令の他の例であ
り、複数の条件を設定するとともに、命令中に条件を指
定する条件指定フィールド７１を設けたものである。こ
の条件指定フィールドの値で指定する所定の条件が
「真」のときに対応する所要の演算を行うようにしたも
のである。条件指定フィールド７１のコード定義例とし
ては、例えば、図９の７２に示すように、無条件で実行
する選択肢（７２の「００」）と、前記選択された条件
情報を保持する手段で保持されている条件１が「真」の
場合に所要の演算処理を実行する選択肢（７２の「０
１」）と、前記選択された条件情報を保持する手段で保
持されている条件２が「真」の場合に所要の演算処理を
実行する選択肢（７２の「１０」）と、前記選択された
条件情報を保持する手段で保持されている条件３が
「真」の場合に所要の演算処理を実行する選択肢（７２
の「１１」）とを有している。
り、複数の条件を設定するとともに、命令中に条件を指
定する条件指定フィールド７１を設けたものである。こ
の条件指定フィールドの値で指定する所定の条件が
「真」のときに対応する所要の演算を行うようにしたも
のである。条件指定フィールド７１のコード定義例とし
ては、例えば、図９の７２に示すように、無条件で実行
する選択肢（７２の「００」）と、前記選択された条件
情報を保持する手段で保持されている条件１が「真」の
場合に所要の演算処理を実行する選択肢（７２の「０
１」）と、前記選択された条件情報を保持する手段で保
持されている条件２が「真」の場合に所要の演算処理を
実行する選択肢（７２の「１０」）と、前記選択された
条件情報を保持する手段で保持されている条件３が
「真」の場合に所要の演算処理を実行する選択肢（７２
の「１１」）とを有している。
【００３０】また、図１０は、条件付き演算命令の別の
例である。この条件付き演算命令は命令中に条件を指定
する条件指定フィールド８１を持っている。条件指定フ
ィールド８１のコード定義例としては、例えば、同図８
２に示すように、無条件で実行する選択肢（８２の「０
０」）と、前記選択された条件情報を保持する手段で保
持されている条件１が「真」の場合に所要の演算処理を
実行する選択肢（８２の「０１」）と、保持されている
条件１が「偽」の場合に所要の演算処理を実行する選択
肢（８２の「１０」）とを有している。
例である。この条件付き演算命令は命令中に条件を指定
する条件指定フィールド８１を持っている。条件指定フ
ィールド８１のコード定義例としては、例えば、同図８
２に示すように、無条件で実行する選択肢（８２の「０
０」）と、前記選択された条件情報を保持する手段で保
持されている条件１が「真」の場合に所要の演算処理を
実行する選択肢（８２の「０１」）と、保持されている
条件１が「偽」の場合に所要の演算処理を実行する選択
肢（８２の「１０」）とを有している。
【００３１】本発明の実施例は他にも様々な形式が考え
られる。例えば図２の別の実施例として図１１に示すよ
うに、図２の条件生成／選択回路２０１をセレクタ１１
００で構成し、算術論理演算回路１０５から送られてく
る信号群１１６の中の１つを該セレクタ１１００で選択
して信号２０２として出力し、フラグ１０４ｄに入力さ
せてもよい。この場合、コンディション・セレクト・レ
ジスタ１０３（ＣＳＲ）のコード定義例としては、図１
２に示すように信号群１１６のどれを選ぶかを指定する
ようにすればよい。図１２の定義例では、ゼロ判定信号
選択のときは００，オーバフロー判定信号選択のときは
０１，正負判定信号選択のときは１０，キャリー発生判
定信号選択のときは１１である。図１１の実施例では、
コンディション・セレクト・レジスタ１０３（ＣＳＲ）
は２ビットのレジスタになっているが、ビット数につい
てはこの実施例では特に２ビットでなければならないと
いう訳ではなく、例えばより多くのコンディションから
選びたい場合にはもっとビット数を増やして構わないこ
とは明白である。
られる。例えば図２の別の実施例として図１１に示すよ
うに、図２の条件生成／選択回路２０１をセレクタ１１
００で構成し、算術論理演算回路１０５から送られてく
る信号群１１６の中の１つを該セレクタ１１００で選択
して信号２０２として出力し、フラグ１０４ｄに入力さ
せてもよい。この場合、コンディション・セレクト・レ
ジスタ１０３（ＣＳＲ）のコード定義例としては、図１
２に示すように信号群１１６のどれを選ぶかを指定する
ようにすればよい。図１２の定義例では、ゼロ判定信号
選択のときは００，オーバフロー判定信号選択のときは
０１，正負判定信号選択のときは１０，キャリー発生判
定信号選択のときは１１である。図１１の実施例では、
コンディション・セレクト・レジスタ１０３（ＣＳＲ）
は２ビットのレジスタになっているが、ビット数につい
てはこの実施例では特に２ビットでなければならないと
いう訳ではなく、例えばより多くのコンディションから
選びたい場合にはもっとビット数を増やして構わないこ
とは明白である。
【００３２】コンディション・セレクト・レジスタ１０
３（ＣＳＲ）やコンディション・コード・レジスタ１０
４（ＣＣＲ）の構成方法についても様々な方法が考えら
れる。図１３および図１４は、両者を単一のレジスタで
構成した一実施例である。図１３中、１５００は図１の
コンディション・セレクト・レジスタ１０３（ＣＳＲ）
とコンディション・コード・レジスタ１０４（ＣＣＲ）
を合体させたコントロール・レジスタＣＲであり、１５
０１はコントロール・レジスタ１５００とデータバス１
２１とを接続しているデータパス、１５０２はコントロ
ール・レジスタ１５００と制御信号生成回路１０６とを
接続しているデータパスである。残りは図１および図２
と同一である。この実施例は、コンディション・セレク
ト用のビットとコンディション・コードのビットが同一
のレジスタ内でビット位置が異なる以外、具体的な動作
は先述の第一の実施例と同様である。
３（ＣＳＲ）やコンディション・コード・レジスタ１０
４（ＣＣＲ）の構成方法についても様々な方法が考えら
れる。図１３および図１４は、両者を単一のレジスタで
構成した一実施例である。図１３中、１５００は図１の
コンディション・セレクト・レジスタ１０３（ＣＳＲ）
とコンディション・コード・レジスタ１０４（ＣＣＲ）
を合体させたコントロール・レジスタＣＲであり、１５
０１はコントロール・レジスタ１５００とデータバス１
２１とを接続しているデータパス、１５０２はコントロ
ール・レジスタ１５００と制御信号生成回路１０６とを
接続しているデータパスである。残りは図１および図２
と同一である。この実施例は、コンディション・セレク
ト用のビットとコンディション・コードのビットが同一
のレジスタ内でビット位置が異なる以外、具体的な動作
は先述の第一の実施例と同様である。
【００３３】以上の実施例では、コンディション・セレ
クト・レジスタ１０３（ＣＳＲ）、コンディション・コ
ード・レジスタ１０４（ＣＣＲ）、コントロール・レジ
スタ１５００（ＣＲ）はすべて通常のレジスタであるこ
とを前提として述べてきたが、例えばメモリマップ上に
マッピングされたレジスタであってもよいことは明らか
である。
クト・レジスタ１０３（ＣＳＲ）、コンディション・コ
ード・レジスタ１０４（ＣＣＲ）、コントロール・レジ
スタ１５００（ＣＲ）はすべて通常のレジスタであるこ
とを前提として述べてきたが、例えばメモリマップ上に
マッピングされたレジスタであってもよいことは明らか
である。
【００３４】
【発明の効果】以上述べたように、本発明によれば、通
常のコンディション・コード・フラグ以外に条件付き実
行命令用のコンディション・コードを保持する手段を設
け、該条件付き実行命令用のコンディション・コードを
保持する手段にどんなコンディションを反映させるかを
予め選択する命令およびその選択情報を保持する手段を
設けることにより、命令の種類やオペランドの自由度の
制限による性能低下、または命令コード長の増大による
プログラムメモリ容量増加などの問題発生することなく
処理効率の向上を図ることができる条件付き演算命令を
サポートすることができる。
常のコンディション・コード・フラグ以外に条件付き実
行命令用のコンディション・コードを保持する手段を設
け、該条件付き実行命令用のコンディション・コードを
保持する手段にどんなコンディションを反映させるかを
予め選択する命令およびその選択情報を保持する手段を
設けることにより、命令の種類やオペランドの自由度の
制限による性能低下、または命令コード長の増大による
プログラムメモリ容量増加などの問題発生することなく
処理効率の向上を図ることができる条件付き演算命令を
サポートすることができる。
【図１】本発明の第１の実施例である。
【図２】本発明の第１の実施例の部分的な詳細ブロック
図である。
図である。
【図３】コンディション・セレクト・レジスタの各ビッ
トの定義例である。
トの定義例である。
【図４】本発明を用いて図１５の処理内容をアセンブラ
的なニモニックで表現したプログラム例である。
的なニモニックで表現したプログラム例である。
【図５】１ビットの条件指定フィールドを持つ命令コー
ド例である。
ド例である。
【図６】条件付き実行動作を含む第２のフローチャート
図である。
図である。
【図７】図６の処理内容をアセンブラ的なニモニックで
表現したプログラム例である。
表現したプログラム例である。
【図８】本発明を用いて図６の処理内容をアセンブラ的
なニモニックで表現したプログラム例である。
なニモニックで表現したプログラム例である。
【図９】２ビットの条件指定フィールドを持つ命令コー
ド例である。
ド例である。
【図１０】２ビットの条件指定フィールドを持つ第２の
命令コード例である。
命令コード例である。
【図１１】本発明の図１の実施例の別な部分的な詳細ブ
ロック図である。
ロック図である。
【図１２】コンディション・セレクト・レジスタの各ビ
ットの第２の定義例である。
ットの第２の定義例である。
【図１３】本発明の第２の実施例を示す図である。
【図１４】本発明の第２の実施例の部分的な詳細ブロッ
ク図である。
ク図である。
【図１５】条件付き実行動作を含むフローチャート例で
ある。
ある。
【図１６】図１５の処理内容をアセンブラ的なニモニッ
クで表現したプログラム例である。
クで表現したプログラム例である。
【図１７】図１５の処理内容をアセンブラ的なニモニッ
クで表現した別のプログラム例である。
クで表現した別のプログラム例である。
【図１８】３ビットの条件指定フィールドを持つ命令コ
ード例である。
ード例である。
１００：本発明を適用した情報処理装置の演算実行回路
１０１：データを格納しているメモリ
１０２：演算に必要なソースデータや演算結果を格納す
るレジスタファイル １０３：条件付き演算命令に使用するために選択された
コンディション・コード情報を保持するコンディション
・セレクト・レジスタ（CSR） １０４：演算結果のコンディション・コードおよび条件
付き実行命令用のコンディション・コードを保持するコ
ンディション・コード・レジスタ（CCR） １０５：様々な算術演算や論理演算を実行する演算器
（ALU） １０６：演算実行に必要な制御信号を生成する制御信号
生成回路 １０７：メモリ１０１の読み出し，書き込みを制御する
信号 １０８：コンディション・セレクト・レジスタ１０３
（ＣＳＲ）の読み出し，書き込みを制御する信号 １０９：レジスタ・ファイル内の各レジスタ毎のデータ
バス１２１あるいは算術論理演算器１０５とのデータの
入出力を制御する信号群 １１０：算術論理演算器１０５で実行する演算を選択
し，実行させるための制御信号群 １１１：メモリ１０１とデータバス１２１とを接続して
いるデータパス １１２：レジスタ・ファイル１０２とデータバス１２１
とを接続しているデータパス １１３，１１４：レジスタ・ファイル１０２から算術論
理演算器１０５へ供給されるソース・データ １１５：算術論理演算器１０５で実行された演算結果を
レジスタ・ファイル１０２へ書き込むべきデスティネー
ション・データ １１６：算術論理演算器１０５で実行された演算結果の
コンディション・コードをコンディション・コード・レ
ジスタ１０４（ＣＣＲ）に反映させるのに必要なデータ
信号群 １１７：コンディション・セレクト・レジスタ１０３
（ＣＳＲ）とデータバス１２１とを接続しているデータ
パス １１８：コンディション・セレクト・レジスタ１０３
（ＣＳＲ）に保持された選択されたコンディション・コ
ード情報をコンディション・コード・レジスタ１０４
（ＣＣＲ）に伝える信号 １１９：条件付き演算命令や通常の条件分岐命令の実行
制御のために、コンディション・コード・レジスタ１０
４（ＣＣＲ）の保持情報を制御信号生成回路１０６に伝
えるための信号 １２０：コンディション・コード・レジスタ１０４（Ｃ
ＣＲ）とデータバス１２１とを接続しているデータパス １２１：データバス １２２：コンディション・コード・レジスタ１０４（Ｃ
ＣＲ）の読み出し，書き込みを制御する信号 １０３ａ，１０３ｂ，１０３ｃ：コンディション・セレ
クト・レジスタ１０３を構成するフラグビット １０４ａ：演算結果が正か負かを示すフラグ（N） １０４ｂ：演算結果がゼロかどうかを示すフラグ（Z） １０４ｃ：演算結果がプロセッサが表現できるデータの
範囲を超えたことを示すフラグ（V） １０４ｄ：条件付き実行命令用のコンディション・コー
ドを保持するフラグ １１６ａ，１１６ｂ，１１６ｃ，１１６ｄ：算術論理演
算回路１０５から送られてくる演算結果のコンディショ
ン・コードをコンディション・コード・レジスタ１０４
（ＣＣＲ）に反映させるのに必要な個別のデータ信号 ２００：各フラグビットの情報をデコードして条件付き
演算命令で指定する条件をコンディション・コード・レ
ジスタ１０４（ＣＣＲ）に送る選択情報信号１１８を生
成する回路 ２０１：データ信号群１１６ａ，１１６ｂ，１１６ｃ，
１１６ｄおよびコンディション・セレクト・レジスタ１
０３（ＣＳＲ）から送られてきた選択情報信号１１８を
用いてフラグ１０４ｄに入力すべき状態信号２０２を生
成する条件生成／選択回路 １５００：コンディション・セレクト・ビット，演算結
果のコンディション・コードおよび条件付き実行命令用
のコンディション・コードを保持するコントロール・レ
ジスタ（CR） １５０１：コントロール・レジスタ１５００とデータバ
ス１２１とを接続しているデータパス １５０２：コントロール・レジスタ１５００の読み出
し，書き込みを制御する信号
るレジスタファイル １０３：条件付き演算命令に使用するために選択された
コンディション・コード情報を保持するコンディション
・セレクト・レジスタ（CSR） １０４：演算結果のコンディション・コードおよび条件
付き実行命令用のコンディション・コードを保持するコ
ンディション・コード・レジスタ（CCR） １０５：様々な算術演算や論理演算を実行する演算器
（ALU） １０６：演算実行に必要な制御信号を生成する制御信号
生成回路 １０７：メモリ１０１の読み出し，書き込みを制御する
信号 １０８：コンディション・セレクト・レジスタ１０３
（ＣＳＲ）の読み出し，書き込みを制御する信号 １０９：レジスタ・ファイル内の各レジスタ毎のデータ
バス１２１あるいは算術論理演算器１０５とのデータの
入出力を制御する信号群 １１０：算術論理演算器１０５で実行する演算を選択
し，実行させるための制御信号群 １１１：メモリ１０１とデータバス１２１とを接続して
いるデータパス １１２：レジスタ・ファイル１０２とデータバス１２１
とを接続しているデータパス １１３，１１４：レジスタ・ファイル１０２から算術論
理演算器１０５へ供給されるソース・データ １１５：算術論理演算器１０５で実行された演算結果を
レジスタ・ファイル１０２へ書き込むべきデスティネー
ション・データ １１６：算術論理演算器１０５で実行された演算結果の
コンディション・コードをコンディション・コード・レ
ジスタ１０４（ＣＣＲ）に反映させるのに必要なデータ
信号群 １１７：コンディション・セレクト・レジスタ１０３
（ＣＳＲ）とデータバス１２１とを接続しているデータ
パス １１８：コンディション・セレクト・レジスタ１０３
（ＣＳＲ）に保持された選択されたコンディション・コ
ード情報をコンディション・コード・レジスタ１０４
（ＣＣＲ）に伝える信号 １１９：条件付き演算命令や通常の条件分岐命令の実行
制御のために、コンディション・コード・レジスタ１０
４（ＣＣＲ）の保持情報を制御信号生成回路１０６に伝
えるための信号 １２０：コンディション・コード・レジスタ１０４（Ｃ
ＣＲ）とデータバス１２１とを接続しているデータパス １２１：データバス １２２：コンディション・コード・レジスタ１０４（Ｃ
ＣＲ）の読み出し，書き込みを制御する信号 １０３ａ，１０３ｂ，１０３ｃ：コンディション・セレ
クト・レジスタ１０３を構成するフラグビット １０４ａ：演算結果が正か負かを示すフラグ（N） １０４ｂ：演算結果がゼロかどうかを示すフラグ（Z） １０４ｃ：演算結果がプロセッサが表現できるデータの
範囲を超えたことを示すフラグ（V） １０４ｄ：条件付き実行命令用のコンディション・コー
ドを保持するフラグ １１６ａ，１１６ｂ，１１６ｃ，１１６ｄ：算術論理演
算回路１０５から送られてくる演算結果のコンディショ
ン・コードをコンディション・コード・レジスタ１０４
（ＣＣＲ）に反映させるのに必要な個別のデータ信号 ２００：各フラグビットの情報をデコードして条件付き
演算命令で指定する条件をコンディション・コード・レ
ジスタ１０４（ＣＣＲ）に送る選択情報信号１１８を生
成する回路 ２０１：データ信号群１１６ａ，１１６ｂ，１１６ｃ，
１１６ｄおよびコンディション・セレクト・レジスタ１
０３（ＣＳＲ）から送られてきた選択情報信号１１８を
用いてフラグ１０４ｄに入力すべき状態信号２０２を生
成する条件生成／選択回路 １５００：コンディション・セレクト・ビット，演算結
果のコンディション・コードおよび条件付き実行命令用
のコンディション・コードを保持するコントロール・レ
ジスタ（CR） １５０１：コントロール・レジスタ１５００とデータバ
ス１２１とを接続しているデータパス １５０２：コントロール・レジスタ１５００の読み出
し，書き込みを制御する信号
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 9/30 - 9/36
G06F 9/40 - 9/42
Claims (6)
- 【請求項１】 データ処理を実行する演算回路と、該デ
ータ処理に必要なソースデータを供給する手段と、演算
結果を格納する演算結果格納手段と、指定された条件が
成立している時のみ演算を実行する条件付き演算命令を
実行する制御手段とを少なくとも具備するデータ処理装
置において、該条件付き演算命令に使われるべき複数の
条件から少なくとも１つの条件を選択する条件選択手段
と、該条件選択手段で選択された条件情報を保持する条
件情報保持手段と、少なくとも該選択された条件に基づ
いて演算結果の性質を表す情報を保持する手段をさらに
具備し、該条件付き演算命令は該選択された条件のうち
のひとつを指定して条件が成立しているときのみ、所要
の演算処理を実行する機能を有することを特徴とするデ
ータ処理装置。 - 【請求項２】 前記演算結果の性質を表す情報を保持す
る保持手段は、前記選択された条件に基づいて演算結果
の性質を表す情報以外に恒常的に演算結果の性質を表す
情報を同時に保持する手段を持つことを特徴とする請求
項１記載のデータ処理装置。 - 【請求項３】 前記条件選択手段は、恒常的に演算結果
の性質を表す複数の情報の中からひとつを選択すること
を特徴とする請求項１記載のデータ処理装置。 - 【請求項４】 前記条件付き演算命令は、命令コード中
に条件を指定するフィールドを持ち、該条件を指定する
フィールドは、無条件で実行する選択肢と、前記選択さ
れた条件情報を保持する手段で保持されている条件が真
の場合のみ所要の演算処理を実行する選択肢を少なくと
も持つことを特徴とする請求項１記載のデータ処理装
置。 - 【請求項５】 前記条件付き演算命令は、命令コード中
に条件を指定するフィールドを持ち、該条件を指定する
フィールドは、無条件で実行する選択肢と、前記選択さ
れた条件情報を保持する手段で保持されている条件が
「真」の場合に所要の演算処理を実行する選択肢と、
「偽」の場合に所要の演算処理を実行する選択肢とを少
なくとも持つことを特徴とする請求項１記載のデータ処
理装置。 - 【請求項６】 前記選択された条件情報を保持する手段
は、前記演算結果の性質を表す情報を保持する手段と同
一のレジスタで構成されていることを特徴とする請求項
１記載のデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11276795A JP3454393B2 (ja) | 1995-05-11 | 1995-05-11 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11276795A JP3454393B2 (ja) | 1995-05-11 | 1995-05-11 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08305563A JPH08305563A (ja) | 1996-11-22 |
| JP3454393B2 true JP3454393B2 (ja) | 2003-10-06 |
Family
ID=14595010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11276795A Expired - Fee Related JP3454393B2 (ja) | 1995-05-11 | 1995-05-11 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3454393B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6366999B1 (en) * | 1998-01-28 | 2002-04-02 | Bops, Inc. | Methods and apparatus to support conditional execution in a VLIW-based array processor with subword execution |
| EP1197875B1 (en) | 1998-12-16 | 2006-03-22 | Matsushita Electric Industrial Co., Ltd. | Conditional vector operation method and device thereof |
| JP4159586B2 (ja) | 2006-08-03 | 2008-10-01 | エヌイーシーコンピュータテクノ株式会社 | 情報処理装置および情報処理の高速化方法 |
| JP5888128B2 (ja) * | 2012-06-05 | 2016-03-16 | 富士通株式会社 | プロセッサ |
-
1995
- 1995-05-11 JP JP11276795A patent/JP3454393B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08305563A (ja) | 1996-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6408377B2 (en) | Dynamic allocation of resources in multiple microprocessor pipelines | |
| JPH0636515B2 (ja) | 通信プロセッサ装置 | |
| US5978822A (en) | Circuit for rotating, left shifting, or right shifting bits | |
| US5459847A (en) | Program counter mechanism having selector for selecting up-to-date instruction prefetch address based upon carry signal of adder which adds instruction size and LSB portion of address register | |
| US6553474B2 (en) | Data processor changing an alignment of loaded data | |
| JPH05150979A (ja) | 即値オペランド拡張方式 | |
| EP1143333B1 (en) | Microprocessor for supporting reduction of program codes in size | |
| US6760836B2 (en) | Apparatus for issuing an instruction to a suitable issue destination | |
| JP2006517322A (ja) | パイプライン化ディジタルプロセッサにおけるハザード検出および管理のための方法および装置 | |
| JPH0673105B2 (ja) | 命令パイプライン方式のマイクロプロセッサ | |
| JP3479385B2 (ja) | 情報処理装置 | |
| JP3454393B2 (ja) | データ処理装置 | |
| US5349671A (en) | Microprocessor system generating instruction fetch addresses at high speed | |
| US6670895B2 (en) | Method and apparatus for swapping the contents of address registers | |
| JPH08212075A (ja) | 情報処理装置 | |
| US5832257A (en) | Digital signal processing method and system employing separate program and data memories to store data | |
| EP0334131B1 (en) | Data processor performing operation on data having length shorter than one-word length | |
| US6308262B1 (en) | System and method for efficient processing of instructions using control unit to select operations | |
| JP3769445B2 (ja) | データ駆動型情報処理装置 | |
| JP2000112754A (ja) | データ処理装置 | |
| US20050033939A1 (en) | Address generation | |
| JPH07200289A (ja) | 情報処理装置 | |
| JP5311008B2 (ja) | 信号処理プロセッサ及び半導体装置 | |
| JPS63276126A (ja) | 命令デコ−ド回路 | |
| JP2001034603A (ja) | 積和演算処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |