JPS62236054A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPS62236054A JPS62236054A JP61080783A JP8078386A JPS62236054A JP S62236054 A JPS62236054 A JP S62236054A JP 61080783 A JP61080783 A JP 61080783A JP 8078386 A JP8078386 A JP 8078386A JP S62236054 A JPS62236054 A JP S62236054A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- input
- keyword
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Storage Device Security (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は読み出し専用の半導体記憶装置に関し、特にデ
ータの機密を保護する回路を備えた半導体記憶装置に関
する。
ータの機密を保護する回路を備えた半導体記憶装置に関
する。
従来、読み出し専用の半導体記憶装ｆ（以後ＲＯＭと略
記する）は、アドレス信号と読み出し制御信号を入力す
るとそのアドレスで指定されたメモリセルのデータがそ
のまま出力された。
記する）は、アドレス信号と読み出し制御信号を入力す
るとそのアドレスで指定されたメモリセルのデータがそ
のまま出力された。
そのため、データが記憶されているＲＯＭを入手すれば
、誰れでも容易に記憶データを読み出すことができ、デ
ータの機密を保てないという問題があった。
、誰れでも容易に記憶データを読み出すことができ、デ
ータの機密を保てないという問題があった。
そとで、正しいキーワードが入力されない限りデータの
読み出しを禁止するＲＯＭが提案された。
読み出しを禁止するＲＯＭが提案された。
しかし、データが出力されているか否かは出力を観測し
ていれば容易゛に判断できるので、キーワードはたやす
く知ることができるという欠点がある。
ていれば容易゛に判断できるので、キーワードはたやす
く知ることができるという欠点がある。
さらに、ＲＯＭの内部には読み出すべきデータがそのま
ま記憶されているので、ＲＯＭの内部を解析すればデー
タの解読は困難ではないという欠点がある。
ま記憶されているので、ＲＯＭの内部を解析すればデー
タの解読は困難ではないという欠点がある。
本発明のＲＯＭは上記のような欠点に着目してなされた
もので、キーワードを保持する回路と、このキーワード
を外部から前記保持回路に書込む手段と、前記保持回路
の出力信号とメモリセルデータのセンスアンプ回路の出
力信号とを入力とする論理演算回路とを有し、前記論理
演算回路の出力信号をデータとして出力することを特徴
としている。
もので、キーワードを保持する回路と、このキーワード
を外部から前記保持回路に書込む手段と、前記保持回路
の出力信号とメモリセルデータのセンスアンプ回路の出
力信号とを入力とする論理演算回路とを有し、前記論理
演算回路の出力信号をデータとして出力することを特徴
としている。
次に、本発明について図面を参照してその動作を説明す
る。
る。
第１図は本発明のＲＯＭの構成例を示す。アドレス入力
端子１からアドレス信号を入力すると、Ｘデコーダ２・
Ｙデコーダ４及びＹセレクタ５によりメモリセルアレイ
３の中から入力アドレス信号に対応したメモリセルが選
択され、そのセルに記憶されているデータがセンスアン
プ回路６で増幅されて論理演算回路７０１つの入力信号
となる。
端子１からアドレス信号を入力すると、Ｘデコーダ２・
Ｙデコーダ４及びＹセレクタ５によりメモリセルアレイ
３の中から入力アドレス信号に対応したメモリセルが選
択され、そのセルに記憶されているデータがセンスアン
プ回路６で増幅されて論理演算回路７０１つの入力信号
となる。
ゝ また、キーワード保持回路化保持されている
キーワードが論理演算回路７のもう１つの入力信号とな
る。
キーワードが論理演算回路７のもう１つの入力信号とな
る。
上記の入力信号は論理演算回路７で論理演算され、その
演算結果は入出力回路１０を通してデータ出力端子１１
に出力される。
演算結果は入出力回路１０を通してデータ出力端子１１
に出力される。
キーワード保持回路９はＲＯＭを使用中にキーワードが
保持できれば良く、たとえば、第２図に示すような簡単
なフリップフロップで良い。キーワードを外部からキー
ワード保持回路９に書込む手段として、第１図ではデー
タ出力端子１１を入力端子として兼用し、入出力回路１
０を通しているが、アドレス入力端子１を利用しても良
い。この場合、入出力回路１０は単に出力回路となる。
保持できれば良く、たとえば、第２図に示すような簡単
なフリップフロップで良い。キーワードを外部からキー
ワード保持回路９に書込む手段として、第１図ではデー
タ出力端子１１を入力端子として兼用し、入出力回路１
０を通しているが、アドレス入力端子１を利用しても良
い。この場合、入出力回路１０は単に出力回路となる。
ことは言うまでもない。いずれの場合も、キーワードを
端子に印加し、かつ、キーワード書込み指令を入力する
。外部からのキーワード書込み指令に応じて、書込み信
号発生回路８から書込み信号φＷが出力される。
端子に印加し、かつ、キーワード書込み指令を入力する
。外部からのキーワード書込み指令に応じて、書込み信
号発生回路８から書込み信号φＷが出力される。
一般に、ＲＯＭの入力・出力端子はすでにその機能を定
義されているので、キーワード書込み指令は、キーワー
ド入力に使用する端子以外の端子を通常便用電圧範囲外
たとえば電源電圧以上の電圧を印加したときに、内部に
書込み信号φＷが発生するようＫすると良い。
義されているので、キーワード書込み指令は、キーワー
ド入力に使用する端子以外の端子を通常便用電圧範囲外
たとえば電源電圧以上の電圧を印加したときに、内部に
書込み信号φＷが発生するようＫすると良い。
キーワードはＲＯＭのデータを読み出す前に一度だけ書
込めば、電源を切らない限シ保持される。
込めば、電源を切らない限シ保持される。
次に、論理演算回路７の具体的な構成例を第３図に示す
。
。
たとえば、１語８ビツトのＲＯＭの場合、論理演算回路
７はセンスアンプ回路６の出力信号５ｎ（ｎ＝θ〜７）
とキーワード保持回路９の出力信号血とをそれぞれ入力
とする排他的論理和１２で構成され、その排他的論理和
１２の出力Ｄｎを論理演算回路７の出力信号とする。
７はセンスアンプ回路６の出力信号５ｎ（ｎ＝θ〜７）
とキーワード保持回路９の出力信号血とをそれぞれ入力
とする排他的論理和１２で構成され、その排他的論理和
１２の出力Ｄｎを論理演算回路７の出力信号とする。
いま、キーワードをＫｏ Ｋ１−［、＝００００１１１
１と仮定する。このとき、センスアンプ回路６の出力信
号をＳ。Ｓｌ・・・Ｓ？＝１０１０１０１０とすると、
排他的論理和１２の出力はＤｏ Ｄｓ ・−Ｄ、＝：１
０１００１０１となる。すなわち、読み出すべきデータ
は１０１００１０１（＝ＤｏＤ１・・Ｄ？）であるが、
それに対応するメモリセルに記憶されているデータは１
０１０１０１０ （＝Ｓｏ Ｓｔ・・・Ｓｔ）である。
１と仮定する。このとき、センスアンプ回路６の出力信
号をＳ。Ｓｌ・・・Ｓ？＝１０１０１０１０とすると、
排他的論理和１２の出力はＤｏ Ｄｓ ・−Ｄ、＝：１
０１００１０１となる。すなわち、読み出すべきデータ
は１０１００１０１（＝ＤｏＤ１・・Ｄ？）であるが、
それに対応するメモリセルに記憶されているデータは１
０１０１０１０ （＝Ｓｏ Ｓｔ・・・Ｓｔ）である。
もし、誤まったキーワードに、に、、、−Ｋｙ”００１
１００１１を書込むと、出力はり、Ｄ！、、、Ｄ、＝１
００１１００１となり、本来読み出すべきデータと一致
しない。
１００１１を書込むと、出力はり、Ｄ！、、、Ｄ、＝１
００１１００１となり、本来読み出すべきデータと一致
しない。
このように、ＲＯＭのメモリセルに記憶させるデータは
、本来読み出すべきデータとは異なるので、たとえ、Ｒ
ＯＭのメモリセルに記憶されているデータを解読したと
しても本来のデータを知ることはできない。また、キー
ワードが誤まっている場合は本来読み出すべきデータが
復元できないのはもちろん、いかなるキーワードを書込
んでも４Ｑらかのデータは出力されるので、正しいキー
ワードを判断し、本来のデータを知ることはできないの
で、データの機密を保つことができる。
、本来読み出すべきデータとは異なるので、たとえ、Ｒ
ＯＭのメモリセルに記憶されているデータを解読したと
しても本来のデータを知ることはできない。また、キー
ワードが誤まっている場合は本来読み出すべきデータが
復元できないのはもちろん、いかなるキーワードを書込
んでも４Ｑらかのデータは出力されるので、正しいキー
ワードを判断し、本来のデータを知ることはできないの
で、データの機密を保つことができる。
一般ＫＲＯＭは１語８ビツトで構成されるが、それ以外
のビット長でも上記排他的論理和１２をビット長に応じ
て並列に構成すれば良い。しかし、ビット長に−１させ
る必要はない。また、論理演算回路７は排他的論理和に
限らず、たとえば、加算回路や減算回路などでも良いし
それらを混用しても良いが、排他的論理和またはその論
理否定は回路も簡単で、論理演算に要する時間も小さい
ため、従来のＲＯＭに論理演算回路を付加したことによ
るチップサイズやスピード特性に与える影響は小さい。
のビット長でも上記排他的論理和１２をビット長に応じ
て並列に構成すれば良い。しかし、ビット長に−１させ
る必要はない。また、論理演算回路７は排他的論理和に
限らず、たとえば、加算回路や減算回路などでも良いし
それらを混用しても良いが、排他的論理和またはその論
理否定は回路も簡単で、論理演算に要する時間も小さい
ため、従来のＲＯＭに論理演算回路を付加したことによ
るチップサイズやスピード特性に与える影響は小さい。
さらに、本発明によるＲＯＭは、マスクＲＯＭでもプロ
グラマブルＲＯＭでもかまわない。また、０ＭＯ８構造
、ＮＭＯ８構造を問わない。
グラマブルＲＯＭでもかまわない。また、０ＭＯ８構造
、ＮＭＯ８構造を問わない。
以上説明したように本発明は、キーワードを保持する回
路と、このキーワードを外部から前記保持回路に書込む
手段と、前記保持回路の出力信号とメモリセルデータの
センスアンプ回路の出力信号とを入力とする論理演算回
路とを有し、その論理演算回路の出力信号をＲＯＭのデ
ータとして出力することにより、誤ったキーワードが入
力された場合は本来読み出すべきデータが復元できない
３ のはもちろん・“がなるキーワードであ−て
も何らかのデータが出力されるので、正しいキーワード
を判断し本来のデータを知ることはできない。
路と、このキーワードを外部から前記保持回路に書込む
手段と、前記保持回路の出力信号とメモリセルデータの
センスアンプ回路の出力信号とを入力とする論理演算回
路とを有し、その論理演算回路の出力信号をＲＯＭのデ
ータとして出力することにより、誤ったキーワードが入
力された場合は本来読み出すべきデータが復元できない
３ のはもちろん・“がなるキーワードであ−て
も何らかのデータが出力されるので、正しいキーワード
を判断し本来のデータを知ることはできない。
さらに、ＲＯＭのメモリセルに記憶されているデータか
ら、正しいキーワードを使用して初めて本来読み出すべ
きデータが復元できるので、たとえＲＯＭに記憶されて
いるデータを解読しても本来のデータを知ることはでき
ないので、データの機密を保護することができる効果が
ある。
ら、正しいキーワードを使用して初めて本来読み出すべ
きデータが復元できるので、たとえＲＯＭに記憶されて
いるデータを解読しても本来のデータを知ることはでき
ないので、データの機密を保護することができる効果が
ある。
第１図は本発明の半導体記憶装置の構成例を示すブロッ
ク図、第２図は本発明に係るキーワード保持回路と、キ
ーワードの書き込み手段の一実施例を示す回路構成図、
第３図は本発明に係る論理演算回路の一実施例を示す構
成図である。 １・・・・・・アドレス入力端子、１１・・・・・・デ
ータ出力端子、１２・・・・・・排他的論理和回路、φ
Ｗ・・・・・・書込み信号、Ｓｎ・・・・・・センスア
ンプ回路出力信号、Ｋｎ・・・・・・キーワード保持回
路出力信号、Ｄｎ・・・・・・論理演算回路出力信号、
ＫＩｎ・・・・・・キーワード保持回路入力信号。 （、・
ク図、第２図は本発明に係るキーワード保持回路と、キ
ーワードの書き込み手段の一実施例を示す回路構成図、
第３図は本発明に係る論理演算回路の一実施例を示す構
成図である。 １・・・・・・アドレス入力端子、１１・・・・・・デ
ータ出力端子、１２・・・・・・排他的論理和回路、φ
Ｗ・・・・・・書込み信号、Ｓｎ・・・・・・センスア
ンプ回路出力信号、Ｋｎ・・・・・・キーワード保持回
路出力信号、Ｄｎ・・・・・・論理演算回路出力信号、
ＫＩｎ・・・・・・キーワード保持回路入力信号。 （、・
Claims (1)
- キーワードを保持する回路と、このキーワードを外部か
ら前記保持回路に書込む手段と、前記保持回路の出力信
号とメモリセルデータのセンスアンプ回路の出力信号と
を入力とする論理演算回路とを有し、前記論理演算回路
の出力信号をデータとして出力することを特徴とする半
導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61080783A JPS62236054A (ja) | 1986-04-07 | 1986-04-07 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61080783A JPS62236054A (ja) | 1986-04-07 | 1986-04-07 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62236054A true JPS62236054A (ja) | 1987-10-16 |
Family
ID=13728040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61080783A Pending JPS62236054A (ja) | 1986-04-07 | 1986-04-07 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62236054A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0844631A (ja) * | 1994-07-29 | 1996-02-16 | Nec Kyushu Ltd | 半導体装置 |
| JP2002268947A (ja) * | 2001-03-12 | 2002-09-20 | Toppan Printing Co Ltd | 暗号化メモリ装置及びｌｓｉ装置 |
| US7446413B2 (en) | 2002-05-21 | 2008-11-04 | Matsushita Electric Industrial Co., Ltd. | Circuit apparatus and method for operating the same |
-
1986
- 1986-04-07 JP JP61080783A patent/JPS62236054A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0844631A (ja) * | 1994-07-29 | 1996-02-16 | Nec Kyushu Ltd | 半導体装置 |
| JP2002268947A (ja) * | 2001-03-12 | 2002-09-20 | Toppan Printing Co Ltd | 暗号化メモリ装置及びｌｓｉ装置 |
| US7446413B2 (en) | 2002-05-21 | 2008-11-04 | Matsushita Electric Industrial Co., Ltd. | Circuit apparatus and method for operating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940002754B1 (ko) | 반도체 집적회로 장치의 제어방법 | |
| KR970051455A (ko) | 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치 | |
| KR870000598A (ko) | 메모리 테스트 회로 | |
| JP2669303B2 (ja) | ビットエラー訂正機能付き半導体メモリ | |
| JPH09312099A (ja) | 半導体記憶装置及びそのアクセス方法 | |
| KR960004734B1 (ko) | 정보 보호방법 및 정보기억미디어 | |
| JPS62236054A (ja) | 半導体記憶装置 | |
| KR19990056396A (ko) | 동시 칼럼선택라인 활성화 회로를 구비하는 반도체 메모리장치 및 칼럼 선택 라인 제어방법 | |
| KR100374367B1 (ko) | 반도체 메모리 | |
| JPS6325748A (ja) | 電子回路の制御方法およびこの制御方法を実施するための回路 | |
| KR950004796A (ko) | 시스템 상호접속을 위한 주사 프로그램가능한 검사 행렬 | |
| JPS6076094A (ja) | 読み出し専用メモリ | |
| JPH02212952A (ja) | メモリアクセス制御方式 | |
| JP2661150B2 (ja) | データ転送装置 | |
| JPS62233867A (ja) | リ−ドオンリメモリ | |
| JP2535833B2 (ja) | 集積回路 | |
| JPS642177Y2 (ja) | ||
| JPS59113600A (ja) | 高信頼記憶回路装置 | |
| JPH01162957A (ja) | 半導体記憶装置 | |
| JP3057749B2 (ja) | 入出力ポート | |
| JPH0877076A (ja) | 不揮発性メモリ | |
| RU2055391C1 (ru) | Запоминающее устройство | |
| KR100253361B1 (ko) | 메모리의 출력데이터 보호 회로 | |
| JPH0564361B2 (ja) | ||
| JPH03116487A (ja) | メモリー回路 |