JPH04107656A - 画像処理アドレス変換方式 - Google Patents
画像処理アドレス変換方式Info
- Publication number
- JPH04107656A JPH04107656A JP22620590A JP22620590A JPH04107656A JP H04107656 A JPH04107656 A JP H04107656A JP 22620590 A JP22620590 A JP 22620590A JP 22620590 A JP22620590 A JP 22620590A JP H04107656 A JPH04107656 A JP H04107656A
- Authority
- JP
- Japan
- Prior art keywords
- address
- bit
- signal
- image
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は画像処理アドレス変換方式に関し、特に画像メ
モリを使用し画像データの読み書きにより画像変換処理
を行う場合における、Ｘ、Ｙアドレスを画像メモリの連
続したアドレスに変換するための画像処理アドレス変換
方式に関する。
モリを使用し画像データの読み書きにより画像変換処理
を行う場合における、Ｘ、Ｙアドレスを画像メモリの連
続したアドレスに変換するための画像処理アドレス変換
方式に関する。
従来、画像データを画像メモリに格納して各種画像変換
処理を行う場合、コンピュータにより画像変換用メモリ
を使用してＸ、Ｙアドレスで画像変換の演算処理は行い
、指定されるＸ、Ｙアドレスの範囲に応じたメモリフォ
ーマットに変換し、更に、Ｘ、Ｙアドレスを連続した画
像表示メモリのアドレスに変換してデータを画像表示メ
モリへ転送している。
処理を行う場合、コンピュータにより画像変換用メモリ
を使用してＸ、Ｙアドレスで画像変換の演算処理は行い
、指定されるＸ、Ｙアドレスの範囲に応じたメモリフォ
ーマットに変換し、更に、Ｘ、Ｙアドレスを連続した画
像表示メモリのアドレスに変換してデータを画像表示メ
モリへ転送している。
上述したように従来は画像変換処理を行う場合に、コン
ピュータでｘ、Ｙアドレスで画像変換の演算処理は行い
、更に、指定されるＸ、Ｙアドレスの範囲に応じてｘ、
Ｙアドレスを連続した画像表示メモリのアドレスに変換
処理しているので、画像データが多量になると画像変換
処理に時間を要するという問題点がある。
ピュータでｘ、Ｙアドレスで画像変換の演算処理は行い
、更に、指定されるＸ、Ｙアドレスの範囲に応じてｘ、
Ｙアドレスを連続した画像表示メモリのアドレスに変換
処理しているので、画像データが多量になると画像変換
処理に時間を要するという問題点がある。
本発明の目的は、従来ソフトウェアで処理していた複雑
なアドレス変換処理をハードウェアで処理することによ
って、コンピュータの負荷を軽減すると共に、画像変換
処理時間を短縮できる画像処理アドレス変換方式を提供
することにある。
なアドレス変換処理をハードウェアで処理することによ
って、コンピュータの負荷を軽減すると共に、画像変換
処理時間を短縮できる画像処理アドレス変換方式を提供
することにある。
〔課題を解決するための手段〕
本発明の画像処理アドレス変換方式は、アドレス信号に
応じて画像データの読み書きを行う少なくとも２Ｎワー
ド（Ｎは２以上の整数）の容量を有する記憶手段と、指
定されるＸおよびＹアドレス範囲に応じて画像変換演算
を行いＸおよびＸアドレス信号をそれぞれ出力する演算
手段と、前記ＸおよびＸアドレス信号をそれぞれ受け前
記記憶手段に対するＮビットの前記アドレス信号を出力
するアドレス変換手段とを備え、前記演算手段は、前記
指定されるＸアドレス範囲の最大値２Ａ ＜Ａは正の整
数）に対応したＡ本のビット信号線を介してＭビット（
ＭはＭ＜Ｎの正の整数）の前記Ｘアドレス信号を送出す
ると共に、前記指定されるＹアドレス範囲の最大値２Ｂ
（Ｂは正の整数）に対応したＢ本のビット信号線を介
して（Ｎ−Ｍ）ビットの前記Ｘアドレス信号を送出し、
また、前記アドレス変換手段は、前記指定されるＸおよ
びＹアドレス範囲に応じて前記Ａ本のビット信号線から
前記ＭビットのＸアドレス信号を選択して出力すると共
に、前記Ｂ本のビット信号線から前記（Ｎ−Ｍ）ビット
のＸアドレス信号を選択して出力する構成である。また
、前記アドレス変換手段をＲＯＭで構成してもよい。
応じて画像データの読み書きを行う少なくとも２Ｎワー
ド（Ｎは２以上の整数）の容量を有する記憶手段と、指
定されるＸおよびＹアドレス範囲に応じて画像変換演算
を行いＸおよびＸアドレス信号をそれぞれ出力する演算
手段と、前記ＸおよびＸアドレス信号をそれぞれ受け前
記記憶手段に対するＮビットの前記アドレス信号を出力
するアドレス変換手段とを備え、前記演算手段は、前記
指定されるＸアドレス範囲の最大値２Ａ ＜Ａは正の整
数）に対応したＡ本のビット信号線を介してＭビット（
ＭはＭ＜Ｎの正の整数）の前記Ｘアドレス信号を送出す
ると共に、前記指定されるＹアドレス範囲の最大値２Ｂ
（Ｂは正の整数）に対応したＢ本のビット信号線を介
して（Ｎ−Ｍ）ビットの前記Ｘアドレス信号を送出し、
また、前記アドレス変換手段は、前記指定されるＸおよ
びＹアドレス範囲に応じて前記Ａ本のビット信号線から
前記ＭビットのＸアドレス信号を選択して出力すると共
に、前記Ｂ本のビット信号線から前記（Ｎ−Ｍ）ビット
のＸアドレス信号を選択して出力する構成である。また
、前記アドレス変換手段をＲＯＭで構成してもよい。
次に図面を参照して本発明を説明する。
第１図は本発明の一実施例を示す図であり、ＣＰＵＩ、
アドレス変換部２、画像メモリ３を備えている。ＣＰＵ
１は、指定されるメモリフォーマットに応じて画像変換
のための演算を行い、Ｘアドレス信号およびＸアドレス
信号をＸアドレスバス１１およびＹアドレスバス１２を
介してそれぞれアドレス変換部２へ送出する。アドレス
変換部２は、ＣＰＵＩが送出するＸアドレス信号および
Ｘアドレス信号を受け、これを指定されるメモリフォー
マットに応じて連続したメモリアドレス信号に変換しメ
モリアドレスバス１３を介して画像メモリ３へ送出する
０画像メモリ３は、アドレス変換部２からのメモリアド
レス信号およびＣＰＵ１から制御線１６を介して送出さ
れるメモリ制御信号に応じて、データバス１４を介して
１ワード毎に画像データの読み書きを行う。
アドレス変換部２、画像メモリ３を備えている。ＣＰＵ
１は、指定されるメモリフォーマットに応じて画像変換
のための演算を行い、Ｘアドレス信号およびＸアドレス
信号をＸアドレスバス１１およびＹアドレスバス１２を
介してそれぞれアドレス変換部２へ送出する。アドレス
変換部２は、ＣＰＵＩが送出するＸアドレス信号および
Ｘアドレス信号を受け、これを指定されるメモリフォー
マットに応じて連続したメモリアドレス信号に変換しメ
モリアドレスバス１３を介して画像メモリ３へ送出する
０画像メモリ３は、アドレス変換部２からのメモリアド
レス信号およびＣＰＵ１から制御線１６を介して送出さ
れるメモリ制御信号に応じて、データバス１４を介して
１ワード毎に画像データの読み書きを行う。
第２図はアドレス変換部２の一実施例を示す図であり、
第３図は第２図に示すアドレス変換部２の動作を説明す
るための図である。同図では、画像メモリ３の容量は２
２４ビツト（１６Ｍビット）とし、また、メモリフォー
マットは５種類設定した場合を示している。メモリフォ
ーマットは、ＸアドレスおよびＹアドレスの範囲に応じ
てあらかじめ設定されるものであり、例えば、メモリフ
ォーマット■は、Ｘアドレスの範囲は２ ” （１６Ｋ
）であり、画像メモリの容量が２２４ワード（１６Ｍ
ワード）であるからＹアドレスの範囲は２ ” （ＩＫ
）に設定される。また、５種類のメモリフォーマットの
内Ｘアドレスの範囲が最大となるのはメモリフォーマッ
トＩの場合で２１６（６４Ｋ ）であり、またＹアドレ
スの範囲が最大となるのはメモリフォーマットＶの場合
で２１２（４Ｋ）である。
第３図は第２図に示すアドレス変換部２の動作を説明す
るための図である。同図では、画像メモリ３の容量は２
２４ビツト（１６Ｍビット）とし、また、メモリフォー
マットは５種類設定した場合を示している。メモリフォ
ーマットは、ＸアドレスおよびＹアドレスの範囲に応じ
てあらかじめ設定されるものであり、例えば、メモリフ
ォーマット■は、Ｘアドレスの範囲は２ ” （１６Ｋ
）であり、画像メモリの容量が２２４ワード（１６Ｍ
ワード）であるからＹアドレスの範囲は２ ” （ＩＫ
）に設定される。また、５種類のメモリフォーマットの
内Ｘアドレスの範囲が最大となるのはメモリフォーマッ
トＩの場合で２１６（６４Ｋ ）であり、またＹアドレ
スの範囲が最大となるのはメモリフォーマットＶの場合
で２１２（４Ｋ）である。
従って、ＣＰＵ１は指定されるメモリフォーマットに応
じて、Ｍビット（Ｍは正の整数）のＸアドレス信号を１
６本のビット信号線Ａｇ〜Ａ１５を介して送出すると共
に、（２４−Ｍ）ビットのＹアドレス信号を１２本のビ
ット信号線Ａ□６〜Ａ２７を介して送出する。
じて、Ｍビット（Ｍは正の整数）のＸアドレス信号を１
６本のビット信号線Ａｇ〜Ａ１５を介して送出すると共
に、（２４−Ｍ）ビットのＹアドレス信号を１２本のビ
ット信号線Ａ□６〜Ａ２７を介して送出する。
アドレス変換部２は、Ｘアドレスのビット信号線Ａ。〜
Ａ１５およびＹアドレスのビット信号線Ａ、１６〜Ａ２
７を介してＸアドレス信号およびＹアドレス信号をそれ
ぞれ受け、ビット信号線Ａ。〜Ａ１５内Ａ。〜Ａ□□の
信号をそのままメモリアドレスＡＤｏ〜ＡＤ１□として
出力すると共に、ビット信号線Ａ１６〜Ａ２７内Ａ１６
〜Ａ２３の信号をそのままメモリアドレスバス工６〜Ａ
Ｄ２３として出力する。また、ビット信号線Ａ。〜Ａ１
５内Ａ□２〜Ａ １５、およびビット信号線Ａ１６〜Ａ
２７の内Ａ２４〜Ａ２７を選択回路２０のスイッチ２１
〜２４の接点ａ、ｂにそれぞれ接続し、制御線１５を介
してＣＰＵＩにより指定されるメモリフォーマットに応
じてスイッチ２１〜２４を動作させて接点ａ、ｂのいず
れかを選択しメモリアドレスＡ０１２〜Ａ Ｉ）１５と
して出力する。第２図ではメモリフォーマット■の場合
を示している。このようにして連続したメモリアドレス
ＡＤｏ〜ＡＤ２３に変換する。 なお、アドレス変換部
２はＲＯＭを使用することによって容易に実現できる。
Ａ１５およびＹアドレスのビット信号線Ａ、１６〜Ａ２
７を介してＸアドレス信号およびＹアドレス信号をそれ
ぞれ受け、ビット信号線Ａ。〜Ａ１５内Ａ。〜Ａ□□の
信号をそのままメモリアドレスＡＤｏ〜ＡＤ１□として
出力すると共に、ビット信号線Ａ１６〜Ａ２７内Ａ１６
〜Ａ２３の信号をそのままメモリアドレスバス工６〜Ａ
Ｄ２３として出力する。また、ビット信号線Ａ。〜Ａ１
５内Ａ□２〜Ａ １５、およびビット信号線Ａ１６〜Ａ
２７の内Ａ２４〜Ａ２７を選択回路２０のスイッチ２１
〜２４の接点ａ、ｂにそれぞれ接続し、制御線１５を介
してＣＰＵＩにより指定されるメモリフォーマットに応
じてスイッチ２１〜２４を動作させて接点ａ、ｂのいず
れかを選択しメモリアドレスＡ０１２〜Ａ Ｉ）１５と
して出力する。第２図ではメモリフォーマット■の場合
を示している。このようにして連続したメモリアドレス
ＡＤｏ〜ＡＤ２３に変換する。 なお、アドレス変換部
２はＲＯＭを使用することによって容易に実現できる。
以上説明したように本発明は、アドレス信号に応じて画
像データの読み書きを行う少なくとも２Ｎワード（Ｎは
２以上の整数）の容量を有する画像メモリを使用し、指
定されるＸ、Ｙアドレス範囲に応じてＣＰＵから出力さ
れるＭビット（ＭはＭ＜Ｎの正の整数）のＸアドレス信
号および（Ｎ−Ｍ）ビットのＹアドレスを、指定される
Ｘアドレス範囲の最大値２Ａ （Ａは正の整数）に対応
したＡ本のビット信号線および指定されるＹアドレス範
囲の最大値２Ｂに対応したＢ本（Ｂは正の整数）のビッ
ト信号線を介して受け、指定されるＸ、Ｙアドレス範囲
に応じてＡ本のビット信号線からＭビットのＸアドレス
信号を選択すると共に、Ｂ本のビット信号線がら（Ｎ−
Ｍ）ビットのＹアドレス信号を選択することによって連
続した画像アドレスに変換するので、ＲＯＭ等を使用す
ることによって、従来ソフトウェアで処理していた複雑
なアドレス変換処理が簡単且つ高速に処理でき、コンピ
ュータの負荷を軽減できると共に、画像変換処理時間を
短縮できる。
像データの読み書きを行う少なくとも２Ｎワード（Ｎは
２以上の整数）の容量を有する画像メモリを使用し、指
定されるＸ、Ｙアドレス範囲に応じてＣＰＵから出力さ
れるＭビット（ＭはＭ＜Ｎの正の整数）のＸアドレス信
号および（Ｎ−Ｍ）ビットのＹアドレスを、指定される
Ｘアドレス範囲の最大値２Ａ （Ａは正の整数）に対応
したＡ本のビット信号線および指定されるＹアドレス範
囲の最大値２Ｂに対応したＢ本（Ｂは正の整数）のビッ
ト信号線を介して受け、指定されるＸ、Ｙアドレス範囲
に応じてＡ本のビット信号線からＭビットのＸアドレス
信号を選択すると共に、Ｂ本のビット信号線がら（Ｎ−
Ｍ）ビットのＹアドレス信号を選択することによって連
続した画像アドレスに変換するので、ＲＯＭ等を使用す
ることによって、従来ソフトウェアで処理していた複雑
なアドレス変換処理が簡単且つ高速に処理でき、コンピ
ュータの負荷を軽減できると共に、画像変換処理時間を
短縮できる。
第１図は本発明の一実施例を示す図、第２図はアドレス
変換部２の一実施例を示す図、第３図は第２図に示すア
ドレス変換部２の動作を説明するための図である。 １・・・ＣＰＵ、２・・・アドレス変換部、３・・・画
像メモリ、１１・・・Ｘアドレスバス、１２・・・Ｙア
ドレスバス、１３・・・メモリアドレスバス、１４・・
・データバス、１５．１６・・・制御線、２０−・・選
択回路、２１〜２５・・・スイッチ。 ηＩ Ｉ
変換部２の一実施例を示す図、第３図は第２図に示すア
ドレス変換部２の動作を説明するための図である。 １・・・ＣＰＵ、２・・・アドレス変換部、３・・・画
像メモリ、１１・・・Ｘアドレスバス、１２・・・Ｙア
ドレスバス、１３・・・メモリアドレスバス、１４・・
・データバス、１５．１６・・・制御線、２０−・・選
択回路、２１〜２５・・・スイッチ。 ηＩ Ｉ
Claims (1)
- 【特許請求の範囲】 １、アドレス信号に応じて画像データの読み書きを行う
少なくとも２＾Ｎワード（Ｎは２以上の整数）の容量を
有する記憶手段と、指定されるＸおよびＹアドレス範囲
に応じて画像変換演算を行いＸおよびＹアドレス信号を
それぞれ出力する演算手段と、前記ＸおよびＹアドレス
信号をそれぞれ受け前記記憶手段に対するＮビットの前
記アドレス信号を出力するアドレス変換手段とを備え、
前記演算手段は、前記指定されるＸアドレス範囲の最大
値２＾Ａ（Ａは正の整数）に対応したＡ本のビット信号
線を介してＭビット（ＭはＭ＜Ｎの正の整数）の前記Ｘ
アドレス信号を送出すると共に、前記指定されるＹアド
レス範囲の最大値２＾Ｂ（Ｂは正の整数）に対応したＢ
本のビット信号線を介して（Ｎ−Ｍ）ビットの前記Ｙア
ドレス信号を送出し、また、前記アドレス変換手段は、
前記指定されるＸおよびＹアドレス範囲に応じて前記Ａ
本のビット信号線から前記ＭビットのＸアドレス信号を
選択して出力すると共に、前記Ｂ本のビット信号線から
前記（Ｎ−Ｍ）ビットのＹアドレス信号を選択して出力
することを特徴とする画像処理アドレス変換方式。 ２、前記アドレス変換手段がＲＯＭで構成されることを
特徴とする請求項１記載の画像処理アドレス変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22620590A JPH04107656A (ja) | 1990-08-28 | 1990-08-28 | 画像処理アドレス変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22620590A JPH04107656A (ja) | 1990-08-28 | 1990-08-28 | 画像処理アドレス変換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04107656A true JPH04107656A (ja) | 1992-04-09 |
Family
ID=16841542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22620590A Pending JPH04107656A (ja) | 1990-08-28 | 1990-08-28 | 画像処理アドレス変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04107656A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7963594B2 (en) | 2006-11-01 | 2011-06-21 | Amerigon Incorporated | Chair with air conditioning device |
| US10219323B2 (en) | 2014-02-14 | 2019-02-26 | Genthrem Incorporated | Conductive convective climate controlled seat |
| US10266031B2 (en) | 2013-11-05 | 2019-04-23 | Gentherm Incorporated | Vehicle headliner assembly for zonal comfort |
| USRE47574E1 (en) | 2006-05-31 | 2019-08-20 | Gentherm Incorporated | Structure based fluid distribution system |
| US10589647B2 (en) | 2013-12-05 | 2020-03-17 | Gentherm Incorporated | Systems and methods for climate controlled seats |
| US11033058B2 (en) | 2014-11-14 | 2021-06-15 | Gentherm Incorporated | Heating and cooling technologies |
| US11639816B2 (en) | 2014-11-14 | 2023-05-02 | Gentherm Incorporated | Heating and cooling technologies including temperature regulating pad wrap and technologies with liquid system |
| US11857004B2 (en) | 2014-11-14 | 2024-01-02 | Gentherm Incorporated | Heating and cooling technologies |
-
1990
- 1990-08-28 JP JP22620590A patent/JPH04107656A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE47574E1 (en) | 2006-05-31 | 2019-08-20 | Gentherm Incorporated | Structure based fluid distribution system |
| US7963594B2 (en) | 2006-11-01 | 2011-06-21 | Amerigon Incorporated | Chair with air conditioning device |
| US10266031B2 (en) | 2013-11-05 | 2019-04-23 | Gentherm Incorporated | Vehicle headliner assembly for zonal comfort |
| US10589647B2 (en) | 2013-12-05 | 2020-03-17 | Gentherm Incorporated | Systems and methods for climate controlled seats |
| US10219323B2 (en) | 2014-02-14 | 2019-02-26 | Genthrem Incorporated | Conductive convective climate controlled seat |
| US11240883B2 (en) | 2014-02-14 | 2022-02-01 | Gentherm Incorporated | Conductive convective climate controlled seat |
| US11240882B2 (en) | 2014-02-14 | 2022-02-01 | Gentherm Incorporated | Conductive convective climate controlled seat |
| US11033058B2 (en) | 2014-11-14 | 2021-06-15 | Gentherm Incorporated | Heating and cooling technologies |
| US11639816B2 (en) | 2014-11-14 | 2023-05-02 | Gentherm Incorporated | Heating and cooling technologies including temperature regulating pad wrap and technologies with liquid system |
| US11857004B2 (en) | 2014-11-14 | 2024-01-02 | Gentherm Incorporated | Heating and cooling technologies |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6247786A (ja) | 近傍画像処理専用メモリ | |
| JPH01145778A (ja) | 自由な流れのパイプライン・バスを有する像処理装置 | |
| JPH04107656A (ja) | 画像処理アドレス変換方式 | |
| US4800535A (en) | Interleaved memory addressing system and method using a parity signal | |
| JP2003084751A5 (ja) | ||
| US5860076A (en) | 48-bit wide memory architecture addressing scheme reconfigurable for 8-bit, 16-bit and 32-bit data accesses | |
| US20060212639A1 (en) | Bus segment decoder | |
| JPH05189352A (ja) | Ｉ／ｏアドレス変換方式 | |
| RU2212715C2 (ru) | Ассоциативное запоминающее устройство | |
| JPH05257458A (ja) | メモリのアドレス発生回路 | |
| JP2906449B2 (ja) | ビットマップディスプレイ制御装置 | |
| JPS6168636A (ja) | デ−タ処理装置 | |
| JPH05289938A (ja) | メモリアクセス装置 | |
| JPH03113653A (ja) | アドレス生成回路 | |
| JP2504582B2 (ja) | マトリクス・スキャン回路 | |
| JP2764024B2 (ja) | 記憶装置のテーブル索引方法及び索引装置 | |
| JPH06208614A (ja) | 画像処理装置 | |
| JP2000148477A (ja) | アドレス計算方法およびその機構 | |
| JPS63137376A (ja) | 高速回転回路 | |
| JPH06100989B2 (ja) | アドレス変換回路 | |
| JPS6299826A (ja) | デ−タ変換選択方式 | |
| JPH11150459A (ja) | パルス出力回路 | |
| JPH0277857A (ja) | メモリアクセス回路 | |
| JPS6058628B2 (ja) | フアクシミリ信号符号化方式 | |
| JPS61128698A (ja) | 走査装置 |