JPS5816186B2 - 文字パタ−ン発生器 - Google Patents

Description

【発明の詳細な説明】 本発明は文字パターン発生器に係り、特に漢字の様な文
字数の多い文字パターンを発生する文字パターン発生器
に関するものである。

一般の漢字パターンを発生する文字パターン発生器にお
いて、取り扱い文字種は２，０００〜１６．０００種程
度であるが、その文字コードは通常２バイトで形成され
ている。

しかしながら２バ不トで表現可能な文字コードは約６４
，０００種でであり、実使用においては空きコードが生
じている。

第１図は従来技術による文字パターン発生器を示したも
のである。

以下図面に従い従来例を説□明する。

コードバッファメモリ１には表示すべき文字コードが収
納されており、パターンメモリ４には取り扱い文字に対
応する文字パターンが収納されている。

また、アドレスバッファメモリ２には、本図に記されて
いない制御回路より与えられた文字コードに対応したパ
ターンメモリ４の文字パターンのアドレスが収納されて
いる。

またこのコードバッファメモリ１とアドレスバッファメ
モリ２により変換テーブルを形成し、パターンメモリ４
には未登録文字コードであることを示す文字パークーン
をも収納している。

次に従来例の動作について説明する。

ある文字を表示する場合、アドレンバッファメモリ２よ
りアドレスを読み出し、アドレスレジスタ３にセットし
、このアドレスにて指定される文字パターンがパターン
メモリ４より読み出され、表示線５により表示部へ送出
される。

もしパターンメモリ４に収納されていない文字の文字コ
ードが与えられると（以下未登録文字コードと呼ぶ）、
未登録文字コードであることを表わす文字パターンのア
ドレスがアドレスバッファメモリ２に収納されており、
本図には記されていない制御回路にて制御され、通常の
文字表示同様に未登録文字コード用の文字パターンが、
パターンメモリ４より読み出され表示される。

第３図及び第４図にてその一例を示すと、第３図に示す
様に「日本国」を表示しようとする場合文字コードに未
登録文字コードがなけれは、第３図の如く文字パターン
が表示される。

もし、「本」の文字が未登録コードであると、「本」の
表示予定位置に未登録コードであることを示す「口」の
文字パターンが代りに表示される。

前記の如〈従来例においては、未登録コードである場合
、「門」の文字パターンが表示されるだけなので、何ん
の文字が未登録コードであるか判別できず、受信データ
が不完全なものとなり全く無駄な処理古なってしまう。

また、この様な問題点を除去するために使用頻度の少な
い文字までをパターンメモリに収納することが考えられ
る。

しかしながら、使用頻度の多い文字は比較的限られてお
り、また、使用頻度の少ない文字といえどもその数は膨
大なものである。

従って、使用頻度の少ない文字までもパターンメモリに
記憶させれはパターンメモリの容量は膨大なものとなり
、非常に高価なものとなってしまう。

尚、未登録文字コードがどの文字種であるかを表示する
方法が従来、特開昭５０−２３７３１号公報に記載され
ているがこの方法は、操作者が予じめ登録文字コードで
あるか未登録文字コードであるかを入力指示する必要が
あるため信頼性に欠けると言う問題を有している。

本発明の目的は、前記の如き問題点を解決することであ
り、パターンメモリの容量を増やすことなく、しかも操
作者の介在なしに未登録コードの文字種を表示画面に表
示して文字種の操作者の判断を容易に行なうことができ
る文字パターン発生回路を提供することである。

この目的を達成するために本発明による文字パターン発
生回路は、文字コードを文字パターンに変換する変換テ
ーブルの文字種毎にその文字種が未登録文字コードであ
るかどうかを判定する未登録コード、例えば判定ビット
を設けると共に、与えられた文字コードが未登録である
かを前記判定ビットを参照して判定する判定手段吉を設
け、文字パターン発生器自体が未登録の文字であるかを
判別して未登録文字コードある場合未登録文字コードを
表示することを特徴とする。

以下本発明の一実施例を図面に従い詳細に説明する。

第２図は本発明の一実施例を示す文字パターン発生器の
ブロック図である。

４はパターンメモリであり、表示用の文字パターンが収
納されている。

３はアドレスレジスタであり、パターンメモリ４の文字
パターンのアドレスを収納する。

１はコードバッファメモリであり、表示すべき文字の文
字コードが収納されている。

本例において、１つの文字コードは２バイトで形成され
ているものとする。

２は、アドレスバッファメモリであり、コードバッファ
メモリ１に収納されている文字コードに対応した文字パ
ターンが収納さねているパターンメモリ４のアドレスが
収納されている。

１６は、判］定ヒ゛ントであり、＝１−１゛バツフアメ
モリ１内の文字コードが未登録コードであるかどうかを
判定するためのビットである。

判定ビット１６は文字コード夫々に対して判定ビットを
付け、ｉｔ １ ｉｉならば未登録コードであり、゛０
゛ならばパターンメモリ４に収納されている登録文字コ
ードであることを示す。

１０はコードパターンメモリであり、０〜９Ａ〜Ｆまで
の英数字のパターンが収納されており４ビット毎に分割
された２進の字コードを与えることにより、１６進数の
文字パターンである０〜Ｆが出力される。

１１は、コードレジスタであり、コードパターンメモリ
１０の文字パターンのアドレスである分割された未登録
文字コードを収納する。

１５はコードバッファメモリ１の文字出力線であり、第
２図に示すａ 、 ｂ 、 ｃ。

６４本の出力線は各々４ビツトず−）出力され、る。

１４はアドレス選択線であり、本図に記されていないア
ドレス選択回路により、アドレス選択線１４の内、いず
れか１本が順次“１゛となりアンド回路１３及びオア回
路１２と共に文字コード出力線１５の内１本が選択され
、分割された未登録文字コードがコードレジスタ１１に
入力される。

６はノット回路、７及び８はアンド回路、９はオア回路
であり、夫々の回路によりパターンメモリ４若くはコー
ドパターンメモリ１０の出力である文字パターンの内の
いずれか一方が選択され、表示線５を介して表示される
。

次に本実施例の動作について図面に従い詳細に説明する
。

コードバッファメモリ１に収納されている、ある１つの
文字コードの文字パターンを表示する場合、該文字コー
ドに対応する判定ピッ斗メモリ１６の出力が“０”であ
ると、つまり、該文字コードに対応する文字パターンが
パターンメモリ４に収納されていると、該文字コードに
対応するアドレスバッファメモリ２のアドレスがアドレ
スレジスタ３に収納され、該アドレスで指定された文字
パターンがパターンメモリ４より出力され、同時にノッ
ト回路６及びアンド回路７によりパターンメモリ４の出
力線が選択され、表示線５を経て文字パターンが表示さ
れる。

もし、前記文字コードが未登録文字コードであると、判
定ビットメモリ１６の出力が１′でありこの場合は、コ
ードバッファメモリ１の該文字コードが文字コード出力
線１５に出力される。

そして、まず、本図に記されていないアドレス選択回路
によりアドレス選択線１４ａのみが１′″となり、文字
コード出力線１５ａを選択し、文字コード１６ビツト中
４ビツトがコードレジスタ１１に収納される。

このコードレジスタ１１で指定されるコードパターンメ
モリ１０の文字パターンが出力され、アンド回路８によ
り選択され、表示線５を介して表示される。

この動作が完了すると該文字コードの次の４ビツト、即
ち文字コード出力線１５ｂがコードレジスタ１１に収納
され、前記と同様の手段で表示動作を行い、順次、文字
コード出力線１５ｃ及び１５ｄと繰り返されて１つの文
字コードの表示動作が完了する。

本実施例による表示方式を第５図に示す。

「本」（文字コードを５Ａ、Ｃ３とする）の文字が未登
録コードであると、第５図に示す如き４つの１６進数の
英数字で表示される。

４つの１６進数で表示された文字パターンを見出した観
察者は、該４つの１６進数とそれに対応した文字とを示
すマニュアル等を参照することにより、表示された４つ
の１６進数がいかなる文字を意味するかを知ることがで
きる。

本発明を利用した他の実施例としては、判定手段を変更
することが考えられる。

例えば先の実施例の判定ビットメモリを廃ＩＬＬ、、そ
の代りに未登録コードに対応するアドレスを固定し、判
定手段とすることが考えられる。

この場合、該アドレスに対するパターンメモリの出力を
０″′と定め、さらに、先の実施例で示したノット回路
６、アンド回路７及び９を廃止し、パターンメモリ４及
びコードパターンメモリ１０の出力をオア回路９に接続
することが必要である。

前記の如く本発明によれば、使用頻度の少ない文字パタ
ーンをパターンメモリに収納しないにもかかわらず、未
登録な文字を複数の英数字にて表示することにより、未
登録な文字を容易に識別できる効果を有する。

【図面の簡単な説明】

第１図は従来例による文字パターン発生器のブロック図
を示す。 第２図は本発明による文字パターン発生器のブロック図
を示す。 第３図は文字表示の一例を示し、第４図は従来例による
未登録文字コードが発生した場合の表示例を示す。 第５図は本発明の一実施例による未登録文字コードが発
生した場合の表示例を示す。 １・・・・・・コードバッファメモリ、２・・・・・・
アドレスバッファメモリ、３・・・・・・アドレスレジ
スタ、４・・・・・・パターンメモリ、５・・・・・・
表示線、６・・・・・・ノット回路、７，８．１３・・
・・・・アンド回路、９，１２・・・・・・オア回路、
１０・・・・・・コードパターンメモリ、１１・・・・
・・コードレジスタ、１４・・・・・・アドレス選択線
、１５・・・・・・文字コード出力線、１６・・・・・
・判定ビット。

Claims (1)

【特許請求の範囲】
1. １ 文字パターンを収納するパターンメモリと、与えら
   れた文字コードを前記パターンメモリの前記文字パター
   ンに対応するアドレスに変換する変換テーブルを有し、
   文字コードに対応する文字パターンを発生するパターン
   発生器において、前記パターンメモリに収納されている
   文字パターンの文字コードを示す登録文字コード及び文
   字パターンのアドレス並ひに前記パターンメモリに文字
   パターンが収納されていない文字の文字コードを示す未
   登録コードからなる変換テーブルと、与えられた文字コ
   ードが未登録コードであることを判定する判定手段と、
   未登録コードを複数に分割したコードに対応した文字パ
   ターンを記憶するコードパターンメモリと、未登録コー
   ドであると前記判定手段で判定された場合、前記コード
   パターンメモリを参照する手段とを設けたことを特徴と
   する文字パターン発生器。