JPS63269834A - アドレス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は誤りの為のアドレス発生回路に関する。

（ロ）従来の技術 例えば、ＣＤ−ＲＯＭシステム或いはＣＤ−１システム
に於いては、デジタルデータに対して、Ｐパリティ符号
及びＱパリティ符号と称されるエラー訂正符号（冗長符
号）が付加されている。斯かるデータ及び冗長符号より
なるＰ符号及びＱ符号の復号に於いては複雑なアドレス
発生が必要となる。

斯かるアドレス発生の方法としてマイクロコンピュータ
を利用してソフトウェア的に行う方法が考えられる。こ
の方法はマイクロコンピュータの処理速度が遅く問題が
ある。

また、メモリに記憶された符号を復号する際のアドレス
を予めＲＯＭに記憶させておき、このＲＯＭを利用して
復号の際のアドレスを求めるテーブルルックアップ方式
は構成が簡単であり、処理速度も早い、しかしながら、
ＲＯＭを必要とする為、例えばＣＤ−ＲＯＭシステムの
再生回路としてＬＳＩ化は困難である。更に、ＣＤ−Ｒ
ＯＭシステムに於いて、　１０３２バイトのデータに対
してＰ符号（８６ハイト）及びＱ符号（５２バイト）を
付加して符号を形成した場合（８誌エレクトロニクス　
昭和６０年１２月号、第７３〜８０頁参照）、Ｐ符号復
号用アドレス発生の為のＲＯＭの出力データ、及びＱ符
号復号用アドレス発生の為のＲＯＭの出力デー夕のアド
レスは夫々１１ビツトとなり、標準仕様のＲＯＭｆ！：
ｆｉ低２個使用することになる（第１７図番、照）。

（ハ）発明が解決しようとする問題点 本発明は、回部規模を縮小し、且つＬＳＩ化を可能にす
る為にＲＯＭを使用せずに、また誤り訂正処理を速くす
る為にマイクロコンピュータを利用してソフトウェア的
に行う事なく、符号語の復号の為のアドレスを発生する
回路を提供せんとするものである。

（ニ）問題点を解決するための手段 データ及びこのデータに付加される誤り訂正符号（冗長
符号）が順番に記憶されているメモリに対して、前記デ
ータ及び誤り訂正符号より構成される符号語の復号を行
う為のアドレスを発生回路を符号語の配列構成に従って
動作する論理回路にて構成する。

（ホ）　作用 次項の実施例に於いて詳細に説明する如く、本発明に係
る論理回路より、符号語の復号の為のアドレス１４号を
得ることができる。

（へ）実施例 第１２図はＣＤ　−ＲＯＭ再生システムの概要を示すブ
ロックダイヤグラムである。ＣＤ−ＲＯＭディスク（Ｄ
）より再生された信号は、先ず、ＣＤ信号処理部（１）
にてコンパクトディスクのフォーマットに基いた信号の
処理が為される。その後、ＣＤ−ＲＯＭのフォーマット
に基く信号処理部（１０）に送られる。このイｄ号処理
部り１０）は同期検出・デスクランブル回路（１１）、
ＲＡＭ書込み回路（１２〉、誤り訂正符号用アドレス発
生回路（１３）、誤り訂正データ処理回路（１４）、ホ
ストコンピュータへのデータ転送部〈１５）、バッファ
ＲＡ　Ｍ　（１６）よりなる、同期検出・デスクランブ
ル回路（１１）に於いて、ＣＤ　−ＲＯＭのフォーマッ
トに基くデータの集合（ブロック若しくはセクターと称
されている）毎に同期検出が為されると共に、記録時に
於いて為されたビットスクランブルを元に戻すこと（デ
スクランブル）が為される。データ（Ｐ、Ｑパリティを
含む）は書込み回路（１２）により順番にバッファＲＡ
Ｍ＜１６）に書込まれ、その後アドレス発生回路り１３
）に従って、Ｐ符号の復号、Ｑ符号の復号が為されるよ
うな順番にて読出され、以って誤り訂正データ処理回路
（１４）にて誤り訂正が為きれる。斯かる処理が為きれ
た後、データはデータ転送部（１５）を経て、ホストコ
ンピュータに送うレ、データに即して処理が為される。

本発明の要旨は上述した誤り訂正符号用アドレス発生回
路（１３）の構成にある。その構成を第１図に示してい
る。

本発明の理解を助ける為に、先ずＣＤ−ＲＯＭのデータ
フォーマットについて簡単な説明をしておく、ＣＤ−Ｒ
ＯＭシステムに於ける１ブロツク（２３５２バイト）の
構成は、同期信号（１２バイト）、ヘッダ（４バイト）
、ユーザデータ（２０４８バイト）、エラー検出符号（
ＥＤＣ）（４バイト）［同期１８号、ヘッダ及びユーザ
データに対して付加されるコ、スペース（８バイト）、
Ｐパリティ（ＥＣＣ）（１７２バイト）及びＱパリティ
（ＥＣＣ）（１０４バイト）より成る。Ｐパリティ及び
Ｑパリティはへラダく４バイト）、ユーザデータ（２０
４８バイト）、エラー検出符号（４バイト）及びスペー
ス（８バイト）の合計２０６４バイトに対して付加され
る。

第１２図に示すＲＡ　Ｍ　；１ｇ込み回路（１２）は第
１図に示す書込みアドレスポインタ（ＷＲＰＴ　）　（
１２ａ　）を含んでおり、このポインタ（１２ａ）より
出力されるバッファＲＡ　Ｍ　（１６）への書込みアド
レス“ＷＲＡ”に従って、前記１ブロツクのデータは順
次バッファＲＡＭ（１６）に書込まれる。その様子を第
１３図に示す、１プロ・／りのデータは、データの到着
順に即ち同期信号から順番に下位バイト、上位バイトの
順にバッファＲＡ　Ｍ　（１６）に書込まれる。今、第
Ｎ番目のブロックの先頭アドレスの上位アドレスをｎと
した場合、この上位アドレスがｎからｎ＋２３５０の間
のバッ゛ノアＲＡ　Ｍ　＜１６）に対して％Ｎ番目のブ
ロック（２３５２バイト）が書込まれる。バッファＲＡ
　Ｍ　（１６）に書込まれたデータは下位バイト、上位
バイト毎に区分され、夫々下位バイトブレーン、Ｆ位バ
イトブレーンを形成する。上位アドレスがｎからｎ＋１
０の間にバッファＲＡ　Ｍ　（１６）には同期信号（１
２ハイド）が書込まれ、その後のｎ＋１２以降のアドレ
スのバッファＲＡ　Ｍ　（１６）に対して、Ｐ符号及び
Ｑ符すを形成するヘッダー、ユーザデータ、・・・Ｐパ
リディ、Ｑパリティが順次書込まれる。

ここで、Ｐ符号語及びＱ符号語の構成について説明する
。Ｐ符号語及びＱ符号語は下位バイトブレーン及び上位
バイトブレーン（但し、同期信号は除く）の夫々に対し
て構成される。夫々のハイドブレーンは１０３２バイト
（２０６４÷２）のデータ（ヘッダ、ユーザデータ、Ｅ
ＤＣ，スペースよりなる〉に対して８６バイト（１７２
÷２）０）Ｐパリティが付力口されたＰ符号語及び同じ
＜　１０３２バイトのデータに対して５２バイト（１０
４÷２）のＱパリティが付加されたＱ符号語を含んでい
る。斯かる構成を第１４図に示す。

各ブレーンを構成する１０３２バイトのデータは第１４
図に示す如く、配列される。即ち、１０３２個のデータ
は２４行、４３列に配列され、夫々の列（２４個のデー
タ）に対し一〇２個のＰパリティが付加されて、Ｐ符号
語が形成される。従って、４３列に対して合計８６個の
Ｐパリティが付加される。斯様にして第１４図に於いて
、列毎にＰ符号語が形成される。第１４図に於いて、４
桁の数字は符号語のシンボル位１（Ｌ）（第１４図に示
す配列に於ける位置）を示しており、第ｉのＰ符号の第
２シンボルの位置（Ｌ）は Ｌ−ｉ＋４３ｊ　　・・・−・・（１）（＋＝０．１．
・・・・、４２；ｊ讃０，１．・・・・、２５）となる
０例えば、第１のＰ符号の第２３シンボルの位置（Ｌ）
は（１）式より Ｌ−ａｌ　＋　４３ｘ　２３−９９０ となる。

一方、Ｑ符号語は第１４図に於いて示すデータ（Ｐパリ
ティを含む）を斜めに４２個のデータを集め、この４２
個のデータに対して２個のＱパリティを付加したもので
ある（第２５行目に到達したときは、再び第０行にジャ
ンプする）、斯かる構成を有するＱ符号語を並び替えた
状態を第１５図に示す、第１５図に於いて、４桁の数字
は第１４図に示す配列に於ける符号語のシンボル位置（
Ｌ）を示している。そして、第ｉのＱ符号のｊシンボル
の位置（Ｌ）は Ｌ−（４３４＋４４　ｊ　）ｍａｄ　１１１８　・・・
・・（２）（＋　＝０．１．・−−−，２５；　ｊ　−
０，１，・−・、４２）Ｌ　＝　ＩＬ１８＋　ｉ　＋　
２６（ｊ　−４３）・・・・・（３）（（＝０．１．・
・・、２５；ｊ−４３，４４）となる、上記（２）式は
（ａ３：＋ａａｊ）を１１１８で割った余りを示してい
る。

例えば、第１のＱ符号の第２シンボルの位置（Ｌ）は（
２）式より Ｌ　＝　（４３Ｘ　１　＋　４４Ｘ　２　）ｍａｄ　１
１１８−１３１第０（１）Ｑ符号の第４２シンボルの位
置（Ｌ）は（２）式より Ｌ　＝　（４３Ｘ　Ｏ＋　４４Ｘ　４２）ｍｏｄ　１１
１８−７３０第２５のＱ符号の第４４シンボルの位（！
ｔ（Ｌ）は（３）式より Ｌ　−１１１８＋　２５＋　２６（４４−４３）讃１１
６９となる。

上述したＰ若しくはＱｆＦ号語の各シンボル位置（Ｌ）
とバッファＲＡＭ（１６）に書込まれたアドレスＡ（第
１３図参照）との関係は Ａ−Ｈ＋２Ｌ＋ｐ　・・・・・（４） 但し　Ｈ：同期は号を除いた１ブロツクのデータの先頭
アドレス（第１３図の例では ｎ＋１２＞ ｐ′″’Ｌ−−＞　Ｈ’：Ｎｔ：’　ｊ：梵二ことなる
０例えば、第１４図に示すＬ　−０００１のデータは〈
４）式より＜ｐ　−ｏとする） Ａ＝（ｎ　＋１２）＋　２　Ｘ　１　＋　０＝ｎ＋１４ のアドレスに格納されていることになる〈第１３図参照
）。

さて、上述した構成を有するＰ、Ｑ符号語奢復号する場
合、各符号語を構成するシンボルを上記（４）式に基い
てアドレス指定することによりバッファＲＡ　Ｍ　（１
６）より読出し、復号することになる０本発明は各符号
語に対応するアドレス指定を第１図に示す論理回路にて
行うものである。

下位バイトブレーン及び上位バイトブレーンに対する誤
り訂正の処理即ち、Ｐ、Ｑ符号の復号の手順は第１６図
に示す通りである。第１６図に於いてループは内側→外
側の順で実行きれる。この例では、Ｐ符号の復号の後、
Ｑ符号の復号を行っているが、逆であっても良い、また
、下位バイト（ＬＳＢ）ブレーンと上位バイト（ＭＯＢ
）ブレーンの誤り訂正処理は相互に独立に行われるもの
であり、どちらを先に実行しても良い。Ｐ符号、Ｑ符号
の具体的復号方法は本発明の要旨ではない０本発明の要
旨は、第１６図に示す順序に従って、バッファＲＡＭ　
（１６）に書込まれた符号語を順次読出すようにバッフ
ァＲＡ　Ｍ　（１６）に対してアドレス指定を行う点に
ある。

斯様なアドレスを発生する回路（１３）について、第１
図を参照して以下説明する。

復号の為の読出しアドレスポインタ（ＲＤＰＩ　’）　
（２０）から、先に説明した“Ｈ″（復号をするブロッ
クの同期信号を除いた先頭のアドレス）が出力される。

このアドレス′Ｈ“′は書込みアドレスポインタ（１２
ａ）より得ることができる。即ち、１ブロツク毎に一つ
前のブロックのアドレス′Ｈ”がポインタ（１２ａ）よ
り読込まれ、この一つ前のブロックの復号が行なわれる
。尚、アドレスバスには、タイミング信号により、バッ
ファＲＡ　Ｍ　（１６）の書込み７ドｔ、ス’ＷＲＡ”
　’Ｈしくは全加’ｌＸ器（ＦＡ２）（２１）より出力
されるバッファＲＡＭ（１６）からの読出しアドレス″
ＲＤＡ”が選択的に出力される。

全加算器（２１）に入力される信号“ｐＩＴはＬＳＭ／
ＭＳＢブレーン選択侶号であり、０”若しくは“１°゛
である。全加算器（２１）には先に説明した符号語のシ
ンボル位置を示す信号′Ｌ″も入力され、以って全加算
器（２１）より先に説明したアドレス信号’Ｈ＋２Ｌ＋
ｐ”（第４式参照）が出力される。

以下、各符号語の復号時に於ける信号“Ｌｏ“の作成に
ついて順次説明して行く。

（１）　Ｐ符号の復号 符号語カウンタ（Ｃ冒Ｃ）（２２）はＰ符号Ｐ　（ｉ、
　ｊ、ｐ）のパラメータのうち、ｉを計数・保持するも
のである。定数発生器（ＣＯＮＳＩ−ＧＥＮ）（２３）
は各種タイミング信号に同期して各定数を発生する。斯
かる回路はＰＬＡ（プログラマブル・ロジック・アレイ
）により実現できる。

（１−１）　　Ｐ（ｉ、　ｏ　、ｐ）の場合（第２図参
照）ＣＯ５ＮＴ−ＧＥＮ（２３）は“０”を出力し、マ
ルチプレクサ（Ｍ　Ｕ　Ｘ　１　）（２４）Ｊ：すａ４
″が出力移し、以って、全加算器（Ｆ　Ａ　１　）（２
５）より“ｉ゛′が出力される。以ってＦ　Ａ　１　（
２５）よりＬ−１が出力される。以ってＦ　Ａ　２　（
２１）よりアドレスＲＤＡ−Ｈ＋２Ｌ＋ｐ−Ｈ＋２ｉ＋
ｐが出力される。シンボルオフセットアドレス（ＳＯＡ
）（２６）にはＩ”がラッチされ、以降のアドレス発生
に備える。

（１−２）　　Ｐ（ｉ、ｊ、ｐ）の場合（ｊ≠０）（第
３図参照）この動作は前記（１−１＞の動作に引続いて
実行される。

Ｐ（ｉ、ｊ、ｐ）のアドレスの発生の為にはＳ　ＯＡ　
（２６）に保持された一つ前のシンボル発生時に於ける
“Ｌ　Ｌｌの値を用いる＊　Ｐ　（Ｌ　ｊ、ｐ）のとき
“Ｌ”を“ＬＪ”、一つの前のシンボルＰ　（ｉ、　ｊ
−＋　、ｐ）のときの′Ｌ”をＬｊ−＋”とすると、Ｌ
ｊ簡Ｌｊ−＋＋４３となる。漸化式の計算によりＬＪ＝
ｉ＋４３ｊとなり、アドレス”ＲＤＡ”はＨ＋２Ｌ＋ｐ
−Ｈ＋２　（（＋４３ｊ　）＋　ｐとなる。第３図に於
いて５ＯＡ（２６）より一つの前の“Ｌｊ−＋”がマル
チプレクサ（Ｍ　Ｕ　Ｘ　２　＞（２７）を経てＭＵＸ
　１　（１）に戻され、ＦＡ　Ｉ　（２５）に入力され
る。

第１０図は上述Ｐ符号のアドレス発生のタイミングを示
す図である１例えば、Ｐ（０，２５，０）のＬ“′はＯ
＋　４３Ｘ　２５−１０７５であり、ＲＤＡはＨ＋　２
（ｉ＋　１０７５）＋　ｐ　＝　ｔ（＋　２１５０とな
る。

斯様にして第１（ｉ＝０．１．・・・・、２５）のＰ符
男が第１シンボルから第２５シンボルまで順番にバッフ
γＲＡ　Ｍ　（１６）から読出されるようなアドレス“
ＲＤＡ″が第１図に示す論理回路により発生されること
になる。

（２）　Ｑ符号の復号 （２−１）　　Ｑ（ｏ、ｏ、ｐ＞の場合（第４図参照）
符号語カウンタ（ＣＷＣ）（２２＞は′０゛であり、こ
の値はシンボルカウンタ（ＢＹＣ）（２８＞に読込まれ
る。シンボルカウンタ（ＢＹＣ）（２８）は゛２５°検
出器（讐ＲＡＰ−ＤＥＴ）（２９）と共に２６進カウン
タとして動作し、ラップ信号（ｗＲＡｐ　）を生成する
。即ち、第１４図に示ｔ’　Ｑ符号語の作成方法から理
解でさるように、Ｑ符号の第２５シンボル（第２６番目
）の位置は第１４図図示の配列の最下位行であり、第２
６シンボル（第２７番目）は同配列の最上位行にジャン
プする。

ラップ信号は斯かるジャンプのタイミングを示す信号で
あり、後程、詳細に説明する。

定数発生器（ＣＯＮＳＴ−ＧＥＮ）（２３）及び７４　
ｆプレクサ（Ｍ　Ｕ　Ｘ　１　＞（２４）は“０″を出
力し、以って全加算器（Ｆ　Ａ　１　）（２５）の出力
即ちシンボル位置″Ｌ″は“０”となる、依って、アド
レス″ＲＤＡ”はＨ＋２　Ｌ　＋　ｐ　＝　Ｈ＋　２　
Ｘ　Ｏ＋　ｐ　−Ｈ＋　ｐとなる。

尚、Ｌ−０はシンボルオフセットアドレス（Ｓ。

Ａ）（２６）及び符号語先頭シンボルポインタ昧ＨＰ）
（３０）に取込まれる。この値は以降のＱ符号Ｑ（ｉ。

ｊ、ｐ＞（但しｉ≠０．ｊ≠０）に於いて利用される。

（２−２）　　Ｑ（ｉ、ｏ、ｐ）、（ｉ≠０）の場合（
第５図参照） ｉが“Ｏ１１でないＱ符号の最初のシンボルに対するア
ドレスはｉが′０°９の符号Ｑ（ｏ、ｏ、ｐ）とは異な
る、以下の態様で発生される。

符号語カウンタ（ＣＷＣ）（２２）は“ｉ”を計数して
おり、シンボルカウンタ（ＢＹＣ）（２８）にこの値“
ｉ“が読込まれる。定数発生器（ＣＯＮＳＴ−ＧＥＮ）
（２３）は“４３”を発生しており、シンボル位ＩＬｉ
、ｏは一つの前のＬｉ−＋、ｏを利用して生成される。

即ち、符号語先頭シンボルポインタ（ＳＪＨＰ＞（３０
）には一つの前の符号語の第０シンボルＱ　（ｉ−１，
０、Ｐ）（７）アドレス発生器に生じたシンボル位置“
Ｌ　ｉ−＋　、　ｏ”が保持されている。この値“Ｌｉ
−＋、ｏ”はマルチプレクサ（Ｍ　Ｕ　Ｘ　２　、１　
）（２７，２４）ヲ経テ全加算器（ＦＡ　１　）（２５
）に入力される。依って、　Ｆ　Ａ　Ｉ　（２５）より
Ｌｉ、　ｏ　＝　Ｌｉ−＋、　ｏ　＋４３が出力される
＠（２−１＞で示した通り、Ｌｏ、ｏ＝Ｏであるので、
漸化式の計算によりＬｉ、＋）−４３（となる。従って
、全加算器（Ｆ　Ａ　２　）（２１）より出力されるア
ドレス“ＲＤＡ”はＲＤＡ−Ｈ＋２Ｌ＋ｐ＝Ｈ＋２Ｘ４
３ｉ＋ｐ＝Ｈ＋８６ｉ＋ｐとなる。

新たに求められたＬｉ、ｏの値は符号語先頭シンボルポ
インタ（ｓｎ＋ｐ）（３０）に保持され、次の符号語Ｑ
（ｉ÷＋、ｏ、ｐ）の“Ｌｉ＋噂、０”求めるときに使
用きれる。

Ｑ　＜ｉ、　ｏ　、ｐ）の第０シンボルの位置−Ｌｉ、
ｏ”が４３４となることは、第１５図の第０列〈左端の
列〉に示きれている。

（２−３）　　Ｑ（ｉ、ｊ、ｐ）（ｉ≠０．ｊ≠０．ｊ
≦４２．ＢＹＣ≠２５）の場合（第６図参照） この動作は上述した（２−１　＞若しくは（２−２）の
動作に引続いて行われる。シンボルカウンタ（ＢＹＣ）
（２８）はｊが１づつ増えるに従って、初期値［Ｑ　（
ｉ、　ｏ　、ｐ）で設定された値１コから１づつアップ
計数し、第０シンボルのとき〔即ちＱ（ｉ、ｊ、ｐ＞の
とき］にはその値は′ｉ＋ｊ”となっている。もしこの
値“ｉ　＋　ｊ　”が２５を超えるとく即ち、第１４図
に於いて、最下位行に達した後、最上位行に戻ると＞、
Ｂ　Ｙ　Ｃ（２８）は２６進カウンタとなっている為、
　Ｑ　（ｉ、　ｊ＋＋　、ｐ）に於けるＢ　Ｙ　Ｃ（２
８）の値は′０”となる、このことは次の（２−４）項
で説明する。

従って、Ｂ　Ｙ　Ｃ（２８）の値は（ｉ　＋　Ｊ　）ｍ
ａｄ　２６（≠Ｏ）となる。

この動作モードでは定数発生器（ＣＯＮＳＴ　−ＧＥ　
Ｎ＞（２３）は４４”を発生しており、シンボル位置Ｌ
ｉ、ｊは一つ前のＬｉ、ｊ−１を利用して生成される。

即ち、シンボルオフセットアドレス（ＳＯＡ）（２６）
には一つ前のシンボルＱ　（ｉ、ｊ−＋　、ｐ）のアド
レス発生時に生じた〉ンボル位［Ｌｉ、ｊ−＋　が保持
されている。

この値はマルチプレクサ＜Ｍ　Ｕ　Ｘ　２　、１　＞（
２７，２４＞を経て全加算器（Ｆ　Ａ　１　）（２５）
に入力される。従って、Ｆ　Ａ　Ｉ　（２５）よりＬｉ
、ｊ−Ｌｉ、ｊ−＋　　＋４４が出力される。（２−２
＞項よりＬｉ、ｏ−４３４であるから、Ｌｉ、ｊ端４３
１＋４４ｊとなる。但し、次の（２−４）項で説明する
シンボルジャンプの為、Ｌｉ、ｊ−（４３ｉ　＋　４４
　ｊ　）ｍｏｄ　１１１８となる。

従って、求めるアドレスＲＤＡはＲＤＡ−Ｈ十２Ｌ＋ｐ
＝Ｈ＋２［（４３ｉ＋４４ｊ）ｍｏｄｌｌ１８コ＋ｐと
なる。

例えば、第０の符号の第２シンボルの位ＵＬｏ。

２は Ｌ　Ｏ，２−（４３Ｘ　Ｏ＋４４Ｘ　２　＞−８８であ
り第１のＱ符号の第１シンボルの位置Ｌｌ　、ｌはＬ＋
　＋ｌ　　−（４３Ｘ　１　＋４４Ｘ　１　）−８７と
なる（第１４図参照）。

＜２−４　）　　Ｑ（ｉ、ｊ、ｐＨｉ≠０．ｊ≠０．ｊ
≦４２．８ＹＣ−２５）の場合（第７図参照） 前述したＱ（ｉ、ｊ、ｐ）のうち特にＢＹＣ（２８）が
“２５゛°を１赦したときのみ、前述（２−３）項とは
異なる、以下の態様でアドレスが発生される。ＢＹ　Ｃ
（２８）が“２５°′を計数すると“２５”検出器（２
９）により、ラップ信号（ＩＪＲＡＰ）が発生し、次の
シンボルに於いてＢ　Ｙ　Ｃ（２８）は′２６”となら
ず０となる（シンクロナスクリア）。このラップ信号（
讐ＲＡＰ　）が発生した場合には、Ｑ符号のシンボル位
置の求め方は、前記（２−３）項で説明した如く一つＭ
ｌのシンボル位置に４４を加算するのではなく、一つ前
のシンボル位置から１０７４を減算しなくてはならない
。第１４図に於いて、第０のＱ符号語は０行０列の第１
シンボル位Ｗ　（００００）から始まって（００４４）
（００８ｇ）・・・・と進んで１行づつ下り、第２６シ
ンボルロになると、再び第０行に戻り（シンボル位置は
０　＋　４４Ｘ　２５−１０７４−００２６＞、次には
第１行第２７列の（００７０−００２６＋　４４＞のシ
ンボル位置となり、以下再び一行づつ下り、シンボル位
置が（０１１４−００７０＋４４）・・・・と変化して
行く。斯様にして第１４図に於いて第２５行目から第０
行目にシンボルがジャンプするとき、前述したラップ信
号が生じることになる。このとき、Ｃ０Ｎ５Ｔ　ＧＥＮ
（２３）が“４４”ではなく、“−１０７４”を発生ず
る。従って、シンボル位置Ｌｉ、ｊはＬｉ、ｊ＝Ｌｉ、
ｊ−＋−１０７４となる。−１０７４−４４−１１１８
であり、結局Ｌ　ｉ、ｊ　−（４３＋　＋　４４　ｊ　
）ｍｏｄ１１１８となる。

従って、全加算器（ＦＡ２）（２１）より出力されるＲ
ＤＡはＲＤＡ−Ｈ＋２Ｌ＋ｐ−Ｈ＋２［（４３１＋４４
　ｊ　）ｍｏｄ　１１１８コ＋ｐとなる。

（２−５）　　Ｑ（ｉ、４３．ｐ）の場合（第８図参照
〉第１４図若しくは第１５図より容易に理解できるよう
に、この場合のシンボル位ｆｆＬ　（，４３−ｉ　＋１
１１８となる。この場合の論理回路は第８図に示す通り
である。

（２−６）　　Ｑ（ｉ、４４．ｐ＞の場合く第９図参照
）同じく第１４図若しくは第１５図より容易に理解でき
るように、この場合のシンボル位置Ｌｉ、４４はＬ　ｉ
　、４４−　ｉ　＋　１１４４となる。この場合の論理
回路は第９図に示す通りである。

以上述へたＱ符号のアドレスの発生のタイミングを第１
１図に示す。

（ト）発明の効果 マイクロコンビコータによってアドレスを計算する方式
は一般にソフトウェアによる計算に時間がかかるのに比
へ、本発明ではハードウェアによってアドレスを算出で
き、処理が非常に高速に行え、特にＣＤ−ＲＯＭ＋ＣＤ
−１の再生機の中の誤り訂正符号復号器においてリアル
タイムによる訂正処理が可能となる。リアルタイム訂正
処理とは、ＣＤ信号処理部（第１２図参照）から転送さ
れてくるのと同じ転送ルートにて、誤り訂正処理を終え
たデータが、誤り訂正復号器から出力でさる機能を指し
ている。即ち、マイクロコンピュータによるものは処理
が遅いため、一度誤り訂正処理をはじめると、データの
転送は滞ってしまうことは避けられない、またマイクロ
コンピュータによるソフトウェアの訂正処理は、マイク
ロコンビニーりの機種が代わるとソフトウェアを最初か
ら作り直す必要がある（アセンブラや機械語で開発した
場合）、即ち、新機種ごとにソフトウェア開発を行う必
要がある。ハードウェアによって実現した場合、特にＩ
Ｃ化された場合には斯かる不都合はない。

更に、ＲＯＭを利用したテーブルルックアップによって
実現する場合、ここで必要とするＲＯＭの容址が、入力
１１ビツトで出力１１ビツトになる。

汎用ＲＯＭを使うと必ず２個必要となる。また、第１３
図に示したような、バッファＲＡＭ内に連続してブロッ
クを書込む方式とする場合には、ＲＯＭの他に全加算器
等を必要とする。このため、ハードウェアの物理量が多
くなる。またＲＯＭと全加算器などを含めてＩＣ化して
もチップ上の面積は比較的大きくなる。また、ＲＯＭは
一般的に本発明による論理回路に比べ低速である。これ
らによってＩＣ化を考えた上でも本発明の方が有利であ
る。

従って、本発明は従来の方式に比べ高速で、回路規模も
小さくてすみ、ＩＣ化か容易である。またリアルタイム
で訂正を行いたい場合に特に有効である。

【図面の簡単な説明】

第１図ないし第１６図は本発明の説明に供する図であり
、第１図はアドレス発生回路を示す図、第２図及び第３
図はＰ符号用アドレス発生に関係する部分の回路を示す
図、第４図、第５図、第６図、第７図、第８図及び第９
図はＱ符号用のアトし・ス発生に関係する部分の回路を
示す図、第１０図はＰ符号のアドレス発生のタイミング
図、第１１図はＱ符号のアドレス発生のタイミング図、
第１２図はＣＤ−ＲＯＭシステムの概要を示すブロック
ダイヤグラノ・、第１３図はバッファＲＡＭを示す図、
第１４図及び第１５図は符号語の配列を示す図、第１６
図は符号語の復号手順を示す図、第１７図は従来のＲＯ
Ｍを利用したアドレス発生方式を示す図である。 （１３）は誤り訂正符号用アドレス発生回路（論理回路
）、（２０）は読出しアドレスポインタ（ＲＤＡＩ）、
＜２１　）（２５）は全知３Ｉ器（ＦＡＮ、ＦＡ２＞、
（２２〉は符号語カウンタ（Ｃ讐Ｃ）、＜２３）は定数
発生器（ＣＯＨ２丁・ＧＥＮ　）、（２４，２７＞はマ
ルチプレクサ（ＭＵＸＩ　、　ＭＵＸ２）、（２６）は
シンボルオフセットアドレス（ＳＯＡ＞、（２８）はシ
ンボルカウンタ（ＢＹＣ）、（２９）は゛２５′検出器
（讐ＲＡＰ−ＤＥＴ）、（３０）は符号語先頭シンボル
ポインタ（ＷＨＰ）。

Claims (1)

【特許請求の範囲】
1. （１）データ及びこのデータに付加される誤り訂正符号
   （冗長符号）が順番に記憶されているメモリに対して、
   前記データ及び誤り訂正符号より構成される符号語の復
   号を行う為のアドレスを発生させる回路であって、 前記符号語の配列構成に従って動作する論理回路にて構
   成されていることを特徴とするアドレス発生回路。