KR920005291B1

KR920005291B1 - Cd-rom의 삭제 비트 저장방법 및 회로

Info

Publication number: KR920005291B1
Application number: KR1019900012210A
Authority: KR
Inventors: 정성현
Original assignee: 삼성전자주식회사; 강진구
Priority date: 1990-08-09
Filing date: 1990-08-09
Publication date: 1992-06-29
Also published as: JP3064048B2; JPH05303839A; GB2247331A; US5404347A; KR920004968A; GB9116829D0; GB2247331B

Abstract

내용 없음.

Description

CD-ROM의 삭제 비트 저장방법 및 회로

제1도는 CD-ROM 시스템 블럭도

제2도는 종래의 삭제 데이타 처리회로도

제3도는 본 발명에 따른 회로도

제4도는 본 발명에 따른 메모리맵도

제5도는 본 발명에 따른 내부 래치맵도

본 발명은 CM-ROM(Compact Disc-Read Only Memory)이 있어서 삭제비트 저장방법에 관한 것으로, 특히 에러 정정을 위해 CD-DSP(Compact Disc-Digital Signal Processor)회로에서 생성된 삭제 데이타를 메모리에 저장하는 CD-ROM의 삭제 비트 저장방법 및 회로에 관한 것이다.

일반적으로 CD-ROM은 현재 컴퓨터 데이타용의 기록장치로 널리 사용되고 있으며, 특히 화상 데이타의 저장이 가능하여 오락용으로 널리 사용될 전망이다. 이와 같은 오락용 CD-ROM이 발전하여 CD-I(Compact Disc-Interactive)에도 적용되어 외부 메모리를 줄일 수 있는 기술이 발표되고 있다. 상기 CD-ROM은 오디오 CD와 시스템적으로 호환되며, 오디오 영역에 컴퓨터 데이타, 정지화면, 그래픽 데이타, 음악, 음성등의 기록을 가능케한 매체로서 최대 기록 가능용량은 540M바이트로 대량 복제, 배포가 가능한 시스템이다. 그리고 CD-ROM에서의 에러 정정은 기존의 오디오 CD에서의 정정을 한뒤 다시 CD-ROM에서 한번 더 정정을 하기 때문에 에러 정정율이 높아져 비트 에러 레이트가 약 10^-12bits/(정정후)로 되어 고신뢰도의 데이타 처리를 가능토록 한다. CD-ROM 시스템의 동작을 제1도의 블럭도로부터 보면, 광픽업장치(2)에 의해 CD 디스크(1)로부터 데이타를 읽어 오게 되면, 상기 데이타를 RF증폭기(3)에서 RF 변환되어 오디오 신호처리부(5)에서 처리되어 오디오 신호이면 바로 출력되어 스피커로 나오게 되고, 만약 컴퓨터 데이타, 정지화면등의 CD-ROM 데이타이면 CD-ROM 신호처리부(7)를 걸쳐 호스트 컴퓨터(8)로 전달되게 된다. 제2도와 같이 CD-ROM 신호 처리부(7)에서는 오디오 신호 처리부로부터 나온 데이타를 외부 메모리(6)에 먼저 저장한 뒤 에러 정정을 수행한후 호스트 컴퓨터(8)에 데이타를 저장토록 되어 있다.

종래의 방식에서는 외부 메모리(6)를 제1, 2램(RAM1, RAM2)의 두 개의 메모리를 두어 제1램(RAM1)은 데이타 저장용 메모리로, 제2램(RAM2)는 삭제 비트 저장용 메모리로 사용하였다. 따라서 오디오 신호처리부(5)에서 각각 들어온 데이타와 삭제 데이타를 CD-ROM 신호 처리부(7)에서 일련의 과정을 거친 뒤 각각 다른 제1, 2램(RAM1, RAM2)에 저장하게 된다. 여기서 데이타와 삭제데이타는 각각 다른 제1, 2램(RAM1, RAM2)의 같은 대응번지에 저장된다. 이때 삭제 데이타는 데이타 1바이트에 대해 1비트만 존재하므로 외부메모리(6)중 삭제용의 제2램(RAM2)을 사용시 풀(full)로 사용치 못하게 되어 외부 메모리(6)의 사용효율을 떨어뜨리는 단점이 있으며, 또한 PCB의 면적을 많이 차지하는 문제점이 있었다.

따라서 본 발명의 목적은 에러 정정을 위해 CD-DSP에서 발생된 삭제 데이타와 일반 데이타를 하나의 메모리에 저장할 수 있는 회로 및 방법을 제공함에 있다.

본 발명의 다른 목적은 삭제 데이타와 일반 데이타를 하나의 메모리 장치에 처리하므로 메모리의 사용효율을 높이고 시스템을 소형화시킬 수 있는 회로를 제공함에 있다.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.

제3도는 본 발명에 따른 회로도로서, 오디오 신호 처리부(5)의 데이타버스(D0-D7)와 연결되어 시작 초기 어드레스 데이타를 저장하는 시작 어드레스 레지스터(31)와, 상기 오디오 신호 처리부(5)에서 공급되는 클럭단(차)의 클럭을 바이트 단위로 카운트하여 서브 블럭 지정을 위한 어드레스 데이타를 발생하는 서브 블럭카운터(32)와, 상기 서브 블럭 카운터(32)의 출력값이 각 서브블럭의 최종 데이타값에 도달했는가를 체킹하는 서브 블럭 최종값 검출부(33)와, 상기 서브블럭 최종값 검출부(33)의 검출 출력에 따라 상기 시작어드레스 레지스터(31)의 저장된 값과 각 라인을 증가하기 위한 값을 선택하는 멀티플랙서(34)와, 상기 CD-ROM 신호 처리부(7)의 타이밍 제어부로 부터 제공되는 신호를 로드단(LOAD)으로 입력되어 초기화되며 상기 클럭단(CK)의 클럭에 따라 상기 멀티플랙서(34)의 출력값의 출력을 기준으로 카운트하여 데이타 어드레스 데이타를 발생하는 카운터(35)와, 상기 카운터(35)의 출력값에 한 라인분의 데이타수에 1을 더한, 즉 "44"를 더하여 상기 멀티플랙서(34)에 입력하는 가산기1(36-1)와, 상기 CD-ROM 신호 처리부(9)의 타이밍 제어부로부터 제공되는 신호를 선택단(SEL)의 선택신호로 입력되어 상기 서브 블럭카운터(32)의 출력과 각 서브블럭의 최종 라인에 속하는 값을 비교하는 비교기(37)와, 상기 비교기(37)에서 각 서브 블럭의 최종하인에 속하는 값보다 클 때 상기 가산기(36)의 출력을 삭제 어드레스 데이타로 공급하는 삭제 어드레스 데이타 발생기(38)와, 상기 카운터(35) 출력값에 한 라인분의 데이타수를 더하여 상기 어드레스 데이타 발생기(38)에 입력하는 가산기2(36-2)와, 상기 서브 블럭카운터(32)의 출력값이 상기 비교기(37)에서 각 서브블럭의 최종라인에 속하는 값보다 적을 때 상기 서브 블럭카운터(32)의 출력을 내부 래치 비트 어드레스 신호로 공급하는 내부 래치 비트 어드레스 발생부(39)로 구성된다.

제 4도는 본 발명에 따른 메모리 맵도이다.

제5도는 본 발명에 따른 제3도의 내부 래치비트 어드레스 발생부(39)의 발생에 따른 맵도이다.

따라서 본 발명의 구체적 일실시예를 제3도-제5도를 참조하여 상세히 설명하면, 마이콤(도시하지 않았음)에 의해 초기에 현재 입력되는 블럭의 시작 어드레스 값을 시작 어드레스 레지스터(31)에 세팅한다. 이때 CD-ROM 신호 처리부(7)의 타이밍 제어부에서 발생된 신호가 로드단(LOAD)으로 입력되어 상기 시작 어드레스 레지터(31)의 값이 멀티플랙서(34)를 통해 상기 카운터(35)의 카운팅 초기값으로 로딩된다. 상기 멀티플랙서(34)는 서브 블럭 최종값 검출부(33)의 출력에 따라 선택되어 상기 시작 어드레스 레지스터(31)의 세팅값으로 상기 카운터(35)의 초기값으로 로딩된다.

한편, 상기 서브블럭 최종값 검출부(33)는 상기 오디오 신호 처리부(5)의 데이타가 입력시마다 발생되는 클럭단(CK)의 클럭을 서브블럭 카운터(32)에서 카운트하여 상기 서브 블럭 카운터(32)가 300을 카운팅했을 때 상기 서브블럭 최종값 검출부(33)의 출력은 변환되어 멀티플랙서(34)에서 다른 입력단(A1)의 입력을 선택하여 카운터(35)의 초기값으로 로딩하도록 되어 있다.

본 발명의 실시예에서 상기 시작 어드레스 레지스터(31)의 초기 세팅값은 "0"로 세팅되므로 상기 멀티플랙서(34)의 출력 "0"를 카운터(35)의 카운팅 초기값으로 로딩하여 클럭단(CK)의 데이타 입력시마다 발생되는 클럭 입력에 따라 카운팅하여 데이타 어드레스 신호를 발생한다. 상기 클럭단(CK)의 클럭을 서브 블럭카운터(32)에서 카운팅을 계속하여 서브 블럭의 최종값 검출부(33), 비교기(37) 및 앤드게이트 논리회로로된 내부 래치 비트 어드레스 발생부(39)로 입력되어 이를 통해 제5도와 같이 내부 래치에 삭제 비트를 저장하게 된다.

제5도와 같이 0위치부터 저장하기 시작한 뒤 257위치까지 가로로 6비트인 총 43개 래치에 비트 어드레싱하여 저장하게 된다. 즉, 제4도의 메모리 맵처럼 수직으로 5, 수평으로 42의 위치가 된다. 상기 서브블럭 카운터(32)의 카운트값이 257이 넘게되면 비교기(37)의 출력단(A)이 "하이"된다. 상기 비교기(37)의 출력단(A)의 "하이"가 삭제 어드레스 데이타 발생부(38)에 입력되므로 상기 카운터(35)에서 출력되고 가산기2(36-2)에서 43을 더하여 앤드게이트로 구성된 삭제 어드레스 데이타발생부(38)를 통해 삭제 어드레스로 발생한다.

따라서 상기 카운터(35)의 출력에 의해 데이타 저장용 어드레스 신호를 발생하여 데이타를 저장한 후 소정치에 도달했을 때 상기 어드레스 데이타 발생부(38)에서 발생되는 상기 삭제 어드레스에 의해 내부 래치에 의해 6비트와 오디오 신호 처리부(5)에서 입력된 삭제 비트를 포함하여 7비트를 상기 발생 삭제 어드레스위치에 저장하게 된다. 상기 삭제 어드레스는 오디오 신호 처리부(5)에서 258바이트가 입력된 후부터 발생하게 된다. 그리고 서브 블럭 카운터(32)가 300을 카운팅 했을 때 서브 블럭의 최종값 검출부(33)의 출력은 변환되어 멀티플랙서(34)에서 상기 가산기1(36-1)의 출력을 선택하여 카운터(35)의 카운팅 초기값으로 다시 로딩된다. 상기 카운터(35)의 어드레스 데이타 발생에 따라 먼저 최초에 들어온 데이타가 제4도의

위치에 저장되고, 삭제 비트는 내부 래치 비트 어드레스 발생부(39)에서 발생되는 어드레스에 따라 제5도의 "

"위치에 저장된다.

다음 두번째 입력된 데이타 역시 제4도와 같이 1이 증가한 데이타 어드레스 위치에 저장되고, 삭제 비트는 제5도와 같이 내부 래치의 "1"위치에 저장되게 된다. 이와 같이 메모리 위치

257 위치까지 데이타가 저장되고, 또한 삭제 비트도 내부 래치에 저장된 후 258번째 입력된 데이타는 데이타 어드레스 위치

258에 제4도와 같이 저장되고, 삭제비트는 제5도와 같이 내부 래치의 첫번째 6비트와 결합되어 가산기2(36-2)에서 현재의 데이타 어드레스에 "43"이 더해진 값인 제4도의 B

위치에 삭제값이 저장되도록 삭제 어드레스 데이타 발생부(38)에서 어드레스가 발생된다. 그후 메모리맵의 7로우(row)의 43개 삭제 데이타가 모두 저장되고 나면 이때 서브 블럭 카운터(32)는 다시

가 되고, 이때 서브 블럭 카운터(35)에는 현재 데이타 어드레스값에 가산기1(36-1)에 의해 44이 더해진 값이 서브블럭 카운터(35)에 로딩된다.

그후 앞의 동작과 같은 순서로 1117개의 오디오 신호 처리부(5)의 데이타가 기입될 때 까지 반복하게 된다. 상기 선택단(SEL)의 신호는 제4도의 메모리맵에서 24로부터 데이타가 저장될 경우 비교기(37)에서 257 또는 214에서 214를 선택하여 215데이타가 저장된 뒤 29로우에 삭제데이타가 저장되도록 한 것이다.

상술한 바와 같이 데이타 및 삭제 비트를 하나의 메모리에 저장하여 메모리 사용 효율을 높이고 시스템의 원가절감 및 크기를 줄일 수 있는 이점이 있다.

Claims

CD-ROM의 삭제 비트 메모리 방법에 있어서, 데이타 저장용 어드레스 데이타를 발생하여 데이타를 저장하고 서브 블럭 카운팅에 의해 상기 데이타 어드레스 위치에 대응된 삭제 비트를 일시적으로 래치하는 제1과정과, 상기 서브 블럭 카운팅의 최종값에 도달될시 상기 데이타 어드레스에 오프셋값을 더하여 삭제 어드레스 데이타를 발생하는 제2과정과, 상기 제2과정의 삭제 어드레스 데이타와 상기 제1과정의 삭제비트를 더하여 상기 더한 어드레스 위치에 삭제 데이타를 정장하는 제3과정으로 이루어짐을 특징으로 하는 CD-ROM의 삭제 비트 저장방법.
제1항에 있어서, 제2과정이 데이타 어드레스를 직렬로 발생하는 과정과, 상기 과정의 직렬 발생의 계속 발생되는 값으로부터 7개 라인의 서브 블럭 값마다 한 라인분의 데이타수의 오프셋 값을 더하여 한 라인분의 삭제 데이타를 저장하는 과정으로 이루어짐을 특징으로 하는 방법.
제1항 또는 제2항에 있어서, 데이타 및 삭제데이타가 하나의 메모리에서 블럭단위로 나누어 저장하고, 상기 블럭에서 데이타와 삭제데이타를 라인별로 할당하여 저장함을 특징으로 하는 방법.
오디오 신호처리부(5)와, 메모리장치를 구비한 CD-ROM의 삭제 비트 저장회로에 있어서, 상기 오디오 신호 처리부(5)의 데이타버스(D0-D7)와 연결되어 시작 초기 어드레스 데이타를 저장하는 시작 어드레스 레지스터(31)와, 상기 오디오 신호 처리부(5)에서 공급되는 클럭단(CK)의 클럭을 바이트 단위로 카운트하여 서브 블럭 지정을 위한 어드레스 데이타를 발생하는 서브 블럭카운터(32)와, 상기 서브 블럭 카운터(32)의 출력값이 각 서브블럭의 최종 데이타값에 도달했는가를 체킹하는 서브 블럭 최종값 검출부(33)와, 상기 서브블럭 최종값 검출부(33)의 검출 출력에 따라 상기 시작 어드레스 레지스터(31)의 저장된 값과 각 라인을 증가하기 위한 값을 선택하는 멀티플랙서(34)와, 상기 메모리장치 어드레스 버스와 연결되며 상기 CD-ROM 신호 처리부(7)의 타이밍 제어부로부터 제공되는 신호를 로드단(LOAD)으로 입력시켜 초기화되며 상기 클럭단(CK)의 클럭에 따라 상기 멀티플랙서(34)의 출력값의 출력을 기준으로 카운트하여 데이타 어드레스 버스로 데이타를 발생하는 카운터(35)와, 상기 카운터(35)의 출력값에 한 라인 분에 해당하는 데이타수에 1을 더한 만큼의 오프셋을 더하여 상기 멀티플랙서(34)에 입력하는 가산기1(36-1)와, 상기 카운터(35)의 출력값에 한 라인분의 데이타수의 오프셋을 더하여 삭제 어드레스 발생부(38)에 입력하는 가산기2(36-2)와 상기 오디오 신호 처리부(5)로부터 제공되는 신호를 선택단(SEL)의 선택신호로 입력되어 상기 서브블럭 카운터(32)의 출력과 각 서브블럭의 최종 라인에 속하는 값을 비교하는 비교기(37)와, 상기 메모리장치의 어드레스 버스와 연결되며 상기 비교기(37)에서 각 서브 블럭의 초종라인에 속하는 값보다 클 때 상기 가산기2(36-2)의 출력을 삭제 어드레스 데이타로 공급하는 삭제 어드레스 데이타 발생부(38)와, 상기 서브 블럭 카운터(32)의 출력값이 상기 비교기(37)에서 각 서브 블럭의 최종라인에 속하는 값보다 적을 때 상기 서브 블럭 카운터(32)의 출력을 내부 래치 비트 어드레스 신호로 공급하는 내부 래치 비트 어드레스 발생부(39)로 구성됨을 특지으로 하는 CD-ROM 사제 비트 저장회로.
제4항에 있어서, 삭제 어드레스 데이타 발생부(38) 및 내부 래치 비트 어드레스 발생부(39)가 앤드게이트로 구성됨을 특징으로 하는 CD-ROM 삭제 비트 저장회로.
제4항에 있어서, 내부 래치 비트 어드레스 발생부(39)가 상기 CD-ROM 신호처리부의 래지스터와 연결됨을 특징으로 하는 CD-ROM 삭제 비트 저장회로.