CN110874333A - 存储设备及存储方法 - Google Patents

存储设备及存储方法 Download PDF

Info

Publication number
CN110874333A
CN110874333A CN201811080831.9A CN201811080831A CN110874333A CN 110874333 A CN110874333 A CN 110874333A CN 201811080831 A CN201811080831 A CN 201811080831A CN 110874333 A CN110874333 A CN 110874333A
Authority
CN
China
Prior art keywords
memory
interface
storage
signal
ready
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811080831.9A
Other languages
English (en)
Other versions
CN110874333B (zh
Inventor
袁国华
廖国忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
A Data Technology Co Ltd
Original Assignee
A Data Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by A Data Technology Co Ltd filed Critical A Data Technology Co Ltd
Publication of CN110874333A publication Critical patent/CN110874333A/zh
Application granted granted Critical
Publication of CN110874333B publication Critical patent/CN110874333B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Abstract

本发明提供一种存储设备和存储方法。存储设备包含一或多个存储装置、接口扩充器以及主控制器。存储装置包含存储模块、存储控制电路以及就绪/忙引脚。存储控制电路依据存储模块的运行状态以产生运行状态信号，通过就绪/忙引脚输出运行状态信号。主控制器输出接口信号至接口扩充器，要求接口扩充器提供运行状态信号。接口扩充器依据接口信号检测存储装置的就绪/忙引脚，以接收来自存储装置的运行状态信号并输出至主控制器。主控制器依据运行状态信号判断存储装置处于忙碌状态或就绪状态，并据以输出控制信号控制存储装置运行。

Description

存储设备及存储方法
技术领域
本发明涉及一种存储设备及存储方法，且特别涉及一种配置就绪/忙(Ready/Busy)引脚输出就绪状态以及忙碌状态的存储设备及存储方法。
背景技术
个人计算机(Personal Computer,PC)和其他电子装置的主机一般采用硬盘驱动器(Hard DiskDrive,HDD)等大容量存储器存储大量数据。固态硬盘(SolidState Drive,SSD)由于其内部不存在任何机械部件，从而即使在高速移动甚至伴随翻转倾斜的情况下也不会影响到正常使用，而且在发生碰撞和震荡时能够将数据丢失的可能性降到最小。因此固态硬盘将代替硬盘和光盘，成为优选的大容量存储装置。
发明内容
为解决背景技术的缺失，本发明的目的在于提供一种存储设备，包含一或多个存储装置、接口扩充器以及主控制器。各存储装置包含存储模块、存储控制电路以及一或多个就绪/忙引脚。存储控制电路连接存储模块以及就绪/忙引脚。存储控制电路依据存储模块的运行状态以产生运行状态信号，通过就绪/忙引脚输出运行状态信号。接口扩充器连接一或多个存储装置的就绪/忙引脚。接口扩充器检测一或多个存储装置的就绪/忙引脚，以接收来自一或多个存储装置的一或多个运行状态信号，并输出接口信号指定的任一或多个存储装置的一或多个运行状态信号。主控制器连接接口扩充器以及存储装置。主控制器输出接口信号至接口扩充器，以要求接口扩充器提供任一或多个存储装置的一或多个运行状态信号。主控制器依据运行状态信号判断对应的存储装置处于忙碌状态或就绪状态，并据以输出控制信号控制存储装置运行。
优选地，所述接口扩充器包含I2C接口或SPI接口，以及GPIO接口，所述接口扩充器通过所述I2C接口及/或所述SPI接口连接所述主控制器，以及通过所述GPIO接口连接各所述存储装置的所述就绪/忙引脚；
其中所述GPIO接口配置以接收通过所述就绪/忙引脚输出的所述运行状态信号，所述I2C接口或所述SPI接口配置以接收所述主控制器的所述接口信号以及传输通过所述GPIO接口接收的所述运行状态信号至所述主控制器。
优选地，所述存储装置还包含数据输出入引脚以及控制引脚，所述存储装置通过所述数据输出入引脚以及所述控制引脚连接所述主控制器，所述主控制器输出所述控制信号通过所述控制引脚以及新数据通过所述数据输出入引脚至所述存储控制电路，以指示处于就绪状态的所述存储装置的所述存储控制电路抹除所述存储模块存储的原始数据及/或控制所述存储模块存取所述主控制器提供的所述新数据；其中当所述存储装置抹除或存取所述新数据时，所述存储控制电路转为产生代表所述存储装置处于忙碌状态的所述运行状态信号。
优选地，所述存储装置还包含控制引脚，所述存储装置通过所述控制引脚连接所述主控制器，所述主控制器输出所述控制信号通过所述控制引脚至所述存储控制电路，以指示处于就绪状态的所述存储装置的所述存储控制电路输出所述存储模块存储的原始数据至所述主控制器；其中当所述存储装置输出所述原始数据至所述主控制器时，所述存储控制电路转为产生代表所述存储装置处于忙碌状态的所述运行状态信号。
另外，本发明的目的在于提供一种存储方法，包含以下步骤：利用一或多个存储装置中的各存储装置的存储控制电路，依据存储模块的运行状态以产生运行状态信号；通过各存储装置的就绪/忙引脚输出运行状态信号；利用主控制器输出接口信号至接口扩充器，以要求接口扩充器提供存储装置的运行状态信号；利用接口扩充器，依据接口信号检测各存储装置的就绪/忙引脚，以输出来自存储装置的运行状态信号；以及利用主控制器，依据运行状态信号判断各存储装置处于忙碌状态或就绪状态，输出控制信号以控制存储装置运行。
优选地，所述存储方法还包含以下步骤：利用GPIO接口，接收通过所述就绪/忙引脚输出的所述运行状态信号；以及利用I2C接口或SPI接口，传输通过所述GPIO接口接收的所述运行状态信号至所述主控制器。
优选地，所述存储方法还包含以下步骤：利用所述主控制器，输出所述控制信号通过所述存储装置的控制引脚至所述存储装置的所述存储控制电路，以指示处于就绪状态的所述存储装置的所述存储控制电路抹除所述存储模块存储的原始数据；以及利用所述存储装置的所述存储控制电路，在抹除所述原始数据时，产生代表所述存储装置处于忙碌状态的所述运行状态信号。
优选地，所述存储方法还包含以下步骤：利用所述主控制器，输出控制信号通过所述存储装置的控制引脚至所述存储装置的所述存储控制电路，以及输出新数据通过所述存储装置的数据输出入引脚至所述存储控制电路，以指示所述存储控制电路控制所述存储模块存取所述主控制器提供的所述新数据；以及利用所述存储装置的存储控制电路，在所述存储模块存取所述新数据时，产生代表所述存储装置处于忙碌状态的所述运行状态信号。
优选地，所述存储方法还包含以下步骤：利用所述主控制器，输出控制信号通过所述存储装置的控制引脚至所述存储装置的所述存储控制电路，以指示所述存储控制电路输出所述存储模块存储的原始数据至所述主控制器；以及利用所述存储装置的所述存储控制电路，在所述存储模块输出所述原始数据至所述主控制器时，产生代表所述存储装置处于忙碌状态的所述运行状态信号。
如上所述，相比于利用总线发出读取状态命令，以判断存储装置是否为就绪状态，本发明所提供的存储设备和存储方法，其主控制器是依据就绪/忙引脚(Ready/Busy)输出的运行状态信号包含忙碌状态以及就绪状态消息来判断存储装置的运行状态。再者，在运行状态信号的传输过程中，是通过接口扩充装置的GPIO接口接收存储装置通过就绪/忙引脚输出的运行状态信号，以及接着通过接口扩充装置的I2C/SPI接口传输运行状态信号至主控制器。因此，本发明具有精确度较高的优势，不需占用总线带宽，且不会大幅增加主控制器的引脚数量。
附图说明
图1是本发明第一实施例的存储设备的方框图。
图2是本发明第二实施例的存储设备的方框图。
图3是本发明第三实施例的存储方法的步骤流程图。
图4是本发明第四实施例的存储方法的步骤流程图。
图5是本发明第五实施例的存储方法的步骤流程图。
图6是本发明第六实施例的存储方法的步骤流程图。
图7是本发明第七实施例的存储方法的步骤流程图。
具体实施方式
以下是通过特定的具体实施例来说明本发明所公开有关本发明的实施方式，本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的构思下进行各种修改与变更。另外，本发明的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容，但所公开的内容并非用以限制本发明的保护范围。
应理解，虽然本文中可能使用术语第一、第二、第三等来描述各种组件或者信号，但这些组件或者信号不应受这些术语的限制。这些术语主要是用以区分一组件与另一组件，或者一信号与另一信号。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。
为了解释清楚，在一些情况下，本技术可被呈现为包括包含功能块的独立功能块，其包含装置、装置组件、软件中实施的方法中的步骤或路由，或硬件及软件的组合。
实施根据这些公开方法的装置可以包括硬件、固件及/或软件，且可以采取任何各种形体。这种形体的典型例子包括笔记本电脑、智能电话、小型个人计算机、个人数字助理等等。本文描述的功能也可以实施于外围设备或内置卡。通过进一步举例，这种功能也可以实施在不同芯片或在单个装置上执行的不同程序的电路板。
该指令、用于传送这样的指令的介质、用于执行其的计算资源或用于支持这样的计算资源的其他结构，为用于提供在这些公开中所述的功能的手段。
[第一实施例]
请参阅图1，其是本发明第一实施例的存储设备的方框图。如图1所示，存储设备包含主控制器100、接口扩充器200、以及多个存储装置300。接口扩充器200连接主控制器100以及多个存储装置300。多个存储装置300连接主控制器100。
存储装置300可例如为挥发性内存或非挥发性内存。每一个存储装置300可具有一或多个就绪/忙引脚RBN。每一个存储装置300通过就绪/忙引脚RBN连接接口扩充器200。在本实施例中，以六个存储装置300为例，但实务上可依需求减少或扩充存储装置300。另外，主控制器100可通过总线例如控制总线以及数据总线等其他适合的总线RWBUS，连接至存储装置300的控制引脚以及数据输出入引脚。
主控制器100可例如为固态硬盘控制器，本发明不以此为限。主控制器100可输出接口信号101至接口扩充器200，以要求接口扩充器200提供存储装置300的运行状态。值得注意的是，当接口扩充器200接收到主控制器100的接口信号101时，接口扩充器200可依据接口信号101同时或按序检测多个存储装置300的多个就绪/忙引脚RBN。接口扩充器200检测到存储装置300通过就绪/忙引脚RBN输出对应存储装置300的运行状态的运行状态信号301时，接口扩充器200可同时或按序接收多个存储装置300的运行状态信号301。
实务上，接口扩充器200在未接收到主控制器100的接口信号101之前，即可持续检测存储装置300的就绪/忙引脚RBN。直到当接口扩充器200接收到来自主控制器100的接口信号101时，始提供接口信号101指定的特定或所有的存储装置300的运行状态信号301至主控制器100。
另一方面，存储装置300可在每次改变运行状态时，输出对应改变后的运行状态的运行状态信号301至接口扩充器200，接口扩充器200接收到运行状态信号301时，可以实时或经过一段时间后传输运行状态信号301至主控制器100。在此案例下，主控制器100可省略输出接口信号101的作业。
另外，运行状态信号301可还包含存储装置300的序号、取得存储模块的运行状态的时间点、存储模块的忙碌程度或闲置程度、运行状态信号301输出时通过的就绪/忙引脚RBN的引脚或其组合信息。
最后，主控制器100依据接口扩充器200提供的存储装置300的运行状态信号301，以判断存储装置300处于忙碌状态或就绪状态，并据以输出控制信号至存储装置300，以控制存储装置300运行。
更具体地，当存储装置300正在抹除所存储的原始数据、读取新数据或写入新数据时，存储装置300输出指出存储装置300处于忙碌状态的运行状态信号301。相反地，当存储装置300未执行任何作业而呈闲置状态时，存储装置300输出指出存储装置300处于就绪状态的运行状态信号301。
[第二实施例]
请参阅图2，其是本发明第二实施例的存储设备的方框图。如图2所示，存储设备包含主控制器100、接口扩充器200、以及多个存储装置300。接口扩充器200连接主控制器100以及多个存储装置300的就绪/忙引脚RBN。另外，主控制器100可通过总线RWBUS例如控制总线以及数据总线等其他适合的总线，连接至存储装置300的控制引脚以及数据输出入引脚。
举例来说，存储装置300可包含存储模块AR、存储控制电路310以及一或多个就绪/忙引脚RBN。存储控制电路310连接存储模块AR以及就绪/忙引脚RBN。
存储装置300可为NAND或NOR闪存装置。存储模块AR可为内存晶胞。存储装置300可包含多个内存晶胞BLK11～BLK14、BLK21～BLK24、BLK31～BLK34、BLK41～BLK44呈数组排列。应理解，存储装置300的数量、排列方式、可存储容量可按序实际需求做调整，本发明不以此为限。
实施上，存储控制电路310可依据多个存储模块AR的运行状态产生一个运行状态信号301，或可依据多个存储模块AR的运行状态分别产生多个运行状态信号301。存储控制电路310可通过就绪/忙引脚RBN输出单个运行状态信号301。替换地，每个存储装置300的多个存储模块AR可共享同一个就绪/忙引脚RBN按序传输多个运行状态信号301，或实务上可分别通过不同的多个就绪/忙引脚RBN传输多个运行状态信号301。
存储装置300以及接口扩充器200之间、主控制器100以及接口扩充器200之间的信号传输的方式可取决于采用的传输接口，例如可采用串行传输或并列传输方式。接口扩充器200可包含一或多个传输接口。在本实施例中，接口扩充器200通过不同的两个传输接口分别与存储装置300以及主控制器100连接。
举例来说，本实施例的接口扩充器200包含例如GPIO接口220，以及I2C接口及/或SPI接口210。接口扩充器200通过I2C/SPI接口210连接主控制器100。另一方面，接口扩充器200通过GPIO接口220连接存储装置300的就绪/忙引脚RBN。GPIO接口220配置以接收存储装置300通过就绪/忙引脚RBN输出的运行状态信号301，而I2C/SPI接口210配置以接收主控制器100的接口信号101以及传输通过GPIO接口220接收的运行状态信号301至主控制器100。应理解，实务上可选用其他适当的传输接口，本发明不受限于I2C/SPI接口210以及GPIO接口220。
主控制器100依据运行状态信号301判断存储装置300处于就绪状态时，主控制器100可控制存储装置300作动，具体说明如下。
存储装置300可通过控制引脚接收来自主控制器100的控制信号302。存储控制电路310可依据主控制器100的控制信号302，抹除存储模块AR所存储的原始数据DS。接着，存储装置300可通过数据输出入引脚接收主控制器100提供的新数据DU，存储控制电路310可接着控制存储模块AR存取新数据DU。应理解，例如欲存储新数据DU的存储模块AR未存储有原始数据DS时，可省略原始数据DS的抹除作业，或新数据DU可直接覆盖原始数据DS，又或者新数据DU与原始数据DS并存在同一或不同个存储模块AR。应理解，实务上，存储装置300可通过同一引脚接收来自主控制器100的控制信号302以及供应原始数据DS至主控制器100。
更精确地，主控制器100可比对每个存储装置300的多个存储模块AR如内存晶胞BLK11～BLK14、BLK21～BLK24、BLK31～BLK34、BLK41～BLK44的每一个的剩余存储容量，例如内存晶胞BLK14、BLK43已不具有可使用的存储容量，内存晶胞BLK12、BLK33已使用部分存储容量。主控制器100可依据多个内存晶胞的剩余存储容量与欲存储的新数据DU所需的存储容量(即占用的存储空间)进行比对，以从多个存储模块AR中选择适当的存储模块AR存储新数据DU。
而当主控制器100欲取得存储装置300的存储模块AR所存储的原始数据DS及/或新数据DU时，主控制器100可输出控制信号302通过存储控制电路310的控制引脚至存储控制电路310，以指示存储装置300的存储控制电路310输出一或多个存储模块AR所存储的一或多个原始数据DS及/或新数据DU至主控制器100。
进一步地，当存储装置300抹除原始数据DS、存取新数据DU或是输出原始数据DS至主控制器100时，存储控制电路310可转为产生代表存储装置300处于忙碌状态的运行状态信号301至接口扩充器200的GPIO接口220，接着运行状态信号301通过接口扩充器200的I2C/SPI接口210提供至主控制器100。
举例来说，当存储控制电路310及/或存储模块AR的正在运行即处于忙碌状态时，存储控制电路310输出低电平的运行状态信号301。相反地，当存储控制电路310以及存储模块AR皆未执行任何作业，或非重要工作即处于闲置状态时，存储控制电路310输出高电平的运行状态信号301。
[第三实施例]
请参阅图3，其是本发明第三实施例的存储方法的步骤流程图。如图3所示，本实施例的存储设备包含以下步骤S301～S309，这些步骤可适用于第一实施例以及第二实施例的存储设备，并可与本文其他步骤适当的结合。
步骤S301：利用一或多个存储装置中的每一个存储装置的存储控制电路，依据存储模块的运行状态以产生运行状态信号。
步骤S303：通过存储装置的就绪/忙引脚输出运行状态信号。
步骤S305：利用主控制器输出接口信号至接口扩充器，以要求接口扩充器提供存储装置的运行状态信号。
步骤S307：利用接口扩充器，依据来自主控制器的接口信号检测一或多个存储装置的就绪/忙引脚，以接收存储装置的运行状态信号，并传输至主控制器。
步骤S309：利用主控制器，依据存储装置的运行状态信号判断存储装置的运行状态例如处于忙碌状态或就绪状态，输出控制信号以控制存储装置运行。
[第四实施例]
请参阅图4，其是本发明第四实施例的存储方法的步骤流程图。如图4所示，本实施例的存储设备包含以下步骤S401～S411，这些步骤可适用于第一实施例以及第二实施例的存储设备，并可与本文其他步骤适当的结合。
步骤S401：利用接口扩充器的GPIO接口，检测各个存储装置的就绪/忙引脚，接收存储装置的存储控制电路通过就绪/忙引脚输出的运行状态信号。
步骤S403：利用接口扩充器的I2C/SPI接口，传输通过接口扩充器的GPIO接口接收的运行状态信号至主控制器。
步骤S405：利用主控制器依据多个存储装置的多个运行状态信号，判断是否有存储装置处于就绪状态？若是，执行步骤S407；若否，按序执行步骤S409、S411。
步骤S407：利用主控制器输出控制信号，以控制处于就绪状态的一或多个存储装置运行，包含控制处于就绪状态的存储装置执行读取、写入、抹除数据等作业。
步骤S409：利用主控制器比对多个存储装置的多个运行状态信号的忙碌程度是否小于门限值？若否，跳回执行步骤S401；若是，执行步骤S411。
步骤S411：利用主控制器控制忙碌程度小于门限值的一或多个存储装置中的任一存储装置或忙碌程度最低的存储装置运行。
[第五实施例]
请参阅图5，其是本发明第五实施例的存储方法的步骤流程图。如图5所示，本实施例的存储设备包含以下步骤S501～S517，这些步骤可适用于第一实施例以及第二实施例的存储设备，并可与本文其他步骤适当的结合。
步骤S501：利用一或多个存储装置中的各个存储装置的存储控制电路，依据存储模块的运行状态以产生运行状态信号。
步骤S503：通过存储装置的就绪/忙引脚输出运行状态信号。
步骤S505：利用主控制器输出接口信号至接口扩充器，以要求接口扩充器提供存储装置的运行状态信号。
步骤S507：利用接口扩充器依据接口信号检测存储装置的就绪/忙引脚。
步骤S509：利用接口扩充器接收并输出存储装置的运行状态信号。
步骤S511：利用主控制器，依据该运行状态信号判断存储装置是否处于就绪状态？若否，重复执行步骤S501～S511，以重新检测过一段时间后，存储装置的存储模块是否从忙碌状态转为就绪状态。若是，则按序执行步骤S513～S517。
步骤S513：利用主控制器输出控制信号。
步骤S515：利用存储装置通过控制引脚接收控制信号。
步骤S517：利用存储装置的存储控制电路，依据控制信号抹除存储模块存储的原始数据。
[第六实施例]
请参阅图6，其是本发明第六实施例的存储方法的步骤流程图。如图6所示，本实施例的存储设备包含以下步骤S601～S617，这些步骤可适用于第一实施例以及第二实施例的存储设备，并可与本文其他步骤适当的结合。
步骤S601：利用主控制器输出接口信号至接口扩充器。
步骤S603：利用接口扩充器依据接口信号检测存储装置的就绪/忙引脚。
步骤S605：利用存储装置的存储控制电路，依据存储模块的运行状态产生运行状态信号。
步骤S607：利用存储装置通过就绪/忙引脚输出运行状态信号至接口扩充器。
步骤S609：利用接口扩充器输出存储装置的运行状态信号至主控制器。
步骤S611：利用主控制器，依据运行状态信号判断存储装置是否处于就绪状态？若否，跳回执行步骤S601，若是，按序执行步骤S613～S617。
步骤S613：利用主控制器输出控制信号和新数据。
步骤S615：利用存储装置通过控制引脚接收控制信号，通过数据输出入引脚接收新数据。
步骤S617：利用存储装置的存储控制电路依据控制信号，控制存储模块存取新数据。
[第七实施例]
请参阅图7，其是本发明第七实施例的存储方法的步骤流程图。如图7所示，本实施例的存储设备包含以下步骤S701～S709，这些步骤可适用于第一实施例以及第二实施例的存储设备，并可与本文其他步骤适当的结合。
步骤S701：利用一或多个存储装置的存储控制电路，依据存储模块的多个存储单元的每一个运行状态产生运行状态信号。
步骤S703：利用接口扩充器检测存储装置的就绪/忙引脚，以从存储装置取得多个运行状态信号，接着输出多个运行状态信号至主控制器。
步骤S705：利用主控制器，比对多个运行状态信号分别代表同一个或多个存储装置的多个存储单元的剩余存储容量与新数据所需的存储容量。
步骤S707：利用主控制器，输出控制信号和新数据至存储装置的存储控制电路。
步骤S709：利用存储装置的存储控制电路依据控制信号，控制具有新数据所需的存储容量的存储单元存取数据。
[实施例的有益效果]
相比于利用总线发出读取状态命令，以判断存储装置是否为就绪状态，本发明所提供的存储设备和存储方法，其主控制器是依据就绪/忙引脚(Ready/Busy)输出的运行状态信号包含忙碌状态以及就绪状态消息来判断存储装置的运行状态。再者，在运行状态信号的传输过程中，是通过接口扩充装置的GPIO接口接收存储装置通过就绪/忙引脚输出的运行状态信号，以及接着通过接口扩充装置的I2C/SPI接口传输运行状态信号至主控制器。因此，本发明具有精确度、稳定度较高的优势，不需占用总线带宽，且不会大幅增加主控制器的引脚数量。
最后需说明的是，于前述说明中，尽管已将本发明技术的概念以多个示例性实施例具体地示出与阐述，然而在本领域技术人员将理解，在不背离由权利要求书所界定的本发明技术的概念范围的条件下，可对其作出形式及细节上的各种变化。

Claims (9)

1.一种存储设备，其特征在于，所述存储设备包含：
一或多个存储装置，各所述存储装置包含存储模块、存储控制电路以及一或多个就绪/忙引脚，所述存储控制电路连接所述存储模块以及所述就绪/忙引脚，所述存储控制电路依据所述存储模块的运行状态以产生运行状态信号，通过所述就绪/忙引脚输出所述运行状态信号；
接口扩充器，连接一或多个所述存储装置的所述就绪/忙引脚，所述接口扩充器检测一或多个所述存储装置的所述就绪/忙引脚，以接收来自一或多个所述存储装置的一或多个所述运行状态信号，并输出接口信号指定的任一或多个所述存储装置的一或多个所述运行状态信号；以及
主控制器，连接所述接口扩充器以及一或多个所述存储装置，所述主控制器输出所述接口信号至所述接口扩充器，以要求所述接口扩充器提供任一或多个所述存储装置的一或多个所述运行状态信号，所述主控制器依据各所述运行状态信号判断对应的所述存储装置处于忙碌状态或就绪状态，并据以输出控制信号控制所述存储装置运行。
2.根据权利要求1所述的存储设备，其特征在于，所述接口扩充器包含I2C接口或SPI接口，以及GPIO接口，所述接口扩充器通过所述I2C接口及/或所述SPI接口连接所述主控制器，以及通过所述GPIO接口连接各所述存储装置的所述就绪/忙引脚；
其中所述GPIO接口配置以接收通过所述就绪/忙引脚输出的所述运行状态信号，所述I2C接口或所述SPI接口配置以接收所述主控制器的所述接口信号以及传输通过所述GPIO接口接收的所述运行状态信号至所述主控制器。
3.根据权利要求1所述的存储设备，其特征在于，所述存储装置还包含数据输出入引脚以及控制引脚，所述存储装置通过所述数据输出入引脚以及所述控制引脚连接所述主控制器，所述主控制器输出所述控制信号通过所述控制引脚以及新数据通过所述数据输出入引脚至所述存储控制电路，以指示处于就绪状态的所述存储装置的所述存储控制电路抹除所述存储模块存储的原始数据及/或控制所述存储模块存取所述主控制器提供的所述新数据；
其中当所述存储装置抹除或存取所述新数据时，所述存储控制电路转为产生代表所述存储装置处于忙碌状态的所述运行状态信号。
4.根据权利要求1所述的存储设备，其特征在于，所述存储装置还包含控制引脚，所述存储装置通过所述控制引脚连接所述主控制器，所述主控制器输出所述控制信号通过所述控制引脚至所述存储控制电路，以指示处于就绪状态的所述存储装置的所述存储控制电路输出所述存储模块存储的原始数据至所述主控制器；
其中当所述存储装置输出所述原始数据至所述主控制器时，所述存储控制电路转为产生代表所述存储装置处于忙碌状态的所述运行状态信号。
5.一种存储方法，其特征在于，所述存储方法包含以下步骤：
利用一或多个存储装置中的各所述存储装置的所述存储控制电路，依据所述存储模块的运行状态以产生运行状态信号；
通过各所述存储装置的所述就绪/忙引脚输出所述运行状态信号；
利用所述主控制器输出接口信号至所述接口扩充器，以要求所述接口扩充器提供所述存储装置的所述运行状态信号；
利用接口扩充器，依据所述接口信号检测各所述存储装置的所述就绪/忙引脚，以输出来自所述存储装置的所述运行状态信号；以及
利用主控制器，依据所述运行状态信号判断各所述存储装置处于忙碌状态或就绪状态，输出控制信号以控制所述存储装置运行。
6.根据权利要求5所述的存储方法，其特征在于，所述存储方法还包含以下步骤：
利用GPIO接口，接收通过所述就绪/忙引脚输出的所述运行状态信号；以及
利用I2C接口或SPI接口，传输通过所述GPIO接口接收的所述运行状态信号至所述主控制器。
7.根据权利要求5所述的存储方法，其特征在于，所述存储方法还包含以下步骤：
利用所述主控制器，输出所述控制信号通过所述存储装置的控制引脚至所述存储装置的所述存储控制电路，以指示处于就绪状态的所述存储装置的所述存储控制电路抹除所述存储模块存储的原始数据；以及
利用所述存储装置的所述存储控制电路，在抹除所述原始数据时，产生代表所述存储装置处于忙碌状态的所述运行状态信号。
8.根据权利要求5所述的存储方法，其特征在于，所述存储方法还包含以下步骤：
利用所述主控制器，输出控制信号通过所述存储装置的控制引脚至所述存储装置的所述存储控制电路，以及输出新数据通过所述存储装置的数据输出入引脚至所述存储控制电路，以指示所述存储控制电路控制所述存储模块存取所述主控制器提供的所述新数据；以及
利用所述存储装置的存储控制电路，在所述存储模块存取所述新数据时，产生代表所述存储装置处于忙碌状态的所述运行状态信号。
9.根据权利要求5所述的存储方法，其特征在于，所述存储方法还包含以下步骤：
利用所述主控制器，输出控制信号通过所述存储装置的控制引脚至所述存储装置的所述存储控制电路，以指示所述存储控制电路输出所述存储模块存储的原始数据至所述主控制器；以及
利用所述存储装置的所述存储控制电路，在所述存储模块输出所述原始数据至所述主控制器时，产生代表所述存储装置处于忙碌状态的所述运行状态信号。
CN201811080831.9A 2018-08-31 2018-09-17 存储设备及存储方法 Active CN110874333B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107130612A TWI688864B (zh) 2018-08-31 2018-08-31 儲存設備及儲存方法
TW107130612 2018-08-31

Publications (2)

Publication Number Publication Date
CN110874333A true CN110874333A (zh) 2020-03-10
CN110874333B CN110874333B (zh) 2021-07-02

Family

ID=69141113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811080831.9A Active CN110874333B (zh) 2018-08-31 2018-09-17 存储设备及存储方法

Country Status (3)

Country Link
US (1) US10534561B1 (zh)
CN (1) CN110874333B (zh)
TW (1) TWI688864B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI688864B (zh) * 2018-08-31 2020-03-21 威剛科技股份有限公司 儲存設備及儲存方法
US11693798B2 (en) * 2020-07-10 2023-07-04 Samsung Electronics Co., Ltd. Layered ready status reporting structure

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081868A (en) * 1993-12-15 2000-06-27 Hewlett-Packard Company System and methods for performing cache latency diagnostics in scalable parallel processing architectures including calculating CPU idle time and counting number of cache misses
CN104375923A (zh) * 2014-11-24 2015-02-25 英业达科技有限公司 硬盘运行状态检测系统
CN104461800A (zh) * 2014-11-24 2015-03-25 英业达科技有限公司 硬盘运行状态检测系统
TW201621660A (zh) * 2014-12-02 2016-06-16 英業達股份有限公司 硬碟運行狀態檢測系統
CN106354671A (zh) * 2015-07-13 2017-01-25 爱思开海力士有限公司 半导体存储器件及包括其的存储系统
CN106843773A (zh) * 2017-02-16 2017-06-13 天津书生云科技有限公司 存储方法和分布式存储系统
CN206331414U (zh) * 2016-06-29 2017-07-14 湖南国科微电子股份有限公司 一种固态硬盘
US20180075910A1 (en) * 2016-09-12 2018-03-15 SK Hynix Inc. Semiconductor memory device and method of operating the same
TWM561247U (zh) * 2017-09-07 2018-06-01 威盛電子股份有限公司 多硬碟儲存裝置
US10534561B1 (en) * 2018-08-31 2020-01-14 Adata Technology Co., Ltd. Storage apparatus system and storage control method that outputs a busy state or ready state through a ready/busy pin

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200813727A (en) * 2006-09-06 2008-03-16 Mitac Int Corp Monitoring apparatus and monitoring method for SATA hard drive
US10007632B2 (en) * 2014-01-22 2018-06-26 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Computing device interface connectors for peripheral component interconnect compliant devices and other devices
US9921933B2 (en) * 2015-11-03 2018-03-20 Quanta Computer Inc. System and method for indicator light control of storage devices
TWI602115B (zh) * 2016-06-23 2017-10-11 慧榮科技股份有限公司 資料儲存裝置之資料儲存方法
US10509750B2 (en) * 2017-07-24 2019-12-17 American Megatrends International, Llc System and method for controlling multi-function pins in management controller stack

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081868A (en) * 1993-12-15 2000-06-27 Hewlett-Packard Company System and methods for performing cache latency diagnostics in scalable parallel processing architectures including calculating CPU idle time and counting number of cache misses
CN104375923A (zh) * 2014-11-24 2015-02-25 英业达科技有限公司 硬盘运行状态检测系统
CN104461800A (zh) * 2014-11-24 2015-03-25 英业达科技有限公司 硬盘运行状态检测系统
TW201621660A (zh) * 2014-12-02 2016-06-16 英業達股份有限公司 硬碟運行狀態檢測系統
CN106354671A (zh) * 2015-07-13 2017-01-25 爱思开海力士有限公司 半导体存储器件及包括其的存储系统
CN206331414U (zh) * 2016-06-29 2017-07-14 湖南国科微电子股份有限公司 一种固态硬盘
US20180075910A1 (en) * 2016-09-12 2018-03-15 SK Hynix Inc. Semiconductor memory device and method of operating the same
CN106843773A (zh) * 2017-02-16 2017-06-13 天津书生云科技有限公司 存储方法和分布式存储系统
TWM561247U (zh) * 2017-09-07 2018-06-01 威盛電子股份有限公司 多硬碟儲存裝置
US10534561B1 (en) * 2018-08-31 2020-01-14 Adata Technology Co., Ltd. Storage apparatus system and storage control method that outputs a busy state or ready state through a ready/busy pin

Also Published As

Publication number Publication date
TW202011208A (zh) 2020-03-16
CN110874333B (zh) 2021-07-02
TWI688864B (zh) 2020-03-21
US10534561B1 (en) 2020-01-14

Similar Documents

Publication Publication Date Title
CN107844431B (zh) 映射表更新方法、存储器控制电路单元与存储器存储装置
US8812784B2 (en) Command executing method, memory controller and memory storage apparatus
US8392649B2 (en) Memory storage device, controller, and method for responding to host write commands triggering data movement
US9280460B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
KR101371516B1 (ko) 플래시 메모리 장치의 동작 방법 및 그것을 포함하는 메모리 시스템
US9176865B2 (en) Data writing method, memory controller, and memory storage device
US10802750B2 (en) Universal flash storage memory module, controller and electronic device with advanced turbo write buffer and method for operating the memory module
KR20200040544A (ko) 메모리 컨트롤러, 상기 메모리 컨트롤러를 포함하는 스토리지 장치, 및 상기 메모리 컨트롤러의 동작 방법
US20200218653A1 (en) Controller, data storage device, and operating method thereof
CN111796759B (zh) 多平面上的片段数据读取的计算机可读取存储介质及方法
KR20190083148A (ko) 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
KR20210098717A (ko) 컨트롤러, 컨트롤러의 동작 방법 및 이를 포함하는 저장 장치
KR20200114212A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN110874333B (zh) 存储设备及存储方法
KR102474035B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190109872A (ko) 데이터 저장 장치 및 그것의 동작 방법
US9733832B2 (en) Buffer memory accessing method, memory controller and memory storage device
KR20210004611A (ko) 메모리 인터페이스, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
US9146861B2 (en) Memory address management method, memory controller and memory storage device
US10289334B2 (en) Valid data merging method, memory controller and memory storage apparatus
KR20150142250A (ko) 컨트롤러의 작동 방법과 상기 컨트롤러를 포함하는 장치의 작동 방법
EP4020220A1 (en) Utilizing nand buffer for dram-less multilevel cell programming
KR102475688B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR101175250B1 (ko) 낸드 플래시 메모리 장치와 그의 컨트롤러 및 이들의 라이트 오퍼레이션 방법
CN111596859B (zh) 数据储存装置与数据处理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant