JPS6175626A - デジタル通信におけるインタリ−ブ方法 - Google Patents

デジタル通信におけるインタリ−ブ方法

Info

Publication number
JPS6175626A
JPS6175626A JP19726184A JP19726184A JPS6175626A JP S6175626 A JPS6175626 A JP S6175626A JP 19726184 A JP19726184 A JP 19726184A JP 19726184 A JP19726184 A JP 19726184A JP S6175626 A JPS6175626 A JP S6175626A
Authority
JP
Japan
Prior art keywords
address
data
read
written
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19726184A
Other languages
English (en)
Inventor
Yasuhiro Takahashi
靖浩 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP19726184A priority Critical patent/JPS6175626A/ja
Publication of JPS6175626A publication Critical patent/JPS6175626A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、デジタル通信におけるインタリーブ方法に間
するものである。さらに詳しくは、デジタル通信におい
て、フェージングによるバースト誤りとランダム誤り対
策には各種符号化方式があるが、訂正可能なバースト長
に限界がある。インタリーブ回路は、このバースト誤り
を分散し、ランダム化して誤り訂正能力を上げるもので
、本発明は簡単な方法で、しかも信頼性を向上せしめる
方法を提供しようとするものである。
[従来の技術] 従来のインタリーブ回路は1例えばデータの書込みを横
方向、読み出しを縦方向と決め、2個のRAM(ランダ
ムアクセスメモマ月のうち、一方が書込み用であるとき
は、他方が読み出し用となるように切換えて使用してい
た。
具体的には第5図に示すように、制御回路(1)からの
切換制御信号によって切換スイッチ(2) (3)(4
) (5)をそれぞれ図中実線側へ切換え、入力端子(
6)からのデータを、一方の第1カウンタ(7)によつ
て一方の第1RAM(8)に第6図のように横方向に書
込み、他方の第2カウンタ(9)によって他方の第2R
AM(10)から第7図のように縦方向に出力端子(1
1)へ読み出す。第1、第2 RA M (8) (t
o)の最終番地まで第1、第2カウンタ(7) (9)
がそれぞれ作動すると、第1、第2カウンタ(7)(9
)の信号で制御回路(1)から切換信号が出力し、切換
スイッチ(2) (3) (4) (5)を点線側に切
換え、2個の第1、第2のRA M (8) (10)
の入力と出力が切換えられる。そのため第2RAM(1
0)に横方向にデータを書込み、第1 RAM(8)か
ら縦方向にデータを読み出す。以下同様にして交互に繰
返す。
[発明が解決しようとする問題点1 以上のような従来の方法では、2個のRAMを必要とし
、しかも書込みと読み出しの番地がそれぞれ異なるため
、独立した2個の番地指定用カウンタが必要となり、部
品点数が多くなるという問題点があった。本発明は、部
品点数を少なくして小型化を図りながら、しかも回路の
信頼性の向上を目的としたものである。
[問題点を解決するための手段] 本発明によるインタリーブ方法は、デジタル移動通信に
おいて、マトリクス状に配列されたRAMの同一番地で
予め記憶されたデータの読み出しを行った後、新たなデ
ータの書込みを行い、つぎに所定の方向に番地を移動し
て順次データの読み出しと書込みを行い、最終番地に至
ったとき、再び最初の番地に戻り、今度は同一番地での
データの読み出しと書込みを前とは異なる他の方向に順
次番地を移動しながら行い、以後方向を交互に異ならせ
てデータの読み出しと書込みを行うようにした方法であ
る。
[作用] まず、最初に、RAMに、例えば横方向に順次データを
書込む。つぎに、最初の番地に戻り、他の方向、例えば
縦方向に、順次移動しながら同一番地でデータの読み出
しと書込みを行う。再び最初の番地に戻ったら今度は横
方向に、移動しながら同一番地でのデータの読み出しと
書込みを行い、以後これを繰返す。
交互に変化する方向は、横と縦の組合せに限られず、縦
と斜、横と斜、右斜と左斜なとであってもよい。
[実施例] 以下、本発明の一実施例を図面により説明する。
本発明の原理を第1図により説明すると、本発明は、1
組のRA M (12)と番地設定回路(13)を用い
て所期の目的を達成しようとするものである6すなわち
、まず、RA M (12)はmXn個の記憶素ぬをマ
トリクス状に配置したものを1個使用し、これに、例え
ば第2図のように横方向に入力端子(14)からのデー
タを順次書込む。最終番地まで書込んだら、再び最初の
番地へ戻り、今度は例えば第3図のように縦方向に順次
番地を移動しながら出力端子(15)へデータを読み出
し、かつ入力端子(14)からの新たなデータを書込む
。最終番地まで進んだら再び最初の番地へ戻り、再び第
2図のように横方向の読み出しと書込みを行う。以後、
交互に繰返す。
第4図は第1図の具体的回路である。この第4図におい
て、(12)はm x n個のマトリクス状に配置され
た記憶素子からなるRAMである。また、(13a)は
列方向カウンタ、 (13b)は行方向カウンタで、こ
れらのカウンタ(13a) (13b)によって番地指
定回路(13)を構成している。このカウンタ(1:L
a)(13b)に結合されたコントロール回路(16)
と、このコントロール回路(16)で切換えられる切換
回路(17) (18) (19)とは番地の移動方向
を1サイクル毎に交互に切換えるためのものである。(
20)はクロック信号発生回路で、このクロック信号発
生回路(20)はデータ出力制御信号、データ入力制御
信号およびカウンタ・クロック信号を第8図のように順
次位相を互いにずらして発生する。前記RA M (1
2)にはデータ入力端子(14)、データ出力端子(1
5)、読み出し制御端子(21)および書込み制御端子
(22)が結合されている。
つぎに以上の回路における作用を説明する。
RA M (12)はm x n個のマトリクス状に配
置され、その配列番地を第4図のようにあられすものと
する。
まず最初に、データ入力端子(14)からのデータがR
A M (12)に送られて、所定方向例えば横方向で
あるall、a 12)”’ a 1ffl 、 al
l 、  a22 ”’ arm・・・・al’1ff
lの順番に書込まれる。anfflに至ると、allに
戻る。今度は同一番地で読み出しと書込みが行われる。
このときの方向は、前回とは異なる方向。
例えば縦方向となる。すなわち、読み出し制御端子(2
1)からの第1パルスで前回書込んでおいたallのデ
ータの読み出しを行い、つぎに書込み制御端子(22)
からの第2のパルスでallに新たなデータの書込みを
行い、さらにクロック信号発生回路(20)から切換ス
イッチ(17) (18)を経て列方向カウンタ(13
a)へ入力した第3パルスで番地をallへ移動する。
以下同様にしてall の読み出し、書込み、allへ
の移動、a41 ・・・al’ll と移動する。al
’llに至ると1桁上げ信号が切換スイッチ(19)を
介して行方向カウンタ(13b)へ送られ、a、2・・
・の行へ移る。コントロール回路(16)では行方向へ
の移動を順次カウントする。このようにして縦方向の移
動によりa7□まで至ると、コントロール回路(16)
からの信月によって切換スイッチ(17) (18) 
(19)がすべて点線側へ切換えられる。
すると、クロック信号が今度は行方向カウンタへ送られ
るので、横方向に移動してデータの読み出し、書込み、
移動が繰返される。このようにして、横方向と縦方向を
1サイクル毎に交互に繰返しながらインタリーブがなさ
れる。
前記実施例では、番地の移動方向を横と樅にしたが、こ
れに限られるものではなく、縦と斜、横と斜、右斜と左
斜などのように交互に変化するようにカウンタによって
番地指定回路を構成すれば。
1組のRAMと番地指定回路でどのようなインタリーブ
方法も実現できる。
[発明の効果] 本発明は上述のような方法としたので、1紺のRAMと
番地指定回路でインタリーブが実現でき、簡単な方法で
あるにも拘らず、信頼性も向上し。
さらに回路の消費電力も大巾に減少できる。
【図面の簡単な説明】
第1図は本発明によるインタリーブ方法の原理の説明図
、第2図は横方向のインタリーブの説明図、第3図は縦
方向のインタリーブの説明図、第4図は本発明によるイ
ンタリーブ方法を実現するための具体的回路図、第5図
は従来の方法に用いられたインタリーブ回路図、第6図
は横方向のインタリーブの説明図、第7図は縦方向のイ
ンタリーブの説明図、第8図はクロック信号発生回路の
出力波形図である。 (12) ・RA M、(13)・−・番地指定回路、
(13a)−列方向カウンタ、(13b)・・・行方向
カウンタ、 (14)・・・データ入力端子、(15)
・・・データ出力端子、(16)・・・コントロール回
路、(17) (1g) (19)・・・切換スイッチ
、(20)・・・クロック信号発生回路、(21)・・
・読み出し信号端子、(22)・・・書込み信号端子。

Claims (2)

    【特許請求の範囲】
  1. (1)マトリクス状に配列されたRAMの同一番地でデ
    ータの読み出しを行い、つぎに新たなデータの書込みを
    行った後、所定方向に番地を移動し、順次データの読み
    出し、書込み、および番地の移動を繰返し、最終番地に
    至ったとき、再び最初の番地に戻るのを1サイクルとし
    、つぎのサイクルではデータの読み出し、書込みおよび
    番地の移動を前とは異なる他の方向に順次行ない、以後
    1サイクル毎に移動方向を交互に異ならせてデータの読
    み出しと書込みを行なうようにしたことを特徴とするデ
    ジタル通信におけるインタリーブ方法。
  2. (2)特許請求の範囲第1項記載において、番地の移動
    方向は、1サイクル毎に横方向と縦方向に交互に変化せ
    しめるようにしたデジタル通信におけるインタリーブ方
    法。
JP19726184A 1984-09-20 1984-09-20 デジタル通信におけるインタリ−ブ方法 Pending JPS6175626A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19726184A JPS6175626A (ja) 1984-09-20 1984-09-20 デジタル通信におけるインタリ−ブ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19726184A JPS6175626A (ja) 1984-09-20 1984-09-20 デジタル通信におけるインタリ−ブ方法

Publications (1)

Publication Number Publication Date
JPS6175626A true JPS6175626A (ja) 1986-04-18

Family

ID=16371520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19726184A Pending JPS6175626A (ja) 1984-09-20 1984-09-20 デジタル通信におけるインタリ−ブ方法

Country Status (1)

Country Link
JP (1) JPS6175626A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288522A (ja) * 1985-06-14 1986-12-18 Hitachi Ltd 誤り訂正装置
JPS63269834A (ja) * 1987-04-28 1988-11-08 Sanyo Electric Co Ltd アドレス発生回路
JPS6437125A (en) * 1987-07-31 1989-02-07 Csk Corp Cross coding method and device therefor
JP2010516151A (ja) * 2007-01-16 2010-05-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ データビット又はシンボルをインタリーブするためのシステム、装置及び方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS551623A (en) * 1978-06-19 1980-01-08 Sony Corp Digital signal processing unit
JPS5936453A (ja) * 1982-08-23 1984-02-28 Japan Radio Co Ltd デ−タ配列変換回路
JPS59127446A (ja) * 1983-01-10 1984-07-23 Akai Electric Co Ltd アドレス制御回路
JPS59154836A (ja) * 1983-02-24 1984-09-03 Mitsubishi Electric Corp インタ−リ−ブ回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS551623A (en) * 1978-06-19 1980-01-08 Sony Corp Digital signal processing unit
JPS5936453A (ja) * 1982-08-23 1984-02-28 Japan Radio Co Ltd デ−タ配列変換回路
JPS59127446A (ja) * 1983-01-10 1984-07-23 Akai Electric Co Ltd アドレス制御回路
JPS59154836A (ja) * 1983-02-24 1984-09-03 Mitsubishi Electric Corp インタ−リ−ブ回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288522A (ja) * 1985-06-14 1986-12-18 Hitachi Ltd 誤り訂正装置
JPS63269834A (ja) * 1987-04-28 1988-11-08 Sanyo Electric Co Ltd アドレス発生回路
JPS6437125A (en) * 1987-07-31 1989-02-07 Csk Corp Cross coding method and device therefor
JP2010516151A (ja) * 2007-01-16 2010-05-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ データビット又はシンボルをインタリーブするためのシステム、装置及び方法

Similar Documents

Publication Publication Date Title
JP2000151426A (ja) インターリーブ・デインターリーブ回路
JPS62194561A (ja) 半導体記憶装置
JPH01310433A (ja) 倍密度走査用ラインメモリ
JPS6175626A (ja) デジタル通信におけるインタリ−ブ方法
KR100219842B1 (ko) 이동 전화시스템
JP3304632B2 (ja) インターリーブ方法およびインターリーブ回路
JP3249280B2 (ja) インターリーブ回路
JPS61177555A (ja) インタ−リ−ブ方式
US20050050428A1 (en) Interleaver and device for decoding digital signals comprising such an interleaver
JPH03242027A (ja) インターリーブを付加した並列誤り訂正方式
JPS5923941A (ja) デ−タ配列変換回路
JPH11145851A (ja) インタリーブ回路
JPS60134292A (ja) 液晶駆動装置とそれを用いた液晶表示装置
JP3110192B2 (ja) プログラマブル・リード・オンリ・メモリ
KR19990065357A (ko) 인터리브/디인터리브 장치
JPH04157693A (ja) 半導体メモリ
JPS63226141A (ja) 伝送ビツト組み替え装置
KR100925429B1 (ko) 터보 코더
JPS6243407Y2 (ja)
JPS63128820A (ja) メモリ形インタリ−ブ回路
KR20000025260A (ko) 램을 이용한 인터리버/디인터리버 회로 및 방법
KR100443003B1 (ko) 오류정정을 위한 순차형 블록 인터리버 장치
JPH0659111B2 (ja) 時間スイッチ
JPS62200974A (ja) インタ−リ−ブ装置
JPH02272989A (ja) タイムスロット入替回路