JPS5928209A - フロツピ−デイスク用ｖｆｏ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 不発明はフロッピーティスフ力島ら読み出した信号中か
らクロックビットとデータビットを分離するために正確
なデータウィンドウを生成丁ゐＶＦ’０（Ｖａｒｉａｂ
ｌｅ　Ｆｒｅｑｕｅｎｃｙ　０ｓｃｉ’１ｌａｔｏｒ）
回路に関する。

本発明はフロッピーディスク用ＶＦＯｌ路のモノリシッ
ク半導体集積回路化を計るための新しい回路方式に関す
る。

従来のフロッピーディスク用ＶＦＯｌ路の例全説明する
削にフロッピーディスクに用いられるデータ１込フォー
マツ）ＶＦＯｌ路の働きについて簡単に説明しておく、
フロッピーディスクのフォーマットとしては現在はとん
どがＩＢＭフォーマットまたはそれに準じたフォーマッ
トが用いられている。以下、これ全例に説明する。、第
３図に８インチフロッピーディスクの単密Ｍ（ＦＭ）記
録、倍密度（ＭＦＭ）記録の場合のフロッピーディスク
ドライブ（ＦＤＤ）１＞らの読み出しデータパルス列等
を示す。第３図（ａ）はＦＭ記録の場合である。

読み出しデータパルス列の１ビツトセルの周期４μｓご
とにクロックパルスが入れられている。この読出しデー
タパルス列から図に示す様なデータウィンドウ波形（（
ＶＦＯＩｇ回路により生成し、データパルス列とデータ
ウィンドウとの論理和をとるこトニよりセパレートデー
タパルスケ再生できる。

第３図（ｂ）はＭＦＭ記録の場合である。ＭＦＭ記録で
は隣り合ったビットが０のときのみクロックパルスが入
れられる。この場合も読み出しデータパルス列からチー
タウイントウ波形（ｊＶＦｏ回路により生成し両者の論
理積？とることによりデータを再収する。ミニフロッピ
ーと呼ばれる５インチのフロッピーディスクの場合はピ
ットセルの周期は８インチの場合の２倍となる。

さて、ＦＤＤからの読み出しデータパルス列が第６図に
示す様に正確にビットセル内の基準位置にあればデータ
ウィンドウ波形は比較的簡単に、ワンショットマルチバ
イブレータ回路等によす作り出せる、しかし、実際にね
８インチ標準フロッピーディスクでそのあるべき基準位
置から最大士３５０ｎＳ程度、ミ＝　７　ロッピーで±
７００ｎ８程度ずれる可能性がある。これはピークシフ
トと呼ばれ出気媒体からデータを絖み出丁際、隣り合っ
た読み出し波形どうしが干渉しあって生じる現象である
。

ＶＦＯ回路はこの様にピークシフト全潰する読み出しデ
ータパルス列から正しいチータウイントウ波形全生成し
、データパルスのみケ分離する回路である。

従来のＶＦＯ（ロ）路例として例えば雑誌「インターフ
ェース」　１９７９年７月号に詳しい。第４図は従来の
ＶＦＯ回路を示すブロック図である、ＦＤＤからの読み
出しデータは端子４０１に人力され、ワンショットマル
チバイブレータ４０５５経て位相比較回路４０４に入力
される。電圧制御発振回ｆ　（Ｖ　ＯＯ；　Ｖｏｌｔａ
ｇｅ　０ｅｎｔｒｏｌｅｄ　０ｓｃｉｌ−１ａｔｏｒ）
　４０　Ｂはウィンドウ波形全生成する発振回路でｖｃ
ｏ４ｏａｌｘらの出力＠−＠はゲート（ロ）路４１０ケ
経て位相比較回路４０４に入力され、ワンショットマル
チバイブレータ４０３の出力と位相比較される。位相比
較回路４０４の出力はスインｆ［ｌ路４ｏｓを経て第１
または第２のローパスフィルタ（ＬＰＦ１４０６または
４０７により＾域成分を除去しｖＣ０４０８に入力し５
位相比較　５− 結果によってＶＣ０４０Ｂの発振周波数（丁なゎちウィ
ンドウ信号の周波数及び位相）をコントロールする。丁
なわち、位相比較回路４０４％ＬＰＦ４０６”！Ｌｔｌ
：１４０７、ｖｃｏＨ位相固足ループ（ＰＬＬ）ｋ構成
し端子４０１に入力された読み出しデータ＠月のピーク
シフトによる速い変動に対しては追従せずに、ゆっくり
とした変動に対しては位相が常に追従した（同期した）
侶−＠を生成する。ＬＰＦは応答の速い（しゃ断周波数
の高い）第１のＬＰＦ４０６と応答の遅い（しゃ断周波
数の低い）第２のＬＰＥ４０７の２種類あり、これ？ス
イッチ回ｗ１４０５により切換えている。以下にこの理
由全説明する。フロッピーディスクには同期ケ取るため
にＢＹＮＯフィールドと呼ばれる等間隔のパルス列が谷
セクタの先頭部分に書き込まれている。ＢＹＮＯフィー
ルドでは記録されるパルス列は等間隔であるのでこの部
分ではピークシフトニ生じない。この部分では応答の速
いｉ＠１のＬＰＦ４０６’に用い、速かにＢＹＮＯビッ
トと同期をとる。つづいて記録データのフィールドに　
６　− 入ってからはスイッチ回路４０５により遅いＬＰＦ４０
７に切替えピークシフトによるパルス列間隔の変動には
応じない様にする。切替えのための信号に端子４０２に
与える。この＠刀はＦＤＤケ便用するシステムのプロセ
サまたにフロッピーティスフコントローラから供給を受
けることができる。

次にワンショットマルチバイブレータ４０３、ゲー）［
！ｌ！１路４１０．出力数形整形回路４０９の働きケ第
５図のタイム図に従って祝明する。

ワンショットマルチバイブレータ４０１ＪＦＤＤ〃為ら
の読み出しデータパルス列（第５図（ハ）））の立上り
でトリガされパルス幅が１ビツトセルの具の継続時間の
パルスを出力する。、（第５図（ｂ））このパルス列は
常に位相比較回路４０４に入力され、５ＹＮＯフイール
ドにおいてはウィンドウ波形（第５図（Ｃ））と位相比
較される。このワンショットマルチバイブレータ４０３
ＵＦ　Ｄ　］）＠＞らの読み出しデータパルス列？ウィ
ンドウの中心にもってくる様時間調整ｔは力為るために
入れられた回路である。データフィールドでは書き込１
れているデータに、Ｊ：り時として読み出し波形のパル
ス間隔にウィンドウの周期の１１２に７ｚつたり２倍に
なつｔすするためワンショットマルチバイブレータ４０
３の出力とウィンドウ波形をそのまま位相比較すること
にできない。ゲート回路４１０は端子４０２に与えられ
る５ＹＮＯフイールドの信号によす位相比較回路４０４
に入力する信号を切換える回路でスイッチと第５図（ｃ
ｌ）の様に読み出しデータパルス列（第５図（ａ））の
立上りでセシトレウインドウ波形（Ｃ１の変化（パルス
の＠縁及び後縁）でリセットされるフリップフロップ刀
）ら構成される。スイッチにデータフィールドにおいて
該フリップフロップの出力信号全位相比較回路４０４に
入力する。

こうしてデータフィールドでに第５図に示す（ｂ）の波
形と（（１）の波形の立下りを位相比較しパルスのぬけ
による比較誤差の発生を防いでいる、出力波形整形回路
にウィンドウの中心に読出しデータパルス列ケ移動させ
整形する回路で第５図（ｅ）の様な波形全出力する、ワ
ンショットマルチバイブレータの様なディレィ回路によ
り構成さｎる。

第６図は第４図のブロック図にもとづ＠従来のＶＦＯ回
路を詳細に記した図である。−息鎖線で囲む各ブロック
は第４図のブロックと同−香号會用いである。、７ｃだ
しローパスフィルタ６０１は応答の速い、遅いにより全
く別々の回路？用いるのでなく、一部を共用しているの
でｌ「シい香月ケふっである。

次に従来のＶＦＯｌ路の欠点を述べる。第６図かられ〃
）ゐ様に従来のＶＦＯ回路の欠点に半導体による集積回
路化が離しいことである。第６図ではディスクリート部
品として抵抗１９不、コンデンサ６不全必要とする。こ
れ等の部品を外付部品とし、残りの（ロ）路ケ半導体集
槓回路とし１チツプに−Ｅとめることｒｉ従来技術でも
可能である、しかし、これでに半導体集！ｊｔ（ロ）路
の特長が十分活用できない。′ｆなわち、実装スペース
が小さくならない、接続箇所が多く信頼性に乏しい、実
装工数及びコストの低減がｔｌ′７′Ｌない。また、半
導体集積回路のチップ設計時にも〃１なりの制約を受け
ることになる。１ず半導体集積回路チップ内部から外付
　９− の部品に接続する場合、接続に必要としない場合に比較
し、チップ面積がかなり大きくなってし筐う。これは、
接続のためのパッドや、出力バッファ回路のトランジス
タサイズが、外部接続を必要としない場合に比較し数十
倍大きくなるためである。さらに半導体集積回路のパッ
ケージングのコストが高くなってし１つ。

第二の欠点として従来の回路では組立後、調整が必要な
ことである。これはＶＯＯに安定で正確な回路方式が無
いことによる。

不発明は半導体集積回路化しゃ丁いｖＩｒＯの回路方式
？！ｃ提供し、実施時におけるコストの低減、回路の信
頼性を向上させることケ目的とする。

本発明の他の目的に半導体集積回路の外付部品を減ら丁
ことである。

不発明のさらに他の目的はＶＦＯ回路の無調整化合計る
ことである。

不発明は上記目的のために第２のＰＬＬ回路を用いてｖ
００回路の安定化を計ったことｔ％薄とする。

１０− 第１図に従って不発明の詳細な説明する。

１０１はカウンタ回路４路で端子１１９に入力されたＦ
ＤＩＪｋらの読み出しチー４　ハルス列の前縁でセット
され、水晶発振回路１０２から発生されるパルス列ｔカ
ウントケ開始し、−ｆカウント数に達したらリセットさ
れるパルス全発生丁ゐ。１０４は位相比較回路、１０５
はスイッチ回路で端子１２０に入力される５ＹＮＯフイ
ールド／データフイールドの信刀によりローパスフィル
タ（ＬＰＦ１１０６．１０７の一力ケ選択する。ＬＰＦ
は通過帯域が異り５ＹＮＯフイールドに２いては広い通
過帯域のＬＰＦ１０６が選択される。１０８ば加算回路
であり、第１または第２のＬＰＦ　１０６’Ｆ７ｃ［１
０７の出力と第６のＬＰＦ１１５の出カケ加算し電圧制
御発振回路（ＶＯＯ）１０９の制御端子に入力し発振周
波数ケ制御する。１１０は移相回路である。１１１は倣
分回路でゲート回路１０３の＠号の後縁で細いパルスを
発する。１１２は分局回路、１１４は第２の位相比較回
路、１１６は加算回路１０８と同じ特性を有する第２の
加算回路で参照電圧源１１７の発丁ゐ参照電圧Ｖｒと第
５のＬＰＦ１１５の出力を加算し第２のＶａＯ１１８ケ
制両する。第２のＶＣｏｌｌＢの特性は第１のＶＯＯ１
０９と同じになる様に設計されている。不発明は第１の
Ｐ　Ｌ　Ｌ、丁なわち位相比較回路１０４．第１または
第２のＬ　Ｐ　Ｆ　１０６　＋１０７、第１のＶ００１
０９ケ含むループと第２０ＰＬＬ丁なわち第２の位相比
較回路１１４、第６のＬＰＦ１１５．第２のＶＯＯ１１
８’ｉｉ含むループにより構成さ扛ている。

次に動作の説明ケする。第２のＰＬＬば分周回路１１２
の出力侶旬周披数にロックされる。分周回路１１２は水
晶発振回路１０２の出力信号を分周し、第１のＶＯＯ１
０９に要求されるフリーラン周波数の＠号ケ出力する。

当然、第２０ＰＬＬはロックした状態では位相比較回路
１１４に入力される２つの個旬間の位相差は固定され、
それ等の周波数は等しい。すなわち第２のＶＣＯもフリ
ーランＦｉ！ｉ１ａ数で発演する。電源電圧、周囲温度
、経時変化、等によるＶａＯの定数の変動、あるいはＶ
ＣＯの構成要素の定数ばらつきによるＶａＯ足数のばら
つきがあったとしても負帰還ループの働きにより第２の
ＶＣｏｌｌＢは富にフリーラン周波数で発振する様、第
６のＬＰＦの出力が調整される。今、第１図に示す様に
第２の加奥回路１１６の一力の入力端子に参照電）１１
Ｖｒ（例えば電源電圧の半分）？与え、第１の加算回路
１０８の一力の入力端子Ｋｉ３のＬＰＦ１１５からの出
カゲ入力してやると第１のｖｃｏ１ｏ９Ｕｊｔ１％１ま
たは第２のＬＰＦ　１０６筐たは１０７の出力が参照電
圧Ｖｒになったときフリーラン周波数で発振するはすで
ある。加算回路及びＶＣＯの対称性さえ良ければ通常で
は実用にならない不安定なＶＯＯを用いたとしても、ド
リフトや初期ばらつきの全く無いｖａｏ２実現できる。

ｃ制御電圧Ｖｒのときフリーラン周波数で発振する。）
この様な構成により第１のＰＬＬ内のＶＯＯ１０９）ｊ
（安定化できる。

第２図（ａ）はカウンタ回路１０１ケ詳述する図である
。第５図に示す読み出しデータパルス列（ａ）　ｋ１５
− 受けて、パルス幅が１ビツトセルの兎の長さのパルス（
同図（ｂｌ　）　ｋ出力する。ｆｎわち、フリップフロ
ップ２０２＋２０３、ゲート２０４は端子２０６に入力
される読み出しデータパルス列の前縁で細いパルス會出
力し、分局回路２０１をリセットし、フリップフロップ
２０５ケセツトする。

端子２０８は水晶発振回路１０２に接続され、分周回路
２０１は水晶発振回路１０２の伯″１ｉ３を分周する、
−足労局数のパルスが分局回［２０１に入力されると、
キャリー會出力しフリップフロップ２０７ケセツトする
。この様な回路方式をとることにより、安定で正確なパ
ルス幅のワンショットマルチバイブレータ回路全構成で
きる。また従来例と比較してわかる様に抵抗Ｒ，Ｉコン
デンサ０１が不敬となる。カウンタ回路１０１の出力は
位相比較回路１０４に人力され、ゲー１１１ｏ５の働き
により１３ＹＮＯフイールドではＶＯＯ１０９の出力波
形（第５図（Ｃ））と、データフィールドでは第５図（
ｄｌの波形と位相比較する。位相比較結果はスイッチ回
路１０５により、Ｂ　Ｙ　”Ｎ　、０フィール１４− ドでは応答の速い第１のＬＰＦ１０６に、チータフイー
ルドでは応答の遅い巣２のＬＰＦ１０７に接伏され、小
委高域我分會ろ波し、ＶＯＯ１０９の発車周波数をコン
トロール丁べく加舞回路１１】８に入力される。加算回
路１０８のもう１つの入力は第２のＰ　Ｔ、　Ｌから＠
＋３を受けており、丁でに述べた様にこの傷月は第１ま
たは第２のＬＰＦ　１０６゜１０７の出力がＶｒのとき
ＶＯＯ１０９はフリーラン周波数で発振する。フリーラ
ン周数数音ウィンドウ周波数に一致させておけば、定常
状態では第１、または第２のＬＰＦ１０６．１０７の出
力電圧はＶｒとなる。、ｖｒ’ｆｃ位相比較Ｉｇ回路１
０４の出力のロジカルハイ時の出力電圧とロジカルロウ
時の出力電圧の平均値に設足しておけばＬＰＦに流入・
流出する電流は絶対値が常に等しくできる。

し力）もＬＰＦ出力は定常状態でＶｒｖｃ＠わめて近く
できるため位相比較回路１０４の出力としてチャージポ
ンプ回路ケ採用丁れは従来の様にＬＰＦとしてアクティ
ブフィルタ？用いる必要がなくなってくる。このことは
果槓回路化？非當に容易にする。、ＶＯＯ１０９の出力
はゲート回路１０３ケ経由し位相比較回路１０４に帰還
されループケ形成する。こうして安だで正確なウィンド
ウを形成することができる。

さて、従来の例では出力波形整形回路４０９としてワン
ショットマルチバイブレータ音用い第５図（ｄｌの波形
全遅延させウィンドウ第５図（Ｑ）の中央に移動させて
いる。本発明の実施例ではこれとは異る方法により波形
の整形會行っている。丁なゎち微分回路１１１で第５図
（ｄ）の波形の後縁から細いパルス第５図（ｇ）會作り
出す。この微分回路は第２図（ａ）のフリップフロップ
２０２．２０３及びゲート２０４による回路構成ケとる
ことにより容易に実現できる、読み出しデータ列に（戯
の波形となりｉ！Ａ延回路？通さなかったので第６図（
ａ）の４０９の様に抵抗Ｒ１６・Ｒ□７、コンデンサＯ
ｗ　＋　Ｏａ　ｋ必要としない。−万、ウィンドウの中
心に読み出しデータ列（−ケ置くために、不発明の実施
例では移相回路１１０によりウィンドウのカケ９０’（
２７０’）移相する。（第５図（ｆ目この移相回路はＡ
分周回路？マスタースレーブ型フリップフロップで構成
丁れば、マスターとスレーブで出力波形の位相が９０°
異っているので簡単に構成できる。第６図に示す従来例
ではｖＯｏ４０ａ内で出力波形のチューティ比を５０ｑ
ｂとするために係号周回路６０２が人っている。このフ
リップフロップのマスター側の出カケゲート回路１０６
へ帰還し、スレーブ側の出力の否π全端子１２１へ出力
すれは第５図（ｃ）　、　（ｆ）の波形は容易に得られ
る。

以上、ＬＰＦ１０６，１０７，１１５、加算回１１１ｉ
１ｓ１０８，１１６、参照電圧源１１７、ＶＣＯ１０９
，１１８及び水晶発振回Ｗ１’に除いて丁べての回路が
デジタル回路で構成でき、しかも半導体集積回路に外付
する部品が不要なこと、及びＶａＯには高い梢度及び安
定度ケ狭しないことケ説明した。次に第２図（ｂｌに従
って位相比較回路１０４及び１１４以降ＶＯＯ１０９及
び１１８が不発明によれば簡略化が可能であり果槓回路
化が容易なことケ述べる。同図は位相比較回路１０４．
１１４スイッチ回［１０５、Ｌ　Ｐ　Ｆ　１０６　＋　
１０７゜１７− １１５、加算回路１０８，１１６、Ｖ　００１０９１１
１８、移相回路１１０を詳述する図でありできるかぎり
第１図との対応ケ取って一点鎖線で囲む谷ブロックは同
じ番岩倉ふっである。ただしＬＰＦ１０６１１０７は一
部全共用丁ゐので両刀で２０νとしである６また先に述
べた様に移相回路１１０ＨｖＦｏ１ｏ９内のマスタース
レーブフリップフロップ２０５のスレーブ側のみで実現
できるのでフリップフロップ２０５ケ分割する形で一点
鎖線？引いである。位相比較回路１１４、加算回路１１
６は内部がそれぞれ位相比較回１＠１０４、加算回路１
０８と全く同じなので内１ｆ１５ケ省略しである。Ｉｇ
Ｖ　Ｏ０１’４１８ｆＣＶ　ＯＯ１０９と移相回路１１
０全合わせたものと同じであるので内ｓ’＆ｒ省略しで
ある。端子２０１はカウント回路１０１に接続さ扛ゐ、
−ｆた端子２０２はゲート回路１０６に接続される。さ
らに端子２０３は分周回路１１２に、端子２０４はゲー
ト回路１０３の人刃傷号としてそれぞれ接続される。端
子１２０に入力さｎ／）ＳＹＮＯフィールド／データデ
ーールド伯号に信号８− より論理積回路（）、・Ｇ２・Ｇ３．０４　　ケ切替え
トランジスタＴＩ＋　Ｔ３　’ｌ’たはＴ２　＋　Ｔ４
　ヶ選択し抵抗Ｒ２０１・Ｒ２０４及びコンデンサ０１
１０２　　により構成される応答の速いＬＰＦ’ｊ７？
：は抵抗Ｒ４０２１Ｆｔｔｏａ　ｌ　Ｒ２０４及びコン
デンサ０２０１・０□。２により構成される応答の遅い
ＬＰＦのどちらか一刀に位相比較紹果會伝達する。１１
６・１０８は加算回路でトランジスタＴ、６とＴＩ’ｌ
　　のドレイン電流は加算されトランジスタＴ６にエリ
電圧に変倶されＶＣｏ　１０９ケ制御する。トランジス
タＴｌＩＩＴ６・Ｔ７　＊　ＴＢ・・・・Ｔ、・Ｔｔｓ
＊Ｔ□Ｔ＋！０１・・・Ｔ２１が同じ定数であれば飽和
領域ではドレインを流はトランジスタＴ５のそれと同じ
になる。

すなわち上記各トランジスタのドレイン電流ケトランジ
スタＴ１６・Ｔ１７のゲート電圧により制御できる。ト
ランジスタＴｓａ　＋　Ｔｘｓ　、Ｔｓｓ　１Ｔ１４　
ｔ　”・Ｔ＄２　ｔ　Ｔ１５　’ｎインバータを構成し
奇数段？リング状に接続してリングオシレータ全構成し
ている。形リングオシレータは各トランジスタのソース
に１！流制限のトランジスタが人っているのでトランジ
スタＴ１６゜Ｔ１７のゲート電圧により電流が制御され
、リングオシレータの発娠周波数が制御される。リング
オシレータの出力はバッファ２０６會介しフリップフロ
ップ２０５によりＡ分周されデユーティ比ケ整えられる
。フリップフロップ２０５のマスター側の出力２０４ケ
利用することにより新たに移相回路？必要としない。先
に述べた様な方法によりＶ（ＥＯ１０９は安定化されて
いるので通常では安定度が問題となるリングオシレータ
でも問題なく採用できる。リングオシレータはインバー
タ會奇数段接続丁ゐだけで構成できるコンデンサ等半導
体集積回路に外Ｈｔ必贋とする部品も無いので集積回路
化が非常に容易で必る。１１７は参照′醒圧源で抵抗Ｒ
２０６’　Ｒ２Ｏ７で電源電圧全分割し参照電圧音発生
している。抵抗Ｒ１ｏ６・Ｒｗａｙは相対精度が良けれ
ば発生する電圧は正確に電源′亀圧會分割するから半導
体乗積１ｇｌ路内で作り易い。″また、ツェナータイオ
ード等にエリ発生する電圧を用いても良いことは言う筐
でもない。１１５は第５のＬＰＦである。電流源２０７
の′電流ケエ◎とすると工◎はトランジスタＴ２２によ
り電圧変換されトランジスタＴｌｉ！ｌ　Ｉ　Ｔｔｓの
ゲート電圧ケ制呻し、トランジスタＴ２６・Ｔ２Ｂのチ
ャネル′屯流を制限する。トランジスタＴｔｔ　’　Ｔ
２６１　’ｒｔｓの定数が同じならば′電流の制限値は
■。となる。トランジスタＴ２Ａは工。ケミ圧に変侠シ
トランジスタＴｌ！４のチャネル電流ｋ　Ｉｌｌ　限−
する−　トランジスタＴ２１１１　’ｒ２ａ　Ｉ　’１
４４が同じ定数ならば電流の制限値ぼ工。となる。トラ
ンジスタＴ２．。

Ｔ２ヮはチャージポンプ回路と呼ばれ、スイッチ回路１
０５内のトランジスタＴＩ＋　ＴＢ　’Ｅ　ｆＣはＴ２
＋Ｔ番と同じ働きをするスイッチで位相比較回路１１４
０位相比較結果によりＶＣｏｌｌＢの出力位相を遅らせ
たり進めたりする様コンデンサ０ｔｏｉに光放電し＠２
の加算回路１１６に入力される電位を制御する。丁なわ
ちＬＰＦｉ１５は電流制限トランジスタＴ２４　’Ｅ　
ｆｃｎ　Ｔｅａ抵抗Ｒ２ｏｎ　ｓ　コンデンサ０２０ｍ
により構成される。トランジスタＴ１１４・’Ｉ’ｚａ
はＫＩＴＥがＩ。に制限されているため０．。、の痛子
電位丁なわち加算回路１１６の入力電圧が変化してもト
ランジスタＴ２５　”ｔ　７’Ｃ４’ｆｆ：　Ｔ２？　
ｎ’らＲ２Ｏ５１０２ｏ１に伝送される電荷量が変化丁
ゐことがない。丁なわちＶＣＯ２１− １１８の定数の変動により０２０３の端子電位は大幅に
変わりうるがそれによる第２のＰＬＬ系の応答等の定数
変動は最小限におさえられる。さて、第１図と第２図（
ｂ）　を比較すると第１の加算回路１０８へ人力される
＠刀のとり出し口と第２の加算回路１１６へ人力する＠
刀のとり出し口が異っている。

抵抗Ｒ２ｏａは第２０ＰＬＬが安冗に動作する様に入れ
ら詐るのであって原理的には第１図に示す様にＲ２ｏｉ
　ｋとり除いて考え、同じところから増っていると考え
て良い。

第２図（ｂ）？見るとほとんどが相補ＭＯ８集積回路に
より実現できることがわかる。もちろん、バイポーラ、
その他の半導体プロセス音用いても同じである。しかし
なお７本の抵抗と３本のコンデンサ會必賛とする様に思
われる。しかし先に述べた様に抵抗Ｒ２゜６１　Ｒ１１
０７は相対ｆｉ１度のみ確保できれば良いので半導体集
積回路に内ｔ１．可能である。またＣ２゜、・Ｒオ。、
の必要稍［ばかなりラフでよくこれも内蔵可能である。

ＬＰＦ２０９内の抵抗、コンデンサに同様に必懺棺ｌｆ
はそれほど高くなく半専２２− 体内に内蔵させることが可能であるが接続されるＦＤＤ
の種類（サイズ等）によりフィルタの足載ヶかえる必要
があるため半導体集積回路に外付けとした力が良いだろ
う。また第１図の端子１１３の位置に分周（ロ）路１１
２の全部または一部を直列に入ｎ、第２の位相比較回路
１１４には水晶発振回路１０２を直接または端子１１３
に接いだ分周回路１１２ののこりの部分を接いでやれば
、ｖ’ｃ　。

１０９及び１１８の発振同波数は端子１′１３に移動し
た分周回路の分局数倍高くすることかで＠第３のＬＰＦ
１１５内の時冗数會小さくできる。こうすればコンデン
サｃｏｏ３や抵抗Ｒ１Ｇ５等？小さくでき同いっそう半
導体集積回路化が容易となる。

不発明は従来例に比較（−水晶発振回路１０２の様な高
価で、安定な発振Ｉｇ回回路名必要している。

従来例ではＦＤＤからのデータ読み出し＃￥Ｐにほこの
様な発振回路を必要としないが書き込み時には必要なの
である。不発明の笑ｍ時においては書き込み時に便って
いた水晶発振回路を読み出し時にも供用てれは良いので
複雑比重たにコストアップの要因とはならず本発明の実
施に際゛して伺等障害を生じえない、また、不発明では
第２のＰＬＬが付加されたことにより、俯雑化し、半導
体集積回路のコストが筒くなゐと思う者がいるかも知れ
ない。しかじ事笑は逆であって、外付する部品が大幅に
減ったので半導体集積回路に入出力するためのポンディ
ングパッドのｌ槓、入出力バッファ用のトランジスタの
面積が大幅に節約できる。これ等は半導体集積回路内で
サイズの大きな部分であってその占める而（責は第２の
ＰＬＬ回路全体の面積よｐ通當かなり大きい、従って、
本発明を実施丁れば半導体集積回路もコストが下るので
ある。

さらに、外付の部品は大幅に低減するため、部品代、組
立時のコスト、実装スペースの低減、信頼性の高揚が計
れる。″また、ＶＣＯは自動的にフリーラン周波数ケ調
整されるので組立時に調整工数を必要としない。

以上、述べた様に本発明に従えば第２０ＰＬＬ［ｇｌ路
ケ何加したことによりｖａｏｌはじめとする１ｇｌ路の
安定化’ｋＷ′Ｆゐことができ、（ロ）路の構成部品と
して高精度の物を賃しないので半導体集積回路化が極め
て容易となる。筐だ、基準周波数の侶月を発する水晶発
掘（２）路の信号？積極的に利用し例えば従来回路のワ
ンショットマルチパイブレータケカウンタ回路で置き替
えることにより回路會デジタル回路化でき高精度化及び
部品数の低減が計れる。

不発明を実施丁ればＶＦＯｕ路の大幅な半導体集積回路
化が計れ、機器設計時の簡略化、装置の高信頼性化、組
立工数の低減、装置の小型化及びコストダウンを実現で
きその効果は計り知れない。

本発明はハードディスク用のｖＦＯｔｇＪ路、その他の
ＰＬＬ回路の半導体集積回路化にも応用できる。

【図面の簡単な説明】

第１．２図は不発明によるＶＦＯｌ路を示す図、第３図
はフロッピーディスクの記録フォーマットを説明する図
、第４．６図ＵＫ来ノｖＦＯＬｇｌＷ！１１ｆｔ例示す
る図、第５図は従来の、筐た不発明による２５− ＶＦＯｕ路の動作を比較、説明するタイム図である。 １０１・・・カウント１ｇｌ路 １０２・・・水晶発振回路 １０３・・・ゲート回路 １０４．１１４・・・位相比較回路 １０６１１０７．１１５１２０９　　・・・　ＬＰＦ１
０８・１・１１６・・・加算回路 １０９．１１８　　・・・　ＶＯＯ ｌｌｏ・・・移相回路 １１１・・・微分回路 以　　　上 出願人　株式会社諏訪稍工舎 代理人　弁理士最上　　務 ２６−

Claims (1)

1. 【特許請求の範囲】 １１１　　等しい定数の電圧制御発掘回路を含む第１゜
   第２の位相固定ループ、安定なパルス列を発振する発振
   手段會有し、前記第１の位相固だループはフロッピーデ
   ィスクから読み出したデータ列に１司期させ、前記第２
   の位相固冗ループは前記発振手段からの出力パルス列に
   同期させ、前記第１の位、相同定ループ内の電圧制御発
   振回路に前記第２の位相固定ループ内の電圧制御発振回
   路の制御電圧により安定化されていることｔ％命とする
   フロッピーディスク用ＶＦＯｎ路。 （２１ｔ　！Ｅ　ＩＩＩ御発振回路はリングオシレータ
   に流入する電流全制御して発薇周波数？制御することを
   ％命とする前記特許請求範囲第１項のフロラビーティス
   フ用ＶＦＯ回路 （３１等間隔のパルスゲカウントし、一定時間、パルス
   列ケ移動させるデジタル回路により、フロッピーディス
   クから読み出したデータ列會移動し前記第一の位相固定
   ループに入力する・ことｔ％命とする＠Ｈｅ特許請求範
   囲第１項のフロップ−ディスク用ｖＦＯ１！Ｉ回路。 （４）　　前記第１の位相同定ループ内の電圧制御発振
   回路出力パルス列の位相ヲ９０°移動させる手段、フロ
   ッピーディスクから読み出したデータによりセットし前
   記位相の移動手段の出力によりリセットされるフリップ
   フロップ回路、前記フリップフロップ回路の出力の後縁
   によりトリガされ一足パルス幅のパルスを出力する回路
   全層すること４１命とする前記特許請求範囲第１項のフ
   ロッピーディスク用ｖ’ｉｒｏ回Ｗ５．。