JP5197485B2 - Pll回路 - Google Patents

Pll回路 Download PDF

Info

Publication number
JP5197485B2
JP5197485B2 JP2009124160A JP2009124160A JP5197485B2 JP 5197485 B2 JP5197485 B2 JP 5197485B2 JP 2009124160 A JP2009124160 A JP 2009124160A JP 2009124160 A JP2009124160 A JP 2009124160A JP 5197485 B2 JP5197485 B2 JP 5197485B2
Authority
JP
Japan
Prior art keywords
clock
circuit
output
clocks
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009124160A
Other languages
English (en)
Other versions
JP2010273187A (ja
JP2010273187A5 (ja
Inventor
正樹 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009124160A priority Critical patent/JP5197485B2/ja
Priority to US12/773,971 priority patent/US8258841B2/en
Publication of JP2010273187A publication Critical patent/JP2010273187A/ja
Publication of JP2010273187A5 publication Critical patent/JP2010273187A5/ja
Priority to US13/474,182 priority patent/US20120229179A1/en
Application granted granted Critical
Publication of JP5197485B2 publication Critical patent/JP5197485B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明はPLL(Phase Locked Loop)回路及び光ディスク装置に関する。
現在、CDやDVD等の光ディスク媒体に対して、データの記録又は再生を行う光ディスク装置が普及している。光ディスク媒体は、ディスク面に形成された溝(グルーブ)に所定の周期のうねり(ウォブル)が刻まれている。光ディスク装置は、このウォブルに基づき生成されたウォブル信号(以下、回転同期信号と称す)をPLL回路に与えて記録時及び再生時の同期クロック信号を生成する。この回転同期信号の周波数は、ディスクの外周と内周で異なる値となる。
そのため、光ディスク装置には、回転同期信号に基づき同期クロック信号の周波数を変動させるPLL回路が搭載される。このようなPLL回路は、光ディスク媒体に対するデータの記録又は再生を精度良くに行うために、同期元クロック信号に対して高い位相精度で同期するクロック信号を生成する必要がある。
ここで、基準信号に高精度に同期したクロック信号を生成するPLL回路の例が特許文献1に開示されている。図17に特許文献1のPLL回路1の構成を示す。図17に示すように、PLL回路1は、多相基準クロック出力回路10と、デジタルVCO(Voltage Controlled Oscillator)20と、選択回路30と、周波数制御端子40と、高精度クロック出力端子50とを有する。
多相基準クロック出力回路10は、奇数個のインバータ回路IV1〜IV7を有する。インバータ回路IV1〜IV7は順に直列に接続され、最終段のインバータ回路IV7の出力が初段のインバータ回路IV1の入力に接続される。インバータ回路IV1〜IV7のそれぞれの出力が、多相の基準クロックCK1〜CK7として選択回路30に入力される。
デジタルVCO20は、周波数制御端子40から入力した周波数制御入力Mfの値に応じて周波数が変動する出力クロックOCKと、周波数制御入力Mfの値に応じて計算される理想クロックの位相と上記出力クロックOCKとの位相差を表す遅延量データとを出力する。また、このデジタルVCO20は、基準クロックCK1を動作クロックとして動作する。
選択回路30は、複数のDフリップフロップFF1〜FF7と、セレクタSEL1とを有する。DフリップフロップFF1〜FF7のそれぞれのデータ入力端子Dには、出力クロックOCKが入力される。また、DフリップフロップFF1〜FF7のそれぞれのクロック入力端子には基準クロックCK1〜CK7が入力される。そして、基準クロックCK1〜CK7の立ち上がりエッジに応じて、それぞれのデータ出力端子Qから遅延クロックF1〜F7を出力する。セレクタSEL1は、遅延クロックF1〜F7のいずれか1つを遅延量データに応じて選択し、高精度クロック出力端子50へ出力する。
このようなPLL回路1は、高精度クロック出力端子50から出力すべきクロック信号に対して高い位相精度を有する高精度クロックを出力することができる。
特開2008−205730号公報
ここで、近年、CDやDVD等の光ディスク装置の光ディスク媒体へのデータの記憶、再生速度が飛躍的に上昇している。このことにより、上述した特許文献1のPLL回路1の多相基準クロック出力回路10でも、生成する基準クロックを高周波化する必要がある。更に、多相基準クロック出力回路10からの基準クロックCK1を動作クロックとしているためデジタルVCO20も高速動作を余儀なくされる。このようなデジタルVCO20の高周波動作は、PLL回路1の消費電力を増大させてしまう。
また、利便性や可搬性、省スペース等の利点を考慮して、USB等のインターフェイスからの電力供給のみで動作可能な光ディスク装置もある。しかし、USB等のインターフェイスからでは、供給される電力に限界があり、光ディスク装置の低消費電力化が求められる。よって、このような光ディスク装置は、ACアダプタ等の電源から電力供給され消費電力に問題がない場合(以下、高速動作モードと称す)は、高速で光ディスク媒体へのデータの記憶、再生を行う。一方、USB等のインターフェイスからの電力供給のみで動作し、消費電力をできるだけ低下させたい場合(以下、低消費電力モードと称す)は光ディスク媒体へのデータの記憶、再生速度を抑え、消費電力を下げるよう動作する。
しかし、PLL回路1のデジタルVCO20では、動作クロックとして基準クロックCK1だけを利用している。このため、光ディスク装置の高速動作モードでの高速動作の能力を引き上げ、多相基準クロック出力回路10が生成する基準クロックを高周波化した場合、デジタルVCO20の消費電力はそれに合わせて増大してしまう。この場合、光ディスク装置の低消費電力モードで、できるだけ消費電力を低下させたくても、上述のようにデジタルVCO20の消費電力が増大していまい、PLL回路1の低消費電力化動作が不可能である。このため、光ディスク装置の高速動作モード時や低消費電力モード時で、デジタルVCOを最適な動作クロックで動作させることができるPLL回路が求められている。
本発明は、それぞれ位相が異なる複数の基準クロックを出力する多相基準クロック出力回路と、前記複数の基準クロックをそれぞれ所定の値で分周した複数の分周クロックを出力する多相分周回路と、前記複数の基準クロックのいずれか1つ、もしくは、前記複数の分周クロックのいずれか1つのうちのどちらかを選択し、その選択したクロックを選択クロックとして出力する選択スイッチ回路と、前記選択クロックを動作クロックとし、周波数制御入力データの値に応じて周波数が変動する出力クロックと、前記出力クロックと前記周波数制御入力データの値に応じて計算される理想位相との位相差を示す遅延量データとを出力するデジタルVCOと、前記遅延量データに応じて前記複数の分周クロックのうち1つに同期した前記出力クロックを選択して出力する選択回路と、を有するPLL回路である。
本発明にかかるPLL回路によれば、多相基準クロック出力回路が出力する基準クロックもしくは多相分周回路が出力する分周クロックのどちらかを選択スイッチ回路が選択する。そして、その選択スイッチ回路が選択したクロックをデジタルVCOが動作クロックとして動作する。分周クロックは、基準クロックを所定の値で分周したクロックであり、そのクロック周波数は基準クロックよりも低くなる。このため、デジタルVCOを高速動作させる場合は基準クロック、デジタルVCOの消費電力を下げる場合は分周クロックを選択スイッチ回路が選択することで、デジタルVCOを最適な動作クロックで動作させることができる。
本発明にかかるPLL回路によれば、必要に応じて高速動作もしくは低消費電力動作とするよう動作モードを可変とすることができる。
実施の形態1にかかるPLL回路の回路構成図である。 実施の形態1にかかる多相基準クロック出力回路の回路構成図である。 実施の形態1にかかる多相2分周回路の回路構成図である。 実施の形態1にかかる多相2分周回路の動作を示すタイミングチャートである。 実施の形態1にかかるデジタルVCOのブロック構成図である。 実施の形態1にかかるデジタルVCOの動作を説明するタイミングチャートである。 実施の形態1にかかるPLL回路の動作を示すタイミングチャートである。 実施の形態2にかかるPLL回路の回路構成図である。 実施の形態2にかかるPLL回路と、そのPLL回路に接続される分周回路との接続構成を示す構成図である。 実施の形態2にかかる1.5分周回路の回路構成図である。 実施の形態2にかかる1.5分周回路の入力、出力および各内部ノードの論理値の関係を説明する論理値表である。 実施の形態2にかかる1.5分周回路の動作を示すタイミングチャートである。 実施の形態2にかかる光ディスク装置のブロック構成図である。 従来の光ディスク装置のブロック構成図である。 実施の形態2にかかる光ディスク装置と従来の光ディスク装置の各部のクロック周波数を比較するための表である。 その他の実施の形態にかかるPLL回路の回路構成図である。 従来のPLL回路の回路構成図である。
発明の実施の形態1
以下、本発明を適用した具体的な実施の形態1について、図面を参照しながら詳細に説明する。この実施の形態1は、本発明を光ディスク装置のPLL回路に適用したものである。
図1に本実施の形態1にかかるPLL回路100の構成を示す。図1に示すように、PLL回路100は、多相基準クロック出力回路110と、デジタルVCO120と、選択回路130と、周波数制御端子140と、高精度クロック出力端子150と、多相2分周回路160と、セレクタ170とを有する。
多相基準クロック出力回路110は、多相化された基準クロックCK1〜CK8を出力する。基準クロックCK1〜CK8はそれぞれ位相が異なるものとする。例えば、基準クロックCK1〜CK8は順に、位相が45度ずつずれたクロック波形を有するものとする。
図2に多相基準クロック出力回路110の構成の一例を示す。図2に示すように、多相基準クロック出力回路110は、ディレイセルDCEL111〜DCEL114と、バッファ回路BUF111〜BUF114とを有する。
ディレイセルDCEL111〜DCEL114は、それぞれ前段からの差動データを差動入力し、後段へ差動出力する。また、図2に示すように、リング状に接続される。例えば、ディレイセルDCEL111の反転出力端子、非反転入力端子をそれぞれディレイセルDCEL112の非反転入力端子、反転入力端子と接続する。以下同様に、ディレイセルDCEL112の反転出力端子、非反転入力端子をそれぞれディレイセルDCEL113の非反転入力端子、反転入力端子と接続する。ディレイセルDCEL113の反転出力端子、非反転入力端子をそれぞれディレイセルDCEL114の非反転入力端子、反転入力端子と接続する。ディレイセルDCEL114の反転出力端子、非反転入力端子をそれぞれディレイセルDCEL111の非反転入力端子、反転入力端子と接続する。
バッファ回路BUF111〜BUF114は、入力信号のレベルを後段に接続される回路に適した信号レベルに変換するバッファ回路である。バッファ回路BUF111〜BUF114も、それぞれ前段からの差動データを差動入力し、後段へ差動出力する。例えば、バッファ回路BUF111は、ディレイセルDCEL111の反転出力信号、非反転出力信号をそれぞれ非反転入力端子、反転入力端子に入力する。そして、反転出力端子、非反転出力端子からそれぞれ基準クロックCK1、CK5を出力する。
以下、同様に、バッファ回路BUF112は、ディレイセルDCEL112の反転出力信号、非反転出力信号をそれぞれ非反転入力端子、反転入力端子に入力する。そして、反転出力端子、非反転出力端子からそれぞれ基準クロックCK6、CK2を出力する。バッファ回路BUF113は、ディレイセルDCEL113の反転出力信号、非反転出力信号をそれぞれ非反転入力端子、反転入力端子に入力する。そして、反転出力端子、非反転出力端子からそれぞれ基準クロックCK3、CK7を出力する。バッファ回路BUF114は、ディレイセルDCEL114の反転出力信号、非反転出力信号をそれぞれ非反転入力端子、反転入力端子に入力する。そして、反転出力端子、非反転出力端子からそれぞれ基準クロックCK4、CK8を出力する。
以上のような構成により、多相基準クロック出力回路110は、位相ステップが45度の基準クロックCK1〜CK8を出力することができる。なお、上述したディレイセルの段数を更に増やし、位相ステップが45度より小さく、8以上の数の基準クロックを出力するようにしてもよい。
多相2分周回路160は、基準クロックCK1〜CK8を2分周した分周クロックO1〜O16を出力する。但し、分周クロックO1〜O16の位相差は、基準クロックCK1〜CK8と同様、位相ステップが45度のクロック波形を有する。図3に多相2分周回路160の構成の一例を示す。図3に示すように、多相2分周回路160は、DフリップフロップFF31〜FF38、FF41〜FF48、インバータ回路IV161を有する。
DフリップフロップFF31は、クロック入力端子に基準クロックCK1を入力し、データ入力端子Dにインバータ回路IV161の出力信号を入力し、データ入力端子Dから分周クロックO1を出力する。DフリップフロップFF32は、クロック入力端子に基準クロックCK8を入力し、データ入力端子Dに分周クロックO1を入力し、データ入力端子Dから分周クロックO8を出力する。DフリップフロップFF33は、クロック入力端子に基準クロックCK7を入力し、データ入力端子Dに分周クロックO8を入力し、データ入力端子Dから分周クロックO15を出力する。DフリップフロップFF34は、クロック入力端子に基準クロックCK6を入力し、データ入力端子Dに分周クロックO15を入力し、データ入力端子Dから分周クロックO6を出力する。
DフリップフロップFF35は、クロック入力端子に基準クロックCK5を入力し、データ入力端子Dに分周クロックO6を入力し、データ入力端子Dから分周クロックO13を出力する。DフリップフロップFF36は、クロック入力端子に基準クロックCK4を入力し、データ入力端子Dに分周クロックO13を入力し、データ入力端子Dから分周クロックO4を出力する。DフリップフロップFF37は、クロック入力端子に基準クロックCK3を入力し、データ入力端子Dに分周クロックO4を入力し、データ入力端子Dから分周クロックO11を出力する。DフリップフロップFF38は、クロック入力端子に基準クロックCK2を入力し、データ入力端子Dに分周クロックO11を入力し、データ入力端子Dから分周クロックO2を出力する。
DフリップフロップFF41は、クロック入力端子に基準クロックCK1を入力し、データ入力端子Dに分周クロックO2を入力し、データ入力端子Dから分周クロックO9を出力する。DフリップフロップFF42は、クロック入力端子に基準クロックCK8を入力し、データ入力端子Dに分周クロックO9を入力し、データ入力端子Dから分周クロックO16を出力する。DフリップフロップFF43は、クロック入力端子に基準クロックCK7を入力し、データ入力端子Dに分周クロックO16を入力し、データ入力端子Dから分周クロックO7を出力する。DフリップフロップFF44は、クロック入力端子に基準クロックCK6を入力し、データ入力端子Dに分周クロックO7を入力し、データ入力端子Dから分周クロックO14を出力する。
DフリップフロップFF45は、クロック入力端子に基準クロックCK5を入力し、データ入力端子Dに分周クロックO14を入力し、データ入力端子Dから分周クロックO5を出力する。DフリップフロップFF46は、クロック入力端子に基準クロックCK4を入力し、データ入力端子Dに分周クロックO5を入力し、データ入力端子Dから分周クロックO12を出力する。DフリップフロップFF47は、クロック入力端子に基準クロックCK3を入力し、データ入力端子Dに分周クロックO12を入力し、データ入力端子Dから分周クロックO3を出力する。DフリップフロップFF48は、クロック入力端子に基準クロックCK2を入力し、データ入力端子Dに分周クロックO3を入力し、データ入力端子Dから分周クロックO10を出力する。
インバータ回路IV161は、分周クロックO1を入力し、その反転信号をDフリップフロップFF31のデータ入力端子に出力する。
以上のような構成の多相2分周回路160の動作タイミングチャートを図4に示す。図4に示すように、例えば、時刻t1aにおいて基準クロックCK1の立ち上がりエッジのタイミングでDフリップフロップFF31がインバータ回路IV161のハイレベルの信号をラッチし、分周クロックO1として出力する。なお、時刻t1bの基準クロックCK1の立ち上がりエッジのタイミングでDフリップフロップFF31はインバータ回路IV161のロウレベルの信号をラッチし、分周クロックO1として出力する。このため、分周クロックO1は、基準クロックCK1を2分周したクロック信号となる。
時刻t2では、基準クロックCK8の立ち上がりエッジのタイミングでDフリップフロップFF32が、分周クロックO1をラッチし、分周クロックO8として出力する。時刻t3では、基準クロックCK7の立ち上がりエッジのタイミングでDフリップフロップFF33が、分周クロックO8をラッチし、分周クロックO15として出力する。以降同様に、時刻t4〜t16において、DフリップフロップFF34〜FF38、FF41〜FF48のそれぞれは、前段のDフリップフロップの出力をラッチし、出力する。なお、同様の動作は、時刻t1以前にも行われているため、結果として位相ステップが45度の分周クロックO1〜O16が多相2分周回路160から出力される。
セレクタ170(選択スイッチ回路)は、上述した多相基準クロック出力回路110の出力する基準クロックCK1と、多相2分周回路160が出力する分周クロックO1のいずれか一方を選択し、デジタルVCO120へ出力する。なお、セレクタ170が入力するクロック信号としては基準クロックCK1、分周クロックO1に限られない。つまり、基準クロックCK1〜CK8のうち1つ、及び、分周クロックO1〜O16のうち1つをセレクタ170が入力すればよい。
周波数制御端子140は、デジタルVCO120が出力する出力クロックの周波数を設定する周波数制御入力データMfの入力端子である。なお、この周波数制御入力データMfは、CD等の光ディスクのウォルブから得られる回転同期信号に応じた値となる。
デジタルVCO120は、セレクタ170が選択する基準クロックCK1もしくは分周クロックO1を動作クロックとして動作する。なお、デジタルVCO120の動作クロックとして基準クロックCK1を使用する場合、この基準クロックCK1の周波数は、デジタルVCO120が出力する出力クロックOCKの最高周波数よりも高い周波数となるように設定されることが望ましい。また、デジタルVCO120は、周波数制御入力データMfの値に応じて周波数が変動する出力クロックOCKを出力する。更に、その出力クロックOCKの位相と、周波数制御入力データMfの値に応じて計算される理想クロックの位相との位相差を示す遅延量データを出力する。なお、理想クロックとは、PLL回路100が出力する高精度クロックの立ち上がりエッジを同期させる同期元となるクロックである。また、この理想クロックの位相を以下では理想位相と称すものとする。
図5にデジタルVCO120のブロック構成図を示す。図5に示すように、デジタルVCO120は、加算器121と、デコーダ122と、レジスタ123とを有する。なお、上述したようにデジタルVCO120は、セレクタ170が選択した基準クロックCK1もしくは分周クロックO1のいずれかを動作クロックとして動作する。
加算器121は、動作クロックの立ち上がりエッジが入力される毎に、周波数制御入力データMfと内部位相情報Npとを加算する。デコーダ122は、加算器121の計算結果と周波数制御入力データMfとに基づき、出力クロックOCK及び遅延量データ及び余剰演算出力Roを生成する。レジスタ123は、デコーダ122が生成した余剰演算出力Roを格納する。このレジスタ123に格納された余剰演算出力Roの値は、次のタイミングにおける内部位相情報Npとなる。
デコーダ122は、余剰演算器124と、比較器125と、遅延データ演算器126と、レジスタ127とを有する。余剰演算器124は、加算器121から入力された値(Mf+Np)を内部位相情報の最大値に1を加えた値K(Mf<<K)で除算する。そして、その余り((Mf+Np)modK)を、余剰演算出力Roとして、比較器125及び遅延データ演算器126に出力する。なお、A mod Bとは、AをBで除算した余りであるとする。比較器125は、余剰演算器124から入力された余剰演算出力RoがK/2よりも小さい場合には、「1」を、大きい場合には「0」を出力クロックOCKとして出力する。遅延データ演算器126は、余剰演算器124から入力された余剰演算出力Roと周波数制御入力データMfとから算出される理想クロックの位相と、出力クロックOCKの位相とに基づいて遅延量データを算出する。レジスタ127は、この算出された遅延量データが格納される。そして、所定のタイミングで選択回路130へ出力される。
ここで、デコーダ122の動作について説明する。なお、加算器121やデコーダ122は、セレクタ170が選択した基準クロックCK1もしくは分周クロックO1のいずれかに同期して動作する(以後、このセレクタ170が選択し、出力するクロックを基準動作クロックと称す)。このため、加算器121やデコーダ122が出力する各値は、基準動作クロックのクロック周期を単位時間として更新される。よって、デジタルVCO120の各部が基準動作クロックのクロック周期毎に繰り返し処理を実行すると、内部位相情報Npはクロック周期毎にMfずつ増加する。
このとき、基準動作クロックのクロック周波数をFrefとすると、比較器125から出力される出力クロックOCKの発振周波数Fockは(Fref×Mf/K)として表される。更に、K/Mfが整数Nの場合、出力クロックOCKのクロック周波数FはFrefをN分周した一定周期のクロック周波数となる。但し、K/Mfが整数とならない場合(換言するとK/Mf=N+α(0<α<1)の場合)には、出力クロックOCKはN/Frefを周期とするクロックと、(N+1)/Frefを周期とするクロックとが混在したクロックとして得られる。
遅延データ演算器126は、内部位相情報Npを加工することによって理想クロックの位相と出力クロックOCKの位相との差を算出する。具体的には、遅延データ演算器126は、出力クロックOCKの立ち上がりエッジが入力されたときに(Mf−1−Np)/Mfを演算し、その演算結果をレジスタ127に出力する。
デコーダ122の動作を示すタイミングチャートを図6に示す。図6のグラフは、縦軸に内部位相情報Npの値、横軸に時間をとり、内部位相情報Npの変化を示している。また、上記グラフと時間軸を同じとする出力クロックOCKと理想クロックの位相差を示す模式図も示す。
図6に示すように、Mfが一定値であれば、Npの値はのこぎり波状にプロットされる。ここで、Npの値が増加していき、所定のしきい値(Mf−1)を越えるタイミングを理想位相と定義する。この場合では、出力クロックOCKの立ち上がりエッジのタイミングでのNpの値と、(Mf−1)との差は、出力クロックOCKの出力タイミングと理想位相との差に比例したものとなる。換言すると、Mfが一定値であれば、出力クロックOCKの出力タイミングでの、Npの値がMf−1を超過するまでの時間は、(Mf−1−Np)をMfで除算した値として算出できる。
遅延量データは、基準動作クロックのクロック周期を2以上の任意の整数で等しく時分割した場合に、Npの値がMf−1に達する瞬間が何番目の時間帯に含まれるかで定義できる。例えば、遅延データ演算器126が基準動作クロックの1周期(1/Fref)をm等分(m:2以上の整数)して遅延量データを算出する場合、出力クロックOCKの出力タイミングをT、理想位相のタイミングをtとして表すと、T<t≦T+1/m×Frefであれば、遅延量データの値は1となる。また、T+1/m×Fref<t≦T+2/m×Frefであれば、遅延量データの値は2となる。すなわち、一般的には、T+n/m×Fref<t≦T+(n+1)/m×Fref(但し、nはm以下の自然数)となる。なお、T=tであれば、出力クロックOCKと理想クロックとの位相差が0となり、遅延量データの値は0となる。本実施の形態1では、m=16となる。
遅延データ演算器126は、上述したような演算方法で求めた遅延量データをレジスタ127に出力する。そして、レジスタ127が一時的に蓄積した後に選択回路130へ出力される。
以上がデジタルVCO120の動作の説明となるが、上記デジタルVCO120は基準動作クロックを動作クロックとして動作しており、この基準動作クロックはセレクタ170が選択する基準クロックCK1もしくは分周クロックO1のいずれかとなる。ここで、分周クロックO1は、基準クロックCK1を2分周したクロックである。このため、デジタルVCO120は、基準動作クロックを分周クロックO1とした場合では、基準動作クロックを基準クロックCK1とした場合に比べて約半分の動作速度となる。これは換言すると、基準動作クロックを分周クロックO1とした場合では、基準動作クロックを基準クロックCK1とした場合に比べてデジタルVCO120の消費電力を約半分に抑えることができることを意味する。これは逆に、基準動作クロックを基準クロックCK1とした場合では、基準動作クロックを分周クロックO1とした場合に比べて約2倍の速度の動作を可能とする。但し、当然ながら消費電力は基準動作クロックを分周クロックO1とした場合に比べて増大する。
選択回路130は、DフリップフロップFF11〜FF26と、セレクタSEL131とを有する。DフリップフロップFF11〜FF26は、それぞれデータ入力端子Dに出力クロックOCKを入力する。また、DフリップフロップFF11〜FF26は、それぞれクロック入力端子に分周クロックO1〜O16を入力する。DフリップフロップFF11〜FF26は、それぞれクロック入力端子に分周クロックO1〜O16の立ち上がりエッジが入力されるとデータ入力端子Dに入力されている論理値を保持し、その論理値をデータ出力端子Qから遅延クロックF1〜F16として出力する。セレクタSEL131は、遅延量データの値に応じて、DフリップフロップFF11〜FF26が出力した遅延クロックF1〜F16のいずれか1つを選択し、出力する。
高精度クロック出力端子150は、セレクタSEL131が出力した遅延クロックを、PLL回路100の出力である高精度クロックHQCKとして外部回路に出力する。
以上のような構成のPLL回路100の動作を示すタイミングチャートを図7に示す。なお、図7に示す例では、セレクタSEL131における信号遅延は考慮しない。また、図が煩雑になるのを避けるため、基準クロックCK1〜CK8は省略する。また、セレクタ170が分周クロックO1を選択する場合を想定する。
まず、PLL回路100は、多相基準クロック出力回路110が8層の基準クロックCK1〜CK8を出力する。多相2分周回路160は、図7に示すような、基準クロックCK1〜CK8を2分周した分周クロックO1〜O16を出力する。セレクタ170は、分周クロックO1を選択し、基準動作クロックとしてデジタルVCO120へ出力する。このことにより、デジタルVCO120は、分周クロックO1に同期した出力クロックOCKと、この出力クロックOCKの立ち上がりに同期して値が変化する遅延量データとを出力する。
選択回路130では、DフリップフロップFF11〜FF26が、それぞれクロック入力端子に入力する分周クロックO1〜O16に応じてラッチする出力クロックOCKの論理値を遅延クロックF1〜F16として出力する。つまり、遅延クロックF1〜F16の立ち上がりエッジは、分周クロックO1〜O16に同期して出力される。このような、セレクタSEL131は、デジタルVCO120からの遅延量データの値に応じて遅延クロックF1〜F16のうちいずれか1つを選択する。
例えば、遅延量データが16を示している場合、セレクタSEL131は、遅延クロックF16を選択して出力する。この遅延クロックF16が、高精度クロック出力端子150から高精度クロックHQCKとして出力される。この遅延量データの値は、デジタルVCO120で理想位相と出力クロックOCKの位相との差から算出される。また、遅延量データが1を示している場合、セレクタSEL131は、遅延クロックF1を選択して出力する。この遅延クロックF1が、高精度クロック出力端子150から高精度クロックHQCKとして出力される。更に、遅延量データが8を示している場合、セレクタSEL131は、遅延クロックF8を選択して出力する。この遅延クロックF8が、高精度クロック出力端子150から高精度クロックHQCKとして出力される。
なお、遅延クロックF1〜F16の遅延量は分周クロックO1〜O16の遅延量に基づき生成される。よって、出力クロックOCKの位相調整幅よりも小さなステップで調整したものである。このため、選択回路130が出力するクロックは、理想クロックとの位相差が小さく位相精度が非常に高い。よって、本実施の形態1では、この選択回路130が出力するクロックを高精度クロックと称している。
以上のようなPLL回路100は、多相基準クロック出力回路110で基準クロックCK1〜CK8を出力する。そして、多相2分周回路160で基準クロックCK1〜CK8の2分周した分周クロックO1〜O16を出力する。この分周クロックO1〜O16は、基準クロックCK1〜CK8間の位相差を有している。そして、デジタルVCOが生成した出力クロックOCKを、DフリップフロップFF11〜FF26により、分周クロックO1〜O16のクロックタイミングでラッチし、多相の遅延クロックF1〜F16として出力する。
そして、デジタルVCO120の出力する遅延量データに応じてセレクタSEL131が、遅延クロックF1〜F16のいずれか1つを高精度クロックHQCKとして出力する。このデジタルVCO120の動作クロックは、セレクタ170が選択する基準クロックCK1もしくは分周クロックO1のどちらか一方を利用する。これにより、セレクタ170が基準クロックCK1よりも低周波である分周クロックO1を動作クロックとする場合、デジタルVCO120の消費電力を抑えることができる。逆に、セレクタ170が基準クロックCK1を選択した場合、デジタルVCO120の高速動作が可能になる。つまり、PLL回路100の動作モードに応じて、デジタルVCO120を低速動作だが低消費電力とするか、消費電力が大きくなるが高速動作が可能となるよう選択することができる。
例えば、PLL回路100を備える光ディスク装置の電源がACアダプタ等から供給され、PLL回路100やモータ等への電力供給に問題がない場合、光ディスク媒体の回転速度を上げる等してデータの記憶、再生速度を上げることができる。この場合、セレクタ170が基準クロックCK1を選択することでデジタルVCO120の高速動作が可能となる。また、光ディスク媒体の回転速度が上がるため、これに応じて周波数制御入力データMfの値が増加する。よって、基本動作クロック(1/Fref)毎の内部位相情報Npの増加速度も大きくなり、出力クロックOCKのクロック周波数も増加する。ここで、上述のようにクロック周波数の高い基準クロックCK1を基本動作クロックとし、デジタルVCO120の動作速度を上げた場合、基本動作クロックの周期を短くできるため、精度よく出力クロックOCKを生成することができる。
逆に、USB等のインターフェイスからの電力供給のみでPLL回路100を備える光ディスク装置が動作する場合、電力供給に限りがある。よって、光ディスク装置が低消費電力モードとなり、PLL回路100の消費電力も削減しなければならない。この場合、セレクタ170が、分周クロックO1を選択することで、デジタルVCO120の消費電力を低くすることができ、PLL回路100の消費電力を削減することが可能となる。また、モータ等の消費電力を低下させるため、光ディスク媒体の回転速度を下げることになるが、この場合、周波数制御入力データMfの値が減少する。よって、基本動作クロック(1/Fref)毎の内部位相情報Npの増加速度も緩やかになり、出力クロックOCKのクロック周波数も減少する。ここで、上述のようにクロック周波数の低い分周クロックO1を基本動作クロックとしているため、デジタルVCO120の動作速度は低下しているが、出力クロックOCKのクロック周波数も減少しているため、出力クロックOCKを生成する精度にも問題は生じない。
このように、PLL回路100を備える光ディスク装置の動作モードに応じてデジタルVCO120の動作クロックを切り替えることで、PLL回路100を高速動作、低消費動作等の最適な動作モードとすることができ、PLL回路1での問題を解決することができる。
発明の実施の形態2
以下、本発明を適用した具体的な実施の形態2について、図面を参照しながら詳細に説明する。この実施の形態2は、実施の形態1と同様、本発明を光ディスク装置のPLL回路に適用したものである。
図8に本実施の形態1にかかるPLL回路200の構成を示す。図8に示すように、PLL回路200は、多相基準クロック出力回路110と、デジタルVCO120と、選択回路130と、周波数制御端子140と、高精度クロック出力端子150と、多相2分周回路160と、セレクタ170と、多相バッファ回路210と、外部出力端子T1〜T8とを有する。なお、図8に示された符号のうち、図1と同じ符号を付した構成は、図1と同じか又は類似の構成を示している。実施の形態1とは、多相バッファ回路210と、外部出力端子T1〜T8とを更に備える点が異なっている。よって、本実施の形態2では、その相違部分を重点的に説明し、図1と同じか又は類似の構成部分は説明を省略する。
多相バッファ回路210は、多相基準クロック出力回路110からの基準クロックCK1〜CK8を入力し、電流バッファリングを行い、基準クロックCK1〜CK8と同位相のクロックB1〜B8及びC1〜C8を出力する。クロックB1〜B8は、後段の多相2分周回路160に入力される。このクロックB1〜B8は、実質的に実施の形態1の基準クロックCK1〜CK8と同様の扱いとなり、多相2分周回路160に入力された後は、実施の形態1で説明したのと同様の処理が行われる。
多相バッファ回路210は、それぞれバッファ回路BUF21〜BUF28を有する。バッファ回路BUF21〜BUF28は、それぞれ3つのインバータ回路を有する。また、バッファ回路BUF21〜BUF28は、それぞれ基準クロックCK1〜CK8を入力し、クロックB1〜B8及びC1〜C8を出力する。例えば、バッファ回路BUF21では、インバータ回路IV21〜IV23を有する。インバータ回路IV21は、基準クロックCK1を入力し、出力信号をインバータ回路IV22及びIV23の入力端子に出力する。インバータ回路IV22は、インバータ回路IV21からの出力信号を入力し、出力信号をクロックB1として出力する。インバータ回路IV23は、インバータ回路IV21からの出力信号を入力し、出力信号をクロックC1として出力する。その他のバッファ回路BUF22〜BUF28のバッファ回路BUF21と同様の構成を有している。
外部出力端子T1〜T8は、クロックC1〜C8を出力する。
図9に示すように、これら外部出力端子T1〜T8から出力されたクロックC1〜C8の一部は、分周回路221〜分周回路22n(n:2以上の自然数)に入力される。そして、分周回路221〜分周回路22nは、クロックC1〜C8が有するクロック周波数をそれぞれ所定の値で分周した、分周クロックDIV1.5、VIV2〜DIVnを出力する。例えば、図9の例では、分周回路221がクロックC1とC7を入力し、1.5分周した1.5分周クロックDIV1.5を生成する。
その他の分周回路222〜分周回路22nは、クロックC3を入力し、2分周〜N分周したそれぞれ2分周クロックDIV2〜N分周クロックDIVnを生成する。なお、分周回路221が利用するクロックはC1、C7に限らず、位相が270度ずれているクロックであれば2つの任意のクロックを利用してよい。また、分周回路222〜分周回路22nが利用するクロックは、クロックC1〜C8のうち任意のものを利用してよい。
なお、クロックC1〜C8は、基準クロックCK1〜CK8を単に電流バッファしたクロックである。このため、実質上、分周回路221〜分周回路22nは、基準クロックCK1〜CK8が有するクロック周波数を1.5分周、2分周〜N分周した分周クロックを生成する。よって、多相基準クロック出力回路110のバッファ回路BUF111〜BUF114の電流駆動能力が、後段回路を十分に駆動できるレベルである場合、多相バッファ回路210を削除可能である。この場合、基準クロックCK1〜CK8がそれぞれ直接外部出力端子T1〜T8に出力される。
図10に分周回路221の回路構成図を示す。図10に示すように、分周回路221は、回路ユニットUNI1、UNI7と、RSラッチ回路RS211とを有する。回路ユニットUNI1は、NOR回路NOR211と、DフリップフロップFF211、FF212と、NAND回路NAND211〜NAND213と、インバータ回路IV211と、OR回路OR211とを有する。
DフリップフロップFF211は、データ入力端子DをノードA11、データ出力端子QをノードB11に接続される。DフリップフロップFF212は、データ入力端子DをノードB11、データ出力端子QをノードC11に接続される。DフリップフロップFF211、FF212のクロック入力端子には、クロックC1が入力される。
NOR回路NOR211は、一方の入力端子がノードB11、他方の入力端子がノードC11、出力端子がノードA11に接続される。インバータ回路IV211は、入力端子にクロックC1が入力され、出力端子がNAND回路NAND212の一方の入力端子に接続される。
NAND回路NAND211は、一方の入力端子にクロックC1が入力され、他方の入力端子がノードD11、出力端子がNAND回路NAND213の一方の入力端子に接続される。NAND回路NAND212は、一方の入力端子がノードC11、他方の入力端子がインバータ回路IV211の出力端子、出力端子がNAND回路NAND213の他方の入力端子に接続される。NAND回路NAND213は、一方の入力端子がNAND回路NAND211の出力端子、他方の入力端子がNAND回路NAND212の出力端子、出力端子がノードD11に接続される。
OR回路OR211は、一方の入力端子がノードD11、他方の入力端子がノードB11、出力端子がノードE11に接続される。以下では、このOR回路OR211がノードE11に出力する信号をクロックE11と称するものとする。
図11に、上記回路ユニットUNI1の入力信号であるクロックC1の論理値に対する各ノードA11、B11、C11、D11、E11の論理値を示す表を示す。図11に示すように、クロックC1のクロックデューティー比が1:1となっているのに対し、ノードE11に出力されるクロックE11は、2:1となる。
回路ユニットUNI7は、NOR回路NOR271と、DフリップフロップFF271、FF272と、NAND回路NAND271〜NAND273と、インバータ回路IV271と、OR回路OR271とを有する。
DフリップフロップFF271は、データ入力端子DをノードA17、データ出力端子QをノードB17に接続される。DフリップフロップFF272は、データ入力端子DをノードB17、データ出力端子QをノードC17に接続される。DフリップフロップFF271、FF272のクロック入力端子には、クロックC7が入力される。
NOR回路NOR271は、一方の入力端子がノードB17、他方の入力端子がノードC17、出力端子がノードA17に接続される。インバータ回路IV271は、入力端子にクロックC7が入力され、出力端子がNAND回路NAND272の一方の入力端子に接続される。
NAND回路NAND271は、一方の入力端子にクロックC7が入力され、他方の入力端子がノードD17、出力端子がNAND回路NAND273の一方の入力端子に接続される。NAND回路NAND272は、一方の入力端子がノードC17、他方の入力端子がインバータ回路IV271の出力端子、出力端子がNAND回路NAND273の他方の入力端子に接続される。NAND回路NAND213は、一方の入力端子がNAND回路NAND271の出力端子、他方の入力端子がNAND回路NAND272の出力端子、出力端子がノードD17に接続される。
OR回路OR271は、一方の入力端子がノードD17、他方の入力端子がノードB17、出力端子がノードE17に接続される。以下では、このOR回路OR271がノードE17に出力する信号をクロックE17と称するものとする。
上記回路ユニットUNI7の入力信号であるクロックC7の論理値に対する各ノードA17、B17、C17、D17、E17の論理値は、それぞれ実質的に図11に示した回路ユニットUNI1の各ノードA11、B11、C11、D11、E11の論理値と同様の値となる。このため、クロックC7のクロックデューティー比が1:1となっているのに対し、ノードE17に出力されるクロックE17は、2:1となる。但し、クロックC1とC7は位相が270度ずれているため、クロックE11とE17も位相が270度ずれることに注意する。
RSラッチ回路RS211は、リセット端子RがノードE11、セット端子SがノードE17に接続される。そして、データ出力端子Qから分周回路221の出力信号である1.5分周クロックDIV1.5が出力される。
以上のような構成の分周回路221の動作を示すタイミングチャートを図12に示す。RSラッチ回路RS211は、通常のRSラッチ回路と同様の動作を行う。つまり、セット端子S(ノードE11)にハイレベルのパルス信号が入力されると、出力論理値をハイレベル、リセット端子R(ノードF17)にハイレベルのパルス信号が入力されると、出力論理値をロウレベルとする。このため、時刻t1では、クロックE11がハイレベルに立ち上がるため、1.5分周クロックDIV1.5もハイレベルに立ち上がる。時刻t2では、クロックE17がハイレベルに立ち上がるため、1.5分周クロックDIV1.5がロウレベルに立ち下がる。同様にして、時刻t3では、クロックE11がハイレベルに立ち上がるため、1.5分周クロックDIV1.5もハイレベルに立ち上がる。時刻t4では、クロックE17がハイレベルに立ち上がるため、1.5分周クロックDIV1.5がロウレベルに立ち下がる。よって、1.5分周クロックDIV1.5は、クロックC1もしくはC7のクロック周波数に対して、1.5分周したクロック周波数となる。
以上が分周回路221の説明となる。その他の分周回路222〜22nについては従来にある一般的な分周回路の構成で実現してよい。よって、その構成及び動作については、周知であるため説明は省略する。
図13に、このようなPLL回路200及び分周回路221、222を用いた光ディスク装置300のブロック構成図を示す。図13に示すように、光ディスク装置300は、コントローラ回路310と、光ディスクドライブ回路320を有する。コントローラ回路310は、上述したPLL回路200及び分周回路221、222と、ロジック回路311とを有する。光ディスクドライブ回路320は、記録データ書き込み・読み出し回路321を有する。記録データ書き込み・読み出し回路321は、光ディスクから読み出したデータや、光ディスクのウォルブに基づいた回転同期信号をコントローラ回路310に送信する。また、コントローラ回路310から高精度クロックHQCKに応じて生成される記録クロック、この記録クロックに従って記録される書き込みデータ等を入力し、光ディスクへデータ記録処理を行う。また、記録処理時に必要なピックアップやモータ制御用の制御データもコントローラ回路310から入力する。
ロジック回路311は、システムクロックとして例えば、133MHz及び100MHzを使用するものとする。この場合、多相基準クロック出力回路110から出力される基準クロックCK1〜CK8のクロック周波数を200MHzとすると、分周回路221から1.5分周の133MHzのシステムクロック1、分周回路222から2分周の100MHzのシステムクロック2を生成することができ、ロジック回路311はそれらシステムクロック1、2を動作クロックとして動作することができる。
つまり、本実施の形態2の光ディスク装置300では、高精度クロックHQCKを生成するためのPLL回路200内の多相基準クロック出力回路110が出力する基準クロックを利用して光ディスク装置300内のロジック回路311のシステムクロックを生成している。
ここで、実施の形態1や特許文献1のPLL回路1のように生成した多相基準クロックを外部で利用しない場合を想定した、光ディスク装置400を図14に示す。この場合、図14に示すように、通常ロジック回路311のシステムクロックを生成するための基準クロック生成回路413が、高精度クロックHQCKを生成するためのPLL回路1とは別に用意されている。よって、図14の光ディスク装置400と図13の本実施の形態2の光ディスク装置300とを比較するとシステムクロック生成用の基準クロック生成回路413が更に必要なってしまう。このことは、光ディスク装置400の方が、基準クロック生成回路413分、回路規模が大きくなってしまう。しかし、本実施の形態2の光ディスク装置300では、上記のように多相基準クロック出力回路110の出力する基準クロックを、システムクロックの生成及びPLL回路200の動作クロックとして利用できる。このため、基準クロック生成回路413に相当する回路の削減が可能となり、回路規模を小さくできる。また、基準クロック生成回路413分の電力も必要ないため、低消費電力化が可能である。
更には、従来の光ディスク装置400では、基準クロック生成回路413が270度の位相がずれた複数の基準クロックを生成できない場合、分数分周となる133MHzのようなシステムクロック1を生成しようとすると、出力する基準クロックを400MHzまで高める必要がある。この理由として、基準クロック出力回路が単一周波数の基準クロックしか出力できないので、分数分周となる133MHzのシステムクロック1を生成しようとすると3分周回路411が必要となるからである。なお、100MHzのシステムクロック2を生成する場合は、4分周回路412を用いる。
これに対して本実施の形態2の光ディスク装置300では、多相基準クロック出力回路110が270度位相のずれた複数の基準クロック(例えば、基準クロックCK1とCK7)を出力しているため、図10に示したような1.5分周の分周回路221を用意すれば、多相基準クロック出力回路110の出力する基準クロックの周波数を200MHzに抑えることが可能になる。周知のように回路の消費電力は、動作周波数の2乗に比例して増大するため、光ディスク装置400で用いられる400MHzの基準クロック出力回路413の消費電力は、本実施の形態2の光ディスク装置300で用いられる200MHzの多相基準クロック出力回路110の消費電力と比較すると大幅に増大してしまう。換言すると本実施の形態2の光ディスク装置300は、光ディスク装置400に比べて低消費電力の動作が可能である。
図15に、以上のことをまとめた、実施の形態2の光ディスク装置300で利用される各クロック周波数と、光ディスク装置400で利用される各クロック周波数とを比較する表を示す。
なお、本発明は上記実施の形態に限られたものでなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、実施の形態1では、基準クロックCK1〜CK8を2分周する多相2分周回路160を用いているが、基準クロックCK1〜CK8をN分周する多相N分周回路(N:2以上の整数)を用いてもよい。また、実施の形態2において、1.5分周の分周回路221を用いているが、2.5分周回路、3.5分周回路、・・・のような分数分周回路を用いてもよい。更に、多相基準クロック出力回路110の出力する基準クロックの位相ステップが45度より小さくできる場合、その多相基準クロックを用いて生成することが可能な任意の値の分数分周(例えば、1.1分周、1.2分周、・・)を出力する分周回路を用いてもよい。
更には、例えば、図16に示すPLL回路500のように、外部出力端子T1〜T8に出力するクロックを、セレクタSEL501が選択する多相バッファ回路210からのクロックC1〜C8(以後、多相クロック信号S1と称す)もしくは多相2分周回路160からの分周クロックO1、O3、O5、O7、O9、O11、O13、O15(以後、多相クロック信号S2と称す)のいずれかとしてもよい。なお、図16に示された符号のうち、図8と同じ符号を付した構成は、図8と同じか又は類似の構成を示している。
以下では、図13の光ディスク装置300のPLL回路200をこのPLL回路500で置き換えた場合の効果を説明する。また、多相基準クロック出力回路110がクロック周波数200MHzの基準クロックを出力すると想定する。
この場合において、セレクタSEL501が多相クロック信号S1を選択したとき、分周回路221は、クロック周波数が133MHzのシステムクロック1を生成する。また、分周回路222は、クロック周波数が100MHzのシステムクロック2を生成する。一方、セレクタSEL501が多相クロック信号S2を選択したとき、分周回路221は、クロック周波数が66.6MHzのシステムクロック1を生成する。また、分周回路222は、クロック周波数が50MHzのシステムクロック2を生成する。このように、セレクタSEL501が選択する信号を切り替えることで、ロジック回路311に供給されるシステムクロックの周波数も切り替えることができる。このことにより、光ディスク装置300を低消費電力モードとするとき、コントローラ回路310のシステムクロックを下げることで光ディスク装置300の消費電力を更に削減することが可能となる。
100 PLL回路
110 多相基準クロック出力回路
120 デジタルVCO
130 選択回路
140 周波数制御端子
150 高精度クロック出力端子
160 多相2分周回路
170 セレクタ
FF11〜FF28 Dフリップフロップ
SEL131 セレクタ
DCELL111〜DCELL114 ディレイセル
BUF111〜BUF114 バッファ回路
FF31〜FF38 Dフリップフロップ
FF41〜FF48 Dフリップフロップ
IV161 インバータ回路
121 加算器
122 デコーダ
123 レジスタ
124 余剰演算器
125 比較器
126 遅延データ演算器
127 レジスタ
200 PLL回路
210 多相バッファ回路
C1〜C8 外部出力端子
221〜22n 分周回路
NOR221 NOR(否定論理和)回路
FF211、FF212 Dフリップフロップ
NAND211〜NAND223 NAND(否定論理積)回路
OR211 OR(論理和)回路
NOR271 NOR(否定論理和)回路
FF271、FF272 Dフリップフロップ
NAND271〜NAND273 NAND(否定論理積)回路
OR271 OR(論理和)回路
RS211 RSラッチ回路
300 光ディスク装置
310 コントローラ回路
311 ロジック回路
320 光ディスクドライブ回路
321 記録データ書き込み・読み出し回路
500 PLL回路
501 セレクタ

Claims (1)

  1. それぞれ位相が異なる複数の基準クロックを出力する多相基準クロック出力回路と、
    前記複数の基準クロックをそれぞれ所定の値で分周した複数の分周クロックを出力する多相分周回路と、
    前記複数の基準クロックのいずれか1つ、もしくは、前記複数の分周クロックのいずれか1つのうちのどちらかを選択し、その選択したクロックを選択クロックとして出力する選択スイッチ回路と、
    前記選択クロックを動作クロックとし、周波数制御入力データの値に応じて周波数が変動する出力クロックと、前記出力クロックと前記周波数制御入力データの値に応じて計算される理想位相との位相差を示す遅延量データとを出力するデジタルVCOと、
    前記遅延量データに応じて前記複数の分周クロックのうち1つに同期した前記出力クロックを選択して出力する選択回路と、を有する
    PLL回路。
JP2009124160A 2009-05-22 2009-05-22 Pll回路 Expired - Fee Related JP5197485B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009124160A JP5197485B2 (ja) 2009-05-22 2009-05-22 Pll回路
US12/773,971 US8258841B2 (en) 2009-05-22 2010-05-05 PLL circuit and optical disc apparatus
US13/474,182 US20120229179A1 (en) 2009-05-22 2012-05-17 Pll circuit and optical disc apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009124160A JP5197485B2 (ja) 2009-05-22 2009-05-22 Pll回路

Publications (3)

Publication Number Publication Date
JP2010273187A JP2010273187A (ja) 2010-12-02
JP2010273187A5 JP2010273187A5 (ja) 2012-04-05
JP5197485B2 true JP5197485B2 (ja) 2013-05-15

Family

ID=43124182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009124160A Expired - Fee Related JP5197485B2 (ja) 2009-05-22 2009-05-22 Pll回路

Country Status (2)

Country Link
US (2) US8258841B2 (ja)
JP (1) JP5197485B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656745B2 (en) 2007-03-15 2010-02-02 Micron Technology, Inc. Circuit, system and method for controlling read latency
TWI378636B (en) * 2009-02-18 2012-12-01 Novatek Microelectronics Corp Frequency dividing circuit
IT1394705B1 (it) * 2009-05-29 2012-07-13 St Microelectronics Srl Divisore di un segnale multifase.
US8791729B2 (en) * 2012-06-11 2014-07-29 Cisco Technology, Inc. Multi-phase frequency divider having one or more delay latches
US9813067B2 (en) 2015-06-10 2017-11-07 Micron Technology, Inc. Clock signal and supply voltage variation tracking
US9865317B2 (en) 2016-04-26 2018-01-09 Micron Technology, Inc. Methods and apparatuses including command delay adjustment circuit
US9997220B2 (en) * 2016-08-22 2018-06-12 Micron Technology, Inc. Apparatuses and methods for adjusting delay of command signal path
US10110214B2 (en) * 2017-01-11 2018-10-23 Stmicroelectronics (Research & Development) Limited Voltage comparator circuit including a plurality of voltage controlled delay lines
US10224938B2 (en) 2017-07-26 2019-03-05 Micron Technology, Inc. Apparatuses and methods for indirectly detecting phase variations
JP2020202439A (ja) 2019-06-06 2020-12-17 ソニーセミコンダクタソリューションズ株式会社 位相同期回路、電子装置、および、位相同期回路の制御方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7295077B2 (en) * 2003-05-02 2007-11-13 Silicon Laboratories Inc. Multi-frequency clock synthesizer
JP2008205730A (ja) 2007-02-19 2008-09-04 Nec Electronics Corp Pll回路

Also Published As

Publication number Publication date
JP2010273187A (ja) 2010-12-02
US8258841B2 (en) 2012-09-04
US20120229179A1 (en) 2012-09-13
US20100295584A1 (en) 2010-11-25

Similar Documents

Publication Publication Date Title
JP5197485B2 (ja) Pll回路
JP4435723B2 (ja) 位相同期回路およびそれを用いた半導体集積回路装置
US7605661B2 (en) Phase locked loop circuit including digital voltage-controlled oscillator, ring oscillator and selector
JP3564855B2 (ja) リングオシレータ及びpll回路
US7554373B2 (en) Pulse width modulation circuit with multiphase clock
JP2012205046A (ja) 半導体集積回路およびその動作方法
JP2013102372A (ja) クロックデータリカバリ回路およびそれを内蔵する送受信半導体集積回路
US20050001665A1 (en) Method for multiple-phase splitting by phase interpolation and circuit the same
US6493305B1 (en) Pulse width control circuit
JP2008172512A (ja) 周波数シンセサイザ及びフェーズロックループ、並びにクロック生成方法
JP3921321B2 (ja) 記録メディア読み出しシステム
EP1693966A1 (en) Digital phase locked loop apparatus
US7424087B2 (en) Clock divider
JP3547984B2 (ja) パルス幅制御回路及びディスク記録制御回路
US20070086555A1 (en) DLL circuit having two input standard clocks, clock signal generation circuit having the DLL circuit and clock signal generation method
WO2020246092A1 (ja) 位相同期回路、電子装置、および、位相同期回路の制御方法
JP3547983B2 (ja) パルス幅制御回路及びディスク記録制御回路
US10236889B1 (en) Multi-GHz fully synthesizable CMOS fractional divider
JP4555379B2 (ja) 位相同期回路およびそれを用いた半導体集積回路装置
CN100449631C (zh) 包括生成更高定时分辩率的定时信号的装置的光记录载体记录设备和方法
JP3843104B2 (ja) パルス幅制御回路
JP3568815B2 (ja) フレーム位相同期回路
JP3506732B2 (ja) タイミング再生回路
JP3506729B2 (ja) タイミング再生回路
CN114301450A (zh) 可配置门控单元、可配置跟踪保持电路及相位内插分频器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5197485

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees