JPS5926970B2 - デイジタル微分解析機 - Google Patents
デイジタル微分解析機Info
- Publication number
- JPS5926970B2 JPS5926970B2 JP50082737A JP8273775A JPS5926970B2 JP S5926970 B2 JPS5926970 B2 JP S5926970B2 JP 50082737 A JP50082737 A JP 50082737A JP 8273775 A JP8273775 A JP 8273775A JP S5926970 B2 JPS5926970 B2 JP S5926970B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- calculation
- pulse
- digital servo
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Feedback Control In General (AREA)
Description
【発明の詳細な説明】
本発明はディジタル微分解析機（以下ＤＤＡと略す）に
関するものである。
関するものである。
従来、ＤＤＡは微分方程式の解を得る手段として用いら
れている。
れている。
ＤＤＡはアナログ計算機と同様に多数の演算器を有し、
これらを問題に応じて接続して解を求めるものである。
ＤＤＡの詳細は文献（情報処理学会編・電子計算機ハン
ドブックＰ８〜３７）に述べられているが、後述の理解
を容易にするためにＤＤＡの基本となる積分器の動作の
概略を述べる。第１図に積分器の原理を示す。積分演算
は、区分求積法により実行される。第２図で表わされた
曲線ｙ＝ｆ（ｘ）の積分値ＩはＩ■１ｙｎＪｘｎ（１）
ｎ＝１ により、近似的に求めることができ、かつΔｘの値を十
分小さくすることによつて実用上十分な積度の積分値が
得られる。
これらを問題に応じて接続して解を求めるものである。
ＤＤＡの詳細は文献（情報処理学会編・電子計算機ハン
ドブックＰ８〜３７）に述べられているが、後述の理解
を容易にするためにＤＤＡの基本となる積分器の動作の
概略を述べる。第１図に積分器の原理を示す。積分演算
は、区分求積法により実行される。第２図で表わされた
曲線ｙ＝ｆ（ｘ）の積分値ＩはＩ■１ｙｎＪｘｎ（１）
ｎ＝１ により、近似的に求めることができ、かつΔｘの値を十
分小さくすることによつて実用上十分な積度の積分値が
得られる。
ここで積分が進行していく過程を考察すると、ｉ番目に
おけるｙｌはｙｉ−ｙ６＋Δｙ１＋Δｙ２＋・・・＋Δ
ｙｉ−７＋Δｙｉ＝ｙｉ−、＋Δｙｉ（２）で表わされ
る。
おけるｙｌはｙｉ−ｙ６＋Δｙ１＋Δｙ２＋・・・＋Δ
ｙｉ−７＋Δｙｉ＝ｙｉ−、＋Δｙｉ（２）で表わされ
る。
これは第１図の加算器１で行なわれる。一方、ｉ番目ま
での積分値ＩｉはＩｉ■■Δｘ７Ａ−ｙ２ΔＸ２＋・・
・−ｆｙｉ−７ΔＸｉ−７＋ｙｉΔＸｉ（３）で表わさ
れる。
での積分値ＩｉはＩｉ■■Δｘ７Ａ−ｙ２ΔＸ２＋・・
・−ｆｙｉ−７ΔＸｉ−７＋ｙｉΔＸｉ（３）で表わさ
れる。
ここで独立変数Ｘの量子化した最小単位をｈｌとし、Δ
Ｘを次のように定義すると、変数Ｘがれ４だけ増加した
とき Δｘｉ■＋１変数Ｘがｈｌだけ減少したとき Δ
Ｘｉ■−１変数Ｘの変化がｈｌ以下のとき ΔＸｉ■０
式（３）の計算はΔｘｉ−ｆ−１のとき １ｉ＝１ｉ−
１＋ｙｉ１一ｌ−ゝ−ｌ−１−▲ノとなり、式（３）に
ぉけるＹｉΔＸ１を実行する乗算器を省略でき、Δｘは
演算を制却する制闘パルス８となる。
Ｘを次のように定義すると、変数Ｘがれ４だけ増加した
とき Δｘｉ■＋１変数Ｘがｈｌだけ減少したとき Δ
Ｘｉ■−１変数Ｘの変化がｈｌ以下のとき ΔＸｉ■０
式（３）の計算はΔｘｉ−ｆ−１のとき １ｉ＝１ｉ−
１＋ｙｉ１一ｌ−ゝ−ｌ−１−▲ノとなり、式（３）に
ぉけるＹｉΔＸ１を実行する乗算器を省略でき、Δｘは
演算を制却する制闘パルス８となる。
ゆえに式（３）の演算は第１図の加算器２のみで行なわ
れる。いま、ＩレジスタをＹレジスタ３と同容量で丁位
を受持つＲレジスタ４と上位を受持つＹ′レジスタ６に
２分すると、Ｒレジスタ４からＹ′レジスタ６への桁上
りはＹレジスタ３に貯えることができる最大値とｈ１と
の積となり、実際の使用上はこの桁土げパルスをほかの
積分器のΔｙ入力とすればよい。したがつて、Ｙ′レジ
スタ６は不要となり、第１図の点線で囲んだもの５で一
つの積分器が構成される。Ｒレジスタ４より桁上げパル
ス７をΔＺと称し、これがほかの積分器のΔｙ入力９と
なる場合、加算器１でＹレジスタ３に加算される。
れる。いま、ＩレジスタをＹレジスタ３と同容量で丁位
を受持つＲレジスタ４と上位を受持つＹ′レジスタ６に
２分すると、Ｒレジスタ４からＹ′レジスタ６への桁上
りはＹレジスタ３に貯えることができる最大値とｈ１と
の積となり、実際の使用上はこの桁土げパルスをほかの
積分器のΔｙ入力とすればよい。したがつて、Ｙ′レジ
スタ６は不要となり、第１図の点線で囲んだもの５で一
つの積分器が構成される。Ｒレジスタ４より桁上げパル
ス７をΔＺと称し、これがほかの積分器のΔｙ入力９と
なる場合、加算器１でＹレジスタ３に加算される。
したがつて、式（２）は、で表わされる。
ここにＨ２は変数Ｚの量子化した最小単位である。Ｙｉ
の範囲を−１≦Ｙｉ〈＋１とし、Ｒレジスタで取り扱わ
れる数値範囲をＯ≦Ｒ１〈＋１とすると、ΔＺ１は次の
ように定義されるＯしたがつて、ｉ番目のサイクル終了
後のＲｉは１ −一１− Ｊｌｌとなる。
の範囲を−１≦Ｙｉ〈＋１とし、Ｒレジスタで取り扱わ
れる数値範囲をＯ≦Ｒ１〈＋１とすると、ΔＺ１は次の
ように定義されるＯしたがつて、ｉ番目のサイクル終了
後のＲｉは１ −一１− Ｊｌｌとなる。
以上述べた如くＤＤＡの積分器はΔＸ，Δｙ及びΔＺを
量子化した最小単位のパルスで表わすことによつて積分
演算とハードウヱアを簡素化し、積分演算の高速化とＤ
ＤＡの低価格化を図つている。
量子化した最小単位のパルスで表わすことによつて積分
演算とハードウヱアを簡素化し、積分演算の高速化とＤ
ＤＡの低価格化を図つている。
ＤＤＡにはこの他に一般のディジタル計算機およびアナ
ログ計算機に比べて逆関数などを容易に発生する機能を
有する演算要素としてデイジタルサーボがある。本発明
はこのデイジタルサーボを含むＤＤＡの精度と演算速度
を向上させるものである。以下、第３図〜第５図に従つ
てデイジタルサーボの動作原理とその問題点について述
べる。第３図はデイジタルサーボの基本的な結合例を表
わしたもので、ｙ＝ｆ（ｚ）の逆関数Ｚ−ｆ−１（ｙ）
を求める回路である。ｙ−ｆ（ｚ）の逆関数Ｚ−「１（
ｙ）を発生するためには関数ｆ（ｚ）の微小増分Δｆ（
ｚ）を発生させ、を満足させるようにΔＺを発生すれば
よい。
ログ計算機に比べて逆関数などを容易に発生する機能を
有する演算要素としてデイジタルサーボがある。本発明
はこのデイジタルサーボを含むＤＤＡの精度と演算速度
を向上させるものである。以下、第３図〜第５図に従つ
てデイジタルサーボの動作原理とその問題点について述
べる。第３図はデイジタルサーボの基本的な結合例を表
わしたもので、ｙ＝ｆ（ｚ）の逆関数Ｚ−ｆ−１（ｙ）
を求める回路である。ｙ−ｆ（ｚ）の逆関数Ｚ−「１（
ｙ）を発生するためには関数ｆ（ｚ）の微小増分Δｆ（
ｚ）を発生させ、を満足させるようにΔＺを発生すれば
よい。
デイジタルサーボのΔＺは次式のように定義される。こ
こでεはデイジタルサーボのＹレジスタの内容を表わし
、式ＧＯ）にょり求められる。すなわち式（８）を満足
させるには誤差εが雰になるまでΔＺを発生すればよく
、このためにはデイジタルサーボ（Ｓ）１０のΔｘとし
て入力Δｙよりもパルスレートの大きい信号を与える必
要がある。
こでεはデイジタルサーボのＹレジスタの内容を表わし
、式ＧＯ）にょり求められる。すなわち式（８）を満足
させるには誤差εが雰になるまでΔＺを発生すればよく
、このためにはデイジタルサーボ（Ｓ）１０のΔｘとし
て入力Δｙよりもパルスレートの大きい信号を与える必
要がある。
この理由を第４図と第５図を用いて詳細に説明する。第
４図は説明の簡略化のため、加算演算をデイジタルサー
ボで実現する場合の例を示すものである。第４図におけ
るεはＪｌｌＪ≦１Ｊ８Ｌ−′ＹＨ で表わされる。
４図は説明の簡略化のため、加算演算をデイジタルサー
ボで実現する場合の例を示すものである。第４図におけ
るεはＪｌｌＪ≦１Ｊ８Ｌ−′ＹＨ で表わされる。
今、デイジタルサーボのΔＸに積分独立変数ｔ（時間）
の微小増分Δｔを与え、かつ変数Ｙｌ，ｙ２及びＹ３が
全てｔの関数であると仮定した場合の従来のデイジタル
サーボの動作に関するタイムチヤートを第５図に示す。
先に述べた如くＤＤＡでは変数をｌパルスに量子化して
取り扱うため、ΔＹ，，ΔＹ２およびΔＹ３に＋１のパ
ルスが同時に入力された場合、εを雰にするには第５図
に示すように３イタレーシヨン要する。すなわちＹ，，
ｙ２及びＹ３の独立変数と同じレートのΔＸを与えた場
合は遅れが発生し、解に悪影響を与える。このため前述
の如くデイジタルサーボのΔＸは式（８）を満足させる
には入力Δｙよりもパルスレートの大きい信号を加え、
遅れを無くする必要がある。従来は、独立変数Δｔより
もパルスレートの大きい一定の信号をΔｘに与えていた
。入力Δｙのパルスの発生レートは問題によつて異なり
、あらゆる問題に対し式（８）を満足させるΔＸを決定
することは難しく、ΔｔとΔｘの発生レートの比がＮ倍
であつた場合、Δｔでの演算時間のＮ倍の時間を要する
という問題点がある。デイジタルサーボの遅れを解決す
る別の方法として第４図の破線で示したように、−］
−１１゜一ーー゛ｌ −一１
−一５の演算を行なう係数器（Ｐ）２０を挿入
し、Ｋ〈１とすることにより入力Δｙのパルスレートを
小さくする方法がある。
の微小増分Δｔを与え、かつ変数Ｙｌ，ｙ２及びＹ３が
全てｔの関数であると仮定した場合の従来のデイジタル
サーボの動作に関するタイムチヤートを第５図に示す。
先に述べた如くＤＤＡでは変数をｌパルスに量子化して
取り扱うため、ΔＹ，，ΔＹ２およびΔＹ３に＋１のパ
ルスが同時に入力された場合、εを雰にするには第５図
に示すように３イタレーシヨン要する。すなわちＹ，，
ｙ２及びＹ３の独立変数と同じレートのΔＸを与えた場
合は遅れが発生し、解に悪影響を与える。このため前述
の如くデイジタルサーボのΔＸは式（８）を満足させる
には入力Δｙよりもパルスレートの大きい信号を加え、
遅れを無くする必要がある。従来は、独立変数Δｔより
もパルスレートの大きい一定の信号をΔｘに与えていた
。入力Δｙのパルスの発生レートは問題によつて異なり
、あらゆる問題に対し式（８）を満足させるΔＸを決定
することは難しく、ΔｔとΔｘの発生レートの比がＮ倍
であつた場合、Δｔでの演算時間のＮ倍の時間を要する
という問題点がある。デイジタルサーボの遅れを解決す
る別の方法として第４図の破線で示したように、−］
−１１゜一ーー゛ｌ −一１
−一５の演算を行なう係数器（Ｐ）２０を挿入
し、Ｋ〈１とすることにより入力Δｙのパルスレートを
小さくする方法がある。
しかし、Δｙの重みが２ｅ≧Ｋの２ｅだけ大きくなるた
めΔｙの値が荒くなり、解の精度が悪くなるため積分独
立変数の微小増分Δｔ自身の値を小さくしなければなら
ない。すなわち前者と同様演算時間が長くなる。また適
性なＫとΔｔを問題毎に決定する事は面倒である。本発
明の目的は、かかる問題点を解決し、新しい高速で精度
のよいデイジタルサーボの機能を有するＤＤＡを提供す
ることにある。以下、実施例によつて本発明を詳細に説
明する。
めΔｙの値が荒くなり、解の精度が悪くなるため積分独
立変数の微小増分Δｔ自身の値を小さくしなければなら
ない。すなわち前者と同様演算時間が長くなる。また適
性なＫとΔｔを問題毎に決定する事は面倒である。本発
明の目的は、かかる問題点を解決し、新しい高速で精度
のよいデイジタルサーボの機能を有するＤＤＡを提供す
ることにある。以下、実施例によつて本発明を詳細に説
明する。
本発明はデイジタルサーボの遅れを解消する手段として
デイジタルサーボをＤＤＡの最大レートパルスであるイ
タレーシヨンパルスに同期させて動作させ、デイジタル
サーボのＹレジスタの内容εが雰ならばＤＤＡの積分器
の独立変数である時間変数ｔの微小増分Δｔを＋１にセ
ツトし、該εが雰でないならぱΔｔをＯにセツトしなが
ら演算を実行する手段を有することを特徴とする。本発
明のＤＤＡの基本構成を第７図に示す。該実施例のＤＤ
Ａはデータメモリ装置（ＤＭ）７０，破線で囲まれた部
分である制岬装置８０及び一点鎖線で囲まれた部分であ
る演算処理装置９０の３つの部分からなる。該ＤＤＡは
個々の演算要素がＹレジスタ，Ｒレジスタ、加算器など
を持ち、独立した演算機能を有する構成ではなく、制却
装置と演算処理装置を共有し、ＤＭ７Ｏに格納された個
々の要素のＹ，Ｒ，ΔＺの値及び要素間の接続情報をＤ
Ｍ７Ｏから読み書きしながら演算を実行するものである
。先に述べた如くＤＤＡの演算要素は、積分器を基本と
し、他の要素は積分器から派生したものである。第７図
において積分器として動作させる場合は、まず式（２）
の演算を加算器（Σ１）９１で行ない変数ｙをバフアレ
ジスタ（ＢＲｌ）９３に格納する。すなわちＤＭ７Ｏか
らセレタタ（ＳＬＣｌ）９５を通じてＹｉ−１をＢＲｌ
９３に格納し、次にΔｙを読み出し、シフトレジスタ（
ＳＦＴ）９７によつて変数ｙへのΔｙの加算点の桁移動
を行なつた後、Σ１９１でＢＲｌ９３中のＹｌ．．，と
Δｙを加算して結果をＢＲｌ９３に格納することによつ
て式（２）を実行させる。次に式（６）の演算を実行す
る。まずＤＭ７ＯからＳＬＣｌ９５を通じてΔｘを読み
出す。９８はゲートであり、Δｘが＋１または−１なら
ばＢＲｌ９３の値Ｙｉをそのままあるいは符号を反転し
て通し、Δｘが雰ならばＹｉを通さない。
デイジタルサーボをＤＤＡの最大レートパルスであるイ
タレーシヨンパルスに同期させて動作させ、デイジタル
サーボのＹレジスタの内容εが雰ならばＤＤＡの積分器
の独立変数である時間変数ｔの微小増分Δｔを＋１にセ
ツトし、該εが雰でないならぱΔｔをＯにセツトしなが
ら演算を実行する手段を有することを特徴とする。本発
明のＤＤＡの基本構成を第７図に示す。該実施例のＤＤ
Ａはデータメモリ装置（ＤＭ）７０，破線で囲まれた部
分である制岬装置８０及び一点鎖線で囲まれた部分であ
る演算処理装置９０の３つの部分からなる。該ＤＤＡは
個々の演算要素がＹレジスタ，Ｒレジスタ、加算器など
を持ち、独立した演算機能を有する構成ではなく、制却
装置と演算処理装置を共有し、ＤＭ７Ｏに格納された個
々の要素のＹ，Ｒ，ΔＺの値及び要素間の接続情報をＤ
Ｍ７Ｏから読み書きしながら演算を実行するものである
。先に述べた如くＤＤＡの演算要素は、積分器を基本と
し、他の要素は積分器から派生したものである。第７図
において積分器として動作させる場合は、まず式（２）
の演算を加算器（Σ１）９１で行ない変数ｙをバフアレ
ジスタ（ＢＲｌ）９３に格納する。すなわちＤＭ７Ｏか
らセレタタ（ＳＬＣｌ）９５を通じてＹｉ−１をＢＲｌ
９３に格納し、次にΔｙを読み出し、シフトレジスタ（
ＳＦＴ）９７によつて変数ｙへのΔｙの加算点の桁移動
を行なつた後、Σ１９１でＢＲｌ９３中のＹｌ．．，と
Δｙを加算して結果をＢＲｌ９３に格納することによつ
て式（２）を実行させる。次に式（６）の演算を実行す
る。まずＤＭ７ＯからＳＬＣｌ９５を通じてΔｘを読み
出す。９８はゲートであり、Δｘが＋１または−１なら
ばＢＲｌ９３の値Ｙｉをそのままあるいは符号を反転し
て通し、Δｘが雰ならばＹｉを通さない。
すなわちＹｉΔＸｉの演算をＧ９８にて行なう。ゲート
（Ｇ）９８を通つた値とＤＭ７Ｏから読み出したＲｉ−
１とを加算器Σ２９２で加える。この結果がオーバフロ
ーした時はΔＺ．を＋１、結果が負の符号を持つ時はΔ
Ｚｉを−１，それ以外の時はΔＺ１をＯとして出力しセ
レクタ一（ＳＬＣ２）９６を通じてＤＭ７Ｏに書き込む
。ΔＺｉを出力した残りの値ＲｉをＢＲ２９４に格納す
る。最後にＢＲｌ９３，ＢＲ２９４に格納されているＹ
ｉ，ＲｌをＳＬＣ２９６を通じてＤＭ７Ｏに書き込み、
１つの積分器の動作を完了する。これらの演算はすべて
制闘装置（ＣＮＴ）８３によつて行なわれる。次に本発
明の特徴であるデイジタルサーボとして動作する場合に
ついて述べる。
（Ｇ）９８を通つた値とＤＭ７Ｏから読み出したＲｉ−
１とを加算器Σ２９２で加える。この結果がオーバフロ
ーした時はΔＺ．を＋１、結果が負の符号を持つ時はΔ
Ｚｉを−１，それ以外の時はΔＺ１をＯとして出力しセ
レクタ一（ＳＬＣ２）９６を通じてＤＭ７Ｏに書き込む
。ΔＺｉを出力した残りの値ＲｉをＢＲ２９４に格納す
る。最後にＢＲｌ９３，ＢＲ２９４に格納されているＹ
ｉ，ＲｌをＳＬＣ２９６を通じてＤＭ７Ｏに書き込み、
１つの積分器の動作を完了する。これらの演算はすべて
制闘装置（ＣＮＴ）８３によつて行なわれる。次に本発
明の特徴であるデイジタルサーボとして動作する場合に
ついて述べる。
第６図の演算回路を例にとり説明する。第７図中のＡＧ
ｌ８ｌはアンドゲート、Ｄｌ９９とＤ２８２は判断器、
ＴＰＧ８４はイタレーシヨンパルスを発生する回路、そ
してＣＵＮＴ８５はアトワン，サブワン機能を有するカ
ウンタを表わす。Ｄ，９９はデイジタルサーボ要素のと
きのみ動昨し、Σ１９１によつて求められたＹｉと１つ
手前の演算によつて求められたＹｉ−１とを比較してＹ
ｉ−，が雰でＹｉが雰でない場合はアトワンパルスを発
生する。またＹｉ−，が雰でなくＹｉが雰の場合はサブ
ワンパルスを発生する。これ以外の場合はパルスを発生
しない。判断器Ｄ２、８２はカウンタ（ＣＵＮＴ）８５
の内容が雰ならばパルス＋１を発生し、該内要が雰以外
ならばパルスを発生しないものである。ＤＤＡはレジス
タ、カウンタ等をクリアした後、演算を開始する。演算
はイタレーシヨンパルスに同期して行なう。まず第７図
中のＴＰＧ８４から１回目のイタレーシヨンパルス８４
０を発生し、Δｔの制薗を次の如く行なう。Ｄ２８２は
ＣＵＮＴ８５の内容が雰ゆえにパルス＋１を発生する。
イタレーシヨンパルスも＋１であるためＧｌ８ｌの出力
Δｔは＋１となり、この値をＤＭ７Ｏに格納し、Δｔの
値を書き換えるだけでΔｔの制帥を終える。Δｔの制脚
を完了した後、第６図のＡ，Ｂ，Ｃ，Ｄの順に演算を行
なう。要素Ａ，Ｂ及びＣは積分器である。１回目の演算
ではΔｔが＋１であるため先に述べた手順で積分演算を
行なう。
ｌ８ｌはアンドゲート、Ｄｌ９９とＤ２８２は判断器、
ＴＰＧ８４はイタレーシヨンパルスを発生する回路、そ
してＣＵＮＴ８５はアトワン，サブワン機能を有するカ
ウンタを表わす。Ｄ，９９はデイジタルサーボ要素のと
きのみ動昨し、Σ１９１によつて求められたＹｉと１つ
手前の演算によつて求められたＹｉ−１とを比較してＹ
ｉ−，が雰でＹｉが雰でない場合はアトワンパルスを発
生する。またＹｉ−，が雰でなくＹｉが雰の場合はサブ
ワンパルスを発生する。これ以外の場合はパルスを発生
しない。判断器Ｄ２、８２はカウンタ（ＣＵＮＴ）８５
の内容が雰ならばパルス＋１を発生し、該内要が雰以外
ならばパルスを発生しないものである。ＤＤＡはレジス
タ、カウンタ等をクリアした後、演算を開始する。演算
はイタレーシヨンパルスに同期して行なう。まず第７図
中のＴＰＧ８４から１回目のイタレーシヨンパルス８４
０を発生し、Δｔの制薗を次の如く行なう。Ｄ２８２は
ＣＵＮＴ８５の内容が雰ゆえにパルス＋１を発生する。
イタレーシヨンパルスも＋１であるためＧｌ８ｌの出力
Δｔは＋１となり、この値をＤＭ７Ｏに格納し、Δｔの
値を書き換えるだけでΔｔの制帥を終える。Δｔの制脚
を完了した後、第６図のＡ，Ｂ，Ｃ，Ｄの順に演算を行
なう。要素Ａ，Ｂ及びＣは積分器である。１回目の演算
ではΔｔが＋１であるため先に述べた手順で積分演算を
行なう。
その結果、要素ＡとＢの出力が第８図に示すように＋１
になつたと仮定する。デイジタルサーボの演算では、ま
ず積分器と同様な動作で式（自）のεを求める。第７図
において、ＢＲｌ９３で求められたεはＳＬＣ２９６を
経てＤＭ７Ｏに格納される。１回目の演算ではεが＋２
パルスの値となるため、式（９）に従つてΔＺ＝＋１パ
ルスを発生する。
になつたと仮定する。デイジタルサーボの演算では、ま
ず積分器と同様な動作で式（自）のεを求める。第７図
において、ＢＲｌ９３で求められたεはＳＬＣ２９６を
経てＤＭ７Ｏに格納される。１回目の演算ではεが＋２
パルスの値となるため、式（９）に従つてΔＺ＝＋１パ
ルスを発生する。
Ｄｉはεが雰でなくなるためアトワンパルスを発生し、
ＣＵＮＴの内容を＋１にする。２回目の演算では、イタ
レーシヨンパルスが発生すると判断器Ｄ２はＣＵＮＴの
内容が雰に変化しないため出力を雰とし、アンドゲート
ＡＧ，を通じて独立変数ｔの微小増分Δｔの値を雰とす
る。
ＣＵＮＴの内容を＋１にする。２回目の演算では、イタ
レーシヨンパルスが発生すると判断器Ｄ２はＣＵＮＴの
内容が雰に変化しないため出力を雰とし、アンドゲート
ＡＧ，を通じて独立変数ｔの微小増分Δｔの値を雰とす
る。
ＣＮＴは得られたΔｔの値をＤＭに格納する。そして各
要素の演算を始める。要素Ａ，Ｂ及びＣはΔｔが前述の
制却により雰となつたため、積分演算を行なわない。こ
のためデイジタルサーボの入力はフイードバツク量のみ
となり、ε→０なる演算を行なうことが出来る。３回目
の演算も２回目と同様な手順で演算を行なうが、加算器
Σ１によりεｉを求めた結果、その値は雰となり、かつ
１つ前の演算結果εｉ−１と値の状態と異なるためＤ１
はサブワンパルスを発生し、ＣＵＮＴの内容を１つだけ
減する。
要素の演算を始める。要素Ａ，Ｂ及びＣはΔｔが前述の
制却により雰となつたため、積分演算を行なわない。こ
のためデイジタルサーボの入力はフイードバツク量のみ
となり、ε→０なる演算を行なうことが出来る。３回目
の演算も２回目と同様な手順で演算を行なうが、加算器
Σ１によりεｉを求めた結果、その値は雰となり、かつ
１つ前の演算結果εｉ−１と値の状態と異なるためＤ１
はサブワンパルスを発生し、ＣＵＮＴの内容を１つだけ
減する。
４回目の演算では、判断Ｄ２はＣＵＮＴの値が３番目の
デイジタルサーボの演算によつて雰となつたため＋１パ
ルスを発生し、ＡＧｉを通じてΔｔの値を＋１にする。
デイジタルサーボの演算によつて雰となつたため＋１パ
ルスを発生し、ＡＧｉを通じてΔｔの値を＋１にする。
そしてＣＮＴは得られたΔｔの値をＤＭに格納したのち
、前述の手順に従つて演算を進める。第８図に以上で述
べた演算の経過を示す。第６図の例ではデイジタルサー
ボが一台だけ存在する場合について述べたが、第７図に
示すＤＤＡがｎケ存在する場合も同じように取り扱うこ
とができる。
、前述の手順に従つて演算を進める。第８図に以上で述
べた演算の経過を示す。第６図の例ではデイジタルサー
ボが一台だけ存在する場合について述べたが、第７図に
示すＤＤＡがｎケ存在する場合も同じように取り扱うこ
とができる。
一方、第１図の実施例は直列演算方式を行なうＤＤＡに
ついて示したものであるが、この他に個々の要素が独立
した演算機構を有し、すべての要素が同時に演算を行な
う並列演算方式、および幾つかの要素をまとめ１つのモ
ジユールで構成し、ヒジユール内は直列演算、モジユー
ル毎は並列演算を行なうモジユール演算方式が考えられ
る。並列演算方式では、デイジタルサーボ単体として動
作するため第７図中の判断器Ｄ１の働きを変更し、εの
値が雰以外の場合には＋１の値を出力すると共に第７図
中のカウンタＣＵＮＴと判断器Ｄ２を取り除き第９図の
ような構成をとる事によりΔｔの値を制岬できる。１０
０は演算処理装置である。
ついて示したものであるが、この他に個々の要素が独立
した演算機構を有し、すべての要素が同時に演算を行な
う並列演算方式、および幾つかの要素をまとめ１つのモ
ジユールで構成し、ヒジユール内は直列演算、モジユー
ル毎は並列演算を行なうモジユール演算方式が考えられ
る。並列演算方式では、デイジタルサーボ単体として動
作するため第７図中の判断器Ｄ１の働きを変更し、εの
値が雰以外の場合には＋１の値を出力すると共に第７図
中のカウンタＣＵＮＴと判断器Ｄ２を取り除き第９図の
ような構成をとる事によりΔｔの値を制岬できる。１０
０は演算処理装置である。
さらにモジユール演算方式は直列演算方式と並列演算方
式を組み合せた演算方式であるためΔｔの制闘も両方式
の制却回路を組み合せることにより容易に実現できる。
以上述べた如く本発明によればデイジタルサーボ系の時
間遅れによる誤差を解消できると共に与えられた問題に
応じた必要最小限度の回数で演算でき、従来方式のＤＤ
Ａに比べて短時間で解を求めることが出来る。
式を組み合せた演算方式であるためΔｔの制闘も両方式
の制却回路を組み合せることにより容易に実現できる。
以上述べた如く本発明によればデイジタルサーボ系の時
間遅れによる誤差を解消できると共に与えられた問題に
応じた必要最小限度の回数で演算でき、従来方式のＤＤ
Ａに比べて短時間で解を求めることが出来る。
第１図はＤＤＡの積分器の原理的な構成を示す図、第２
図は区分求積法の原理を示す図、第３図はデイジタルサ
ーボの原理を示す図、第４図はディジタルサーボを用い
て加算演算を行なう例、第５図は従来方式のＤＤＡで第
４図の例を演算する場合のタイムミングを示す図、第６
図は本発明の動作説明に用いる例を示す図、第７図は本
発明の一実施例の構成を示す図、第８図は第６図の例を
第７図のＤＤＡで演算する場合のタイミングを示す図及
び第９図は並列演算方式ＤＤＡｌｔＣδける本発明の一
実施例を示した図である。
図は区分求積法の原理を示す図、第３図はデイジタルサ
ーボの原理を示す図、第４図はディジタルサーボを用い
て加算演算を行なう例、第５図は従来方式のＤＤＡで第
４図の例を演算する場合のタイムミングを示す図、第６
図は本発明の動作説明に用いる例を示す図、第７図は本
発明の一実施例の構成を示す図、第８図は第６図の例を
第７図のＤＤＡで演算する場合のタイミングを示す図及
び第９図は並列演算方式ＤＤＡｌｔＣδける本発明の一
実施例を示した図である。
Claims (1)
- １ 被積分関数、該被積分関数の積分値の残余および係
数を格納する装置と、＋１、０あるいは−１のパルスで
表わされた入力変数、出力変数および積分独立変数の微
小増分を格納する装置と、該装置に格納された内容を加
算およびシフトする機能を有する装置と、これらの全で
を制御する制御装置とを備え、ディジタルサーボを含む
複数の演算器により所定の演算を行なうディジタル微分
解析機において、該ディジタルサーボの被積分関数の値
が雰ならば上記演算器に入力される積分独立変数の微小
増分の値を＋１に設定し、上記被積分関数の値が雰でな
いならば上記積分独立変数の微小増分の値を０に設定す
る手段を有することを特徴とするディジタル微分解析機
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50082737A JPS5926970B2 (ja) | 1975-07-07 | 1975-07-07 | デイジタル微分解析機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50082737A JPS5926970B2 (ja) | 1975-07-07 | 1975-07-07 | デイジタル微分解析機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS526438A JPS526438A (en) | 1977-01-18 |
| JPS5926970B2 true JPS5926970B2 (ja) | 1984-07-02 |
Family
ID=13782721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50082737A Expired JPS5926970B2 (ja) | 1975-07-07 | 1975-07-07 | デイジタル微分解析機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5926970B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6380975U (ja) * | 1986-11-17 | 1988-05-27 | ||
| JPH0142472Y2 (ja) * | 1984-05-10 | 1989-12-12 | ||
| JPH036219Y2 (ja) * | 1984-05-10 | 1991-02-18 |
-
1975
- 1975-07-07 JP JP50082737A patent/JPS5926970B2/ja not_active Expired
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0142472Y2 (ja) * | 1984-05-10 | 1989-12-12 | ||
| JPH036219Y2 (ja) * | 1984-05-10 | 1991-02-18 | ||
| JPS6380975U (ja) * | 1986-11-17 | 1988-05-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS526438A (en) | 1977-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635292A (en) | Image processor | |
| CN107357745A (zh) | 具有算术单元的dma控制器 | |
| JPS5926970B2 (ja) | デイジタル微分解析機 | |
| JPS6336572B2 (ja) | ||
| JP3540179B2 (ja) | フィルタ中の係数用の多重ポート・レジスタ・ファイル | |
| SU691865A1 (ru) | Устройство дл решени разностных краевых задач | |
| JP2960595B2 (ja) | ディジタル信号プロセッサ | |
| JPH0325809B2 (ja) | ||
| JP2508286B2 (ja) | 平方根演算装置 | |
| RU1784975C (ru) | Интегроарифметическое устройство | |
| JPS5944656B2 (ja) | デイジタル微分解析機の積分方式 | |
| JPS63262745A (ja) | アドレス生成回路 | |
| RU1815635C (ru) | Устройство дл потенцировани | |
| JP2941274B2 (ja) | 高速パターン発生器 | |
| RU2165099C2 (ru) | Сплайн-интерполятор | |
| JPH03118656A (ja) | ネットワーク構成データ処理装置の重み更新量保持方式 | |
| SU1285464A1 (ru) | Устройство дл делени | |
| SU1061151A1 (ru) | Устройство дл вычислени коэффициентов дискретного преобразовани Хаара | |
| JPH07239843A (ja) | 並列演算処理装置 | |
| JPS5840421Y2 (ja) | デイジタル微分解析機 | |
| JPH02100135A (ja) | 信号処理装置の制御方法 | |
| JP3105577B2 (ja) | 分割積型乗算装置 | |
| SU1166104A1 (ru) | Устройство дл вычислени синусно-косинусных зависимостей | |
| SU922735A1 (ru) | Устройство дл вычислени квадратного корн | |
| RU1783522C (ru) | Устройство дл делени |