JPH07239843A

JPH07239843A - 並列演算処理装置

Info

Publication number: JPH07239843A
Application number: JP2811094A
Authority: JP
Inventors: Yasunobu Kato; 泰信加藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-02-25
Filing date: 1994-02-25
Publication date: 1995-09-12

Abstract

(57)【要約】【構成】制御部２は、行列Ａを１行毎に分割し、１行内
の非零要素の数を表わす要素数データｂ_i と、すべての
非零要素についての列番号ｃ_i と要素の値ｄ_i の組から
１行毎の演算データを形成し、演算データとベクトルＸ
のデータｘ_i を各演算処理部１ａ〜１ｄに供給し、各演
算処理部１ａ〜１ｄは、演算データをＳＡＭ２０に記憶
し、ベクトルＸのデータｘ_i をＲＡＭ２２に記憶する。
各演算処理部１ａ〜１ｄはＳＡＭ２０に記憶した要素数
データｂ_i を読出し、要素数データｂ_i に基づいて列番
号ｃ_i と要素の値ｄ_i を読み出し、列番号ｃ_i に対応す
るベクトルＸのデータｘ_i をＲＡＭ２２から読み出して
演算部１１により演算を行ない、行列ＡとベクトルＸの
内積を求める演算を各演算処理部１ａ〜１ｄで並列に行
なう。【効果】演算に要する記憶容量を低減でき、より効率
的で高速な演算を行なうことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば、複数の演算部
によりデータの演算を並列に行なう並列演算処理装置に
関し、特に、行列状のデータを演算する並列演算処理装
置に関する。

【０００２】

【従来の技術】近年のコンピュータの発達と普及によっ
て、以前は実現不可能と思われていた大規模な科学技術
計算も現実的なものとなってきた。例えば電磁界解析や
流体の流動解析に用いられている差分法、有限要素法、
境界要素法等では、それらの解析の課程で非常に大きな
サイズの連立一次方程式の求解や行列の固有値計算な
ど、いわゆる行列演算が頻繁に現れる。

【０００３】また、解析精度を向上させるために、行列
を大きくすることが考えられるが、行列が大きくなる
と、行列演算は、高速演算が可能なスーパーコンピュー
タ等をもってしても非常に時間がかり、高速処理が望ま
れている。

【０００４】以上のような大きなサイズの行列演算では
演算処理部の処理速度の高速化と共に、高速で記憶容量
の大きい記憶装置が求められるが、一般に記憶装置の記
憶容量と動作速度は相反する関係にあるために、高速で
記憶容量の大きい記憶装置は、非常に高価で、また、装
置が大きなものとなる問題があった。

【０００５】このため、例えば図７に示すように、演算
処理部（ＣＰＵ）６１と大容量の主記憶装置６３との間
に高速ではあるが比較的容量の小さいキャッシュメモリ
６２を備え、予めデータを主記憶装置６３からバスライ
ン６５を介してキャッシュメモリ６２に読出しておき、
ＣＰＵ６１は、バスライン６４を介してキャッシュメモ
リ６２からデータを読み出すことにより、データの高速
読出しを実現し、演算を高速化た演算処理装置が使用さ
れている。

【０００６】また、例えば図８に示すように、行列演算
等の一連のデータに対しての同じ演算を高速に行なうた
めに、ベクトル、すなわち一連のデータを記憶するベク
トルレジスタ７７を複数備え、このベクトルレジスタ７
７に記憶された一連のデータに対して浮動小数点（Ｆ
Ｐ：ＦｌｏａｔｉｎｇＰｏｉｎｔ）の加算器７０、乗算
器７１、除算器７２等の演算器により演算を行い、これ
らの処理をパイプライン化することにより演算を高速化
した演算処理装置（所謂スーパーコンピュータ）が知ら
れている。

【０００７】この演算処理装置では、演算に先だって、
ベクトル入出力装置（ベクトルＩ／Ｏ）７９により、主
記憶装置８１からデータライン７８、８０を介してデー
タを上記ベクトルレジスタ７７に転送する。そして、ベ
クトルレジスタ７７に転送されたデータは、入力バスラ
イン７３を介して上記各演算器７０〜７２に供給され、
演算が終了した後、出力バスライン７４を介して再度ベ
クトルレジスタ７７に書き込まれる。さらに、演算結果
であるベクトルレジスタ７７に書き込まれたデータは、
再度ベクトルＩ／Ｏ７９を介して主記憶装置８１に記憶
される。

【０００８】

【発明が解決しようとする課題】しかしながら、上記キ
ャッシュメモリ６２を使用した演算処理装置は、予めデ
ータを主記憶装置６３からキャッシュメモリ６２に読出
したデータ以外のデータが必要になると（ミスヒットす
ると）主記憶装置６３から読み出す必要がある。一般に
キャッシュメモリ６２の容量は小さく、大きなサイズの
行列の演算では、キャッシュメモリ６２に入りきらない
データは、その都度、主記憶装置６３から読み出す必要
があり、この読出しの時間中はＣＰＵ６１が停止し、全
体としての演算速度が低下する問題があった。

【０００９】また、上記ベクトルレジスタ７７を備えた
演算処理装置においても、一般にベクトルレジスタ７７
の容量が小さいため、大きなサイズの行列の演算では、
ベクトルレジスタ７７に記憶できない行列の要素（デー
タ）については主記憶装置８１から読み出して演算する
必要があるため、演算速度を低下させていた。

【００１０】そこで、本件出願人は行列演算の際のデー
タの読出し順序等の特徴に着目し、図９及び図１０に示
すように、複数の演算処理部で並列に演算を行なう並列
演算処理装置の各演算処理部にデータの連続的な書込み
及び読出しを行なうシリアルアクセスメモリを備え、演
算速度を高速化し、低コスト化及び小型化を実現した並
列演算処理装置を、例えば特願平５ー１４９５９７号と
して、先に提案している。

【００１１】この並列演算処理装置は、図９に示すよう
に、演算を行なうｍ個の演算処理部１０１ａ、１０１０
ｂ、１０１ｃ・・・１０１ｍと、該演算処理部１０１ａ
〜１０１ｍの演算を制御する制御信号及び演算データ等
を出力する制御部１０２と、該制御部１０２からの演算
データ等を上記演算処理部１０１ａ〜１０１ｍに供給す
るデータバス１０３と、上記制御部１０２からの制御信
号を上記演算処理部１０１ａ〜１０１ｍに供給する制御
バス１０４とを備えている。

【００１２】また、上記各演算処理部１０１ａ〜１０１
ｍは、図１０に示すように、上記制御部１０２から供給
される演算データを記憶する記憶部１１０と、該記憶部
１１０に記憶されたデータに対して演算を行なう演算部
１１１と、内部データバス１１２を介して上記データバ
ス１０３との通信を行なうバッファ１１３と、内部制御
バス１１４を介して上記制御バス１０４との通信を行な
うバッファ１１５と、通信に必要な制御信号を発生し、
バッファ１１５及び演算部１１１に供給する制御信号発
生部１１６とを備える。

【００１３】さらに、上記記憶部１１０は、例えば上述
の図１０に示すように、データの連続的な書込み及び読
出しを行なう、大容量の連続Ｉ／Ｏメモリ（以下、大容
量シリアルアクセスメモリ（ＳＡＭ）という）１２０
と、容量の小さい小容量ＳＡＭ１２１と、データのラン
ダムな書込み及び読出しを行なう、容量のそれほど大き
くない高速汎用ＲＡＭ１２２とからなる。

【００１４】この並列演算処理装置では、例えば次の式
１に示す行列ＡとベクトルＸの積を求めるときは、制御
部１０２は、行列Ａを分割して、各行毎のデータを各演
算処理部に割り当てて供給する。例えば式１の場合では
８×８行列の２行分のデータを４つの演算処理部１０１
ａ〜１０１ｄに割り当てて各演算処理部１０１ａ〜１０
１ｄに供給する。例えば演算処理部１０１ａに第１行及
び第５行のデータを供給し、演算処理部１０１ｂに第２
行及び第６行のデータを供給し、演算処理部１０１ｃに
第３行及び第７行のデータを供給し、演算処理部１０１
ｄに第４行及び第８行のデータを供給する。

【００１５】

【数１】

【００１６】そして、制御部１０２は、ベクトルＸの要
素ｘ_i を各演算処理部１０１ａ〜１０１ｄに供給し、各
演算処理部１０１ａ〜１０１ｄは、例えば図１１に示す
ように、行列Ａの各行を大容量ＳＡＭ１２０に格納し、
ベクトルＸの要素ｘ_i をＲＡＭ１２２に格納する。そし
て、演算時に各演算処理部１０１ａ〜１０１ｄの演算部
１１１は、各行の要素ａ_ijを連続的に読出し、要素ａ_ij
に対応するベクトルＸの要素ｘ_i をＲＡＭ１２２から読
出し、次の式２に示す演算を行ない、この演算による結
果、すなわちベクトルＹの要素ｙ_i をＲＡＭ１２２に記
憶する。そして制御部１０２は、各演算処理部１０１ａ
〜１０１ｄで求められたベクトルＹの要素ｙ_i を結合し
てベクトルＹを求めていた。この結果、この並列演算処
理装置は、行列演算を高速に実行できるようになってい
た。

【００１７】

【数２】

【００１８】一方、差分法、有限要素法、線形計画法、
回路解析等に代表されるように、科学技術計算で現れる
大規模行列が要素の大部分が０である疎行列である場合
が多く、演算時に、この疎行列の全ての要素を記憶する
ならば膨大な記憶容量を必要とする問題があった。

【００１９】そこで、この疎行列内の要素の値が０であ
る０要素についての演算を行なわない、あるいは、０要
素の記憶を行なわないことにより演算時間を短縮する演
算処理装置が考えられていた。

【００２０】しかしながら、上記疎行列の０要素につい
ての演算を行なわない演算処理装置では、演算に際し
て、演算対象となる疎行列内の０でないデータの位置情
報が必要となり、全要素を記憶しておき、演算時に判断
する必要、若しくは、予め疎行列内の０でないデータの
位置情報を記憶しておく必要があり、これらの情報の読
出し時間により、結果的に全体の演算時間を増大させ、
上記シリアルアクセスメモリを使用した並列演算処理装
置に適用することは難しい。

【００２１】また、上記疎行列の０要素の記憶を行なわ
ない演算処理装置では、演算データ以外に演算データの
位置情報を記憶する必要があり、演算に要する記憶容量
が増大し、位置情報の読出し時間により全体としての演
算時間が増大する問題があった。

【００２２】本発明は、上述のような問題点に鑑みてな
されたものであり、大きなサイズの行列の演算を高速に
行なうことができ、演算に要する記憶容量を低減でき、
コストパフォーマンスを向上させることができ、小型化
を可能とした並列演算処理装置の提供を目的とする。

【００２３】

【課題を解決するための手段】上述の課題を解決するた
めに、本発明に係る並列演算処理装置は、演算データを
記憶する記憶部と、記憶部に記憶された演算データに対
して演算を行なう演算部を各々備えた複数の演算処理部
と、データを領域に分割し、領域内の０でない非零要素
の数を表わす要素数データと、非零要素の領域内の位置
を表わす位置データと、一連の位置データに対応する位
置の非零要素の値を表わす値データの組から演算データ
を形成し、演算データを各演算処理部に供給し、各演算
処理部の演算を制御する制御部とを有し、各演算処理部
は各記憶部に記憶した要素数データを読出し、要素数デ
ータに基づいて位置データ及び値データを読み出して演
算部により演算を行ない、データに対する演算を複数の
演算処理部で並列に行なうことを特徴とする。

【００２４】また、本発明に係る並列演算処理装置は、
制御部が行列状のデータを１行毎に分割し、１行内の非
零要素数を要素数データとし、非零要素の１行内での位
置を位置データとして、行列状のデータの行単位で演算
データを形成し、各演算処理部に供給することを特徴と
する。

【００２５】また、本発明に係る並列演算処理装置は、
記憶部がデータの連続的な書込み及び読出しを行なうシ
リアルアクセスメモリを備えることを特徴とする。

【００２６】また、本発明に係る並列演算処理装置は、
制御部が各演算処理部の負荷が均等となるように演算デ
ータを各演算処理部に供給することを特徴とする。

【００２７】

【作用】本発明に係る並列演算処理装置では、制御部
は、行列状のデータを領域に分割し、領域内の０でない
非零要素の数を表わす要素数データと、非零要素の位置
を表わす位置データと、一連の位置データに対応する位
置の非零要素の値を表わす値データの組から演算データ
を形成し、演算データを各演算処理部に供給し、各演算
処理部の演算を制御する。各演算処理部は制御部から供
給された演算データを記憶部に供給し、演算データが記
憶部に記憶される。そして、各演算処理部は記憶部に記
憶された要素数データを読出し、要素数データに基づい
て位置データ及び値データを読み出して並列に演算を行
なう。

【００２８】また、本発明に係る並列演算処理装置で
は、制御部は、行列状のデータを１行毎に分割し、１行
内の非零要素数を上記要素数データとし、非零要素の上
記１行内での位置を上記位置データとし、一連の位置デ
ータに対応する位置の非零要素の値を表わす値データの
組から行列状のデータの行単位で上記演算データを形成
し、演算データを演算処理部に供給し、各演算処理部の
演算を制御する。各演算処理部は制御部から供給された
演算データを記憶部に供給し、演算データが記憶部に記
憶される。そして、各演算処理部は記憶部に記憶した要
素数データを読出し、要素数データに基づいて位置デー
タ及び値データを読み出して並列に演算を行なう。

【００２９】また、本発明に係る並列演算処理装置で
は、制御部は、データを領域に分割し、領域内の０でな
い非零要素の数を表わす要素数データと、非零要素の位
置を表わす位置データと、一連の位置データに対応する
位置の非零要素の値を表わす値データの組から演算デー
タを形成し、演算データを各演算処理部に供給し、各演
算処理部の演算を制御する。各演算処理部は制御部から
供給された演算データをシリアルアクセスメモリに連続
的に供給し、演算データがシリアルアクセスメモリに記
憶される。そして、各演算処理部はシリアルアクセスメ
モリに記憶した要素数データを読み出し、要素数データ
に基づいて位置データ及び値データを連続的に読み出し
て並列に演算を行なう。

【００３０】また、本発明に係る並列演算処理装置で
は、制御部は、データを領域に分割し、領域内の０でな
い非零要素の数を表わす要素数データと、非零要素の位
置を表わす位置データと、一連の位置データに対応する
位置の非零要素の値を表わす値データの組から演算デー
タを形成し、各演算処理部の負荷が均等となるように演
算データを各演算処理部に供給し、各演算処理部の演算
を制御する。各演算処理部は制御部から供給された演算
データを記憶部に供給し、演算データが記憶部に記憶さ
れる。そして、各演算処理部は記憶部より要素数データ
を読出し、要素数データに基づいて位置データ及び値デ
ータを読み出して演算部により演算を行ない並列に演算
を行なう。

【００３１】

【実施例】以下、本発明に係る並列演算処理装置の好適
な実施例を図面を参照しながら詳細に説明する。

【００３２】この並列演算処理装置は、例えば図１に示
すように、演算を行なうｍ個の演算処理部１ａ、１ｂ、
１ｃ・・・１ｍと、該演算制御部１ａ〜１ｍを制御する
制御信号及び演算データ等を出力する制御部２と、該制
御部２からの演算データを上記演算制御部１ａ〜１ｍに
供給するデータバス３と、上記制御部２からの制御信号
を上記演算制御部１ａ〜１ｍに供給する制御バス４とを
備えている。

【００３３】上記各演算制御部１ａ〜１ｍは、例えば図
２に示すように、上記制御部２から供給される演算デー
タを記憶する記憶部１０と、該記憶部１０に記憶された
データに対して演算を行なう演算部１１と、内部データ
バス１２を介して上記データバス３との通信を行なうバ
ッファ１３と、内部制御バス１４を介して上記制御バス
４との通信を行なうバッファ１５と、通信に必要な制御
信号を発生し、バッファ１５及び演算部１１に供給する
制御信号発生部１６とを備える。各演算処理部１ａ〜１
ｍは制御部２からの制御信号に応じて演算を行なうよう
になっている。

【００３４】そして、上記記憶部は、例えば上述の図２
に示すように、データの連続的な書込み及び読出しを行
なう、大容量の連続Ｉ／Ｏメモリ（以下、大容量シリア
ルアクセスメモリ（ＳＡＭ）という）２０と、容量の小
さい小容量ＳＡＭ２１と、データのランダムな書込み及
び読出しを行なう、容量のそれほど大きくない高速汎用
ＲＡＭ２２とからなる。

【００３５】また、上記大容ＳＡＭ２０及び小容量ＳＡ
Ｍ２１は、例えば図３に示すように、データの書込み及
び読出しが行われるメモリセルアレイ４０と、該メモリ
セルアレイ４０の行に対するデータの読出しアドレスを
発生する読出し行アドレスカウンタ４１と、上記メモリ
セルアレイ４０の行に対するデータの書込みアドレスを
発生する書込み行アドレスカウンタ４２と、上記メモリ
セルアレイ４０の列に対するデータの読出しアドレスを
発生する読出し列アドレスカウンタ４３と、上記メモリ
セルアレイ４０の列に対するデータの書込みアドレスを
発生する書込み列アドレスカウンタ４４と、入力データ
Ｄｉｎを入力するデータ入力ライン４５と、出力データ
Ｄｏｕｔを出力するデータ出力ライン４６とを備えてい
る。

【００３６】そして、データの書込み時には、ライトイ
ネーブル信号ＷＥと共に、上記書込み行アドレスカウン
タ４２及び上記書込みアドレス列カウンタ４４にリセッ
トライト信号ＲＳＴＷが供給され、カウンタ値がリセッ
トされ、以後供給される書込みクロックＷＣＫをカウン
トして、書込みを行なうアドレスを発生する。さらに、
上記書込みクロックＷＣＫと共に、書込みデータＤｉｎ
がデータ入力ライン４５から連続的に供給され、メモリ
セル４０に記憶される。

【００３７】また、データの読み出し時には、リードイ
ネーブル信号ＲＥと共に、上記読出し行アドレスカウン
タ４１及び上記読出しアドレス列カウンタ４３にリセッ
トリード信号ＲＳＴＲが供給され、カウンタ値がリセッ
トされ、以後供給される読出しクロックＲＣＫをカウン
トして、読出しを行なうアドレスを発生する。さらに、
上記読出しクロックＲＣＫと共に、メモリセル４０から
読出しデータＤｉｎが連続的に読み出され、データ出力
ライン４６に出力される。

【００３８】つぎに、この並列演算処理装置動作を、例
えば行列とベクトルの積を求める演算を例にして説明す
る。一般に、以下の式３に示すような行列Ａとベクトル
Ｘの積Ｙは、次の式４に示すような演算により、積ベク
トルＹの要素ｙ_i を求めることによって求められる。

【００３９】

【数３】

【００４０】

【数４】

【００４１】ここで、上記式３の演算において行列Ａ
が、例えば以下の式５に示すように、行列の大部分の要
素が０である所謂疎行列である場合は、次の式６．１〜
式６．８に示すような演算で行列ＡとベクトルＸの積Ｙ
を求めることができる。

【００４２】

【数５】

【００４３】

【数６】

【００４４】そこで、この並列演算装置では、制御部２
は、行列Ａを各行に分割し、１つの行内の非零要素の数
を表わす要素数データと、すべての非零要素についての
位置データ（列番号）と値データ（要素の値）の組から
演算データを形成し、この演算データを各演算処理部１
ａ〜１ｍに供給する。具体的には、上記式５の場合で
は、例えば第１行の非例要素はａ₁₁及びａ₁₂であるか
ら、要素数データは”２”となり、位置データはそれぞ
れ”１”及び”２”となる。また例えば第２行の非例要
素はａ₂₁、ａ₂₂及びａ₂₄であるから、要素数データは”
３”となり、位置データはそれぞれ”１”、”２”及
び”４”となり、値データはそれぞれ”ａ₂₁”、”
ａ₂₂”及び”ａ₂₄”となる。

【００４５】また、制御部２は、各行の非零要素の数を
比較して、各演算処理部１ａ〜１ｍの負荷が均等になる
ように、各演算処理部１ａ〜１ｍの演算データを割り当
てる。具体的な演算データの割当は、例えば行列Ａの各
行の非零要素の数を記憶しておき、この非零要素の数が
均等となるように各演算処理部１ａ〜１ｍに割り当てる
行を選択することにより行なう。例えば上述の式５の場
合では、行列Ａの第１行から第８行までの非零要素の数
はそれぞれ２、３、１、２、２、１、３、２であるか
ら、例えば図４に示すように、４つの演算処理部１ａ、
１ｂ、１ｃ、１ｄを備える場合では、演算処理部１ａに
第１行及び第４行のデータを供給し、演算処理部１ｂに
第２行及び第３行のデータを供給し、演算処理部１ｃに
第５行及び第８行のデータを供給し、演算処理部１ｄに
第６行及び第７行のデータを供給する。

【００４６】この結果、各演算処理部１ａ〜１ｄには各
々２行分の演算データが供給され、各演算処理部１ａ〜
１ｄに供給される非零要素の数は、各々４個となってお
り、各演算処理部１ａ〜１ｄの負荷（演算）が均等にな
っている。

【００４７】そして、各演算処理装置１ａ〜１ｄの演算
部１１は、制御部２からの制御信号に応じて、大容量Ｓ
ＡＭ２０に記憶した、上述の演算データ（要素数デー
タ、位置データ、値データ）を読出して演算を行なう。

【００４８】つぎに、各演算処理部１ａ〜１ｄでの実際
の演算データの動作を、例えば上述の式３に示す行列Ａ
とベクトルＸの積を計算する場合を例に５図に示すフロ
ーチャートを用いて説明する。まず、各演算処理部１ａ
〜１ｄには演算に先立って演算データが供給されてお
り、例えば図４に示すように、大容量ＳＡＭ２０には、
行列Ａの行毎の演算データが記憶されており、高速汎用
ＲＡＭ２２にはベクトルＸのデータが記憶されている。
具体的には、例えば演算処理部１ａの大容量ＳＡＭ２０
には、行列Ａの１行目の非零要素の数を表わす要素数デ
ータｂ₁ （２）と、２組の位置データｃ_p（ｐ＝１、
２）と値データｄ_p （１、ａ₁₁、２、ａ₁₂）が連続的に
記憶され、続いて、行列Ａの４行目の非零要素の数を表
わす要素数データｂ₂ （２）と、２組の位置データｃ_p
（ｐ＝２、４）と値データｄ_p （２、ａ₄₂、４、ａ₄₄）
が記憶されている。さらに、高速汎用ＲＡＭ２２にはベ
クトルＸのデータｘ_q （ｑ＝１、２・・・８）が記憶さ
れている。また、図示しないが各演算処理部１ａ〜１ｄ
には、演算データと共に、各演算処理部１ａ〜１ｄに割
り当てられた行数（担当行数）及び行番号（ｉ）を示す
データが供給されている。

【００４９】そして、上述のように大容量ＳＡＭ２０に
記憶された演算データは、演算時に記憶された順序で連
続的に読み出される。例えば上述の演算処理部１ａで
は、まず、行列Ａの１行目の要素数データｂ₁ （２）が
読み出され、続いて、２組の位置データｃ_p と値データ
ｄ_p （１、ａ₁₁、２、ａ₁₂）が連続的に読み出され、さ
らに、行列Ａの４行目の要素数データｄ₂ （２）と、２
組の位置データｃ_p と値データｄ_p （２、ａ₄₂、４、ａ
₄₄）が読み出される。

【００５０】そして、制御部２は演算を開始する制御信
号を制御バス４及び内部制御バス１４を介して各演算処
理部１ａ〜１ｄに供給し、ステップＳ１に進む。そし
て、ステップＳ１において、演算部１１は、処理行数を
カウントするカウント変数ｋを１にしてステップＳ２に
進む。

【００５１】ステップＳ２において、演算部１１は、カ
ウント変数ｋの値と担当行数を比較し、カウント変数ｋ
が担当行数以下であればステップＳ３に進み、カウント
変数ｋが担当行数より大であれば、すでに担当行数分の
処理が終了しているのであるから終了する。

【００５２】ステップＳ３において、演算部１１は、大
容量ＳＡＭ２０から非零要素の数ｍ、すなわち上述の要
素数データｂを読み出してステップＳ４に進む。

【００５３】ステップＳ４において、演算部１１は、カ
ウント変数Ｌの値を１に、変数ｙ_iの値を０にしてステ
ップＳ５に進む。

【００５４】ステップＳ５において、演算部１１は、カ
ウント変数Ｌの値と非零要素の数ｍを比較し、カウント
変数Ｌの値が非零要素の数ｍ以下であればステップＳ６
に進み、カウント変数Ｌの値が非零要素の数ｍより大で
あれば、すでに１行分の処理が終了しているのであるか
らステップ１１に進む。

【００５５】ステップＳ６において、演算部１１は、大
容量ＳＡＭ２０から非零要素の列番号（ｊ）、すなわち
上述の位置データｃ_p を読み出してステップＳ７に進
む。

【００５６】ステップＳ７において、演算部１１は、大
容量ＳＡＭ２０から行列の要素の値（ａ_ij）、すなわち
上述の値データｄ_p を読み出してステップＳ８に進む。

【００５７】ステップＳ８において、演算部１１は、高
速汎用ＲＡＭ２２から、上記非零要素の列番号（ｊ）に
対応するベクトルＸの要素の値ｘ_j を読み出してステッ
プＳ９に進む。

【００５８】ステップＳ９において、演算部１１は、変
数ｙ_i に行列の要素の値（ａ_ij）とベクトルＸの要素の
値ｘ_j との積を加算してステップ１０に進む。

【００５９】ステップＳ１０において、演算部１１は、
カウント変数Ｌの値に１を加算してステップＳ５に戻
る。すなわち、１行分のデータについて上記ステップＳ
５からステップＳ１０までの処理を繰り返し、１行分の
要素の値（ａ_ij）とベクトルＸの要素の値ｘ_j との積を
変数ｙ_i に加算することになる。

【００６０】そして、１行分の処理が終了すると、カウ
ント変数Ｌの値が非零要素の数ｍより大となり、ステッ
プＳ５からステップＳ１１に進み、ステップＳ１１にお
いて、演算部１１は、上述のように求められた変数ｙ_i
の値、すなわち積ベクトルＹの要素の値ｙ_i を高速汎用
ＲＡＭ２２に書込み、続くステップＳ１２においてカウ
ント変数ｋの値に１を加算してステップＳ２に戻る。す
なわち、担当行数分の処理が終了するまで、ステップＳ
２からステップＳ１２までの処理を繰り返す。

【００６１】上述のように、各演算処理部１ａ〜１ｄ
は、例えば上記式６．１〜式６．８に従って、割り当て
られた積ベクトルＹの要素の値ｙ_i を計算し、例えば図
６に示すように、高速汎用ＲＡＭ２２に記憶する。そし
て、この積ベクトルＹの要素の値ｙ_i は制御部２からの
制御信号により読み出され、制御部２は、各演算処理部
１ａ〜１ｄからの積ベクトルＹの要素の値ｙ_i を結合し
て演算を終了する。

【００６２】以上の説明から明らかなように、この並列
演算処理装置では、行列とベクトルの積を求める演算を
行なう並列演算処理装置に本発明を適用したから、値が
０である零要素に対する演算を行なわず、演算を高速化
することができると共に、演算に要する記憶部の記憶容
量を低減させることができる。また、上述のように各演
算処理部の負荷が均等になるように、演算データを各演
算処理部に割り当てたから、演算効率を向上させること
ができ、また、全体の演算時間を短縮することができ
る。

【００６３】なお、本発明の技術的思想は上述の実施例
に限定されるものではなく、処理する演算は上述の行列
とベクトルの積に限らず、例えば行列と行列の積を求め
る演算にも適用することもできる。また、データを分割
する領域も上述の行列の行単位だけではなく、例えば上
記の行列と行列の積を求める演算では、一方の行列を１
行毎に分割し、他方の行列を１列毎に分割して演算デー
タを形成することにより、行列と行列の積を求める演算
を高速に行なうことができる。また、例えば演算対象と
なるデータも上述の行列に限るものではなく、一連の連
続するデータに対する演算にも適用できることは明らか
である。

【００６４】

【発明の効果】上述の説明で明らかなように、本発明に
係る並列演算処理装置では、制御部は、行列状のデータ
を領域に分割し、領域内の０でない非零要素の数を表わ
す要素数データと、非零要素の位置を表わす位置データ
と、一連の位置データに対応する位置の非零要素の値を
表わす値データの組から演算データを形成し、演算デー
タを各演算処理部に供給し、各演算処理部の演算を制御
し、各演算処理部は、制御部から供給された演算データ
を記憶部に供給し、各演算部は各記憶部に記憶された要
素数データを読出し、要素数データに基づいて位置デー
タ及び値データを読み出して並列に演算を行なうことに
より、演算を高速に行なうことができ、演算に要する記
憶容量を低減できる。

【００６５】また、本発明に係る並列演算処理装置で
は、行列状のデータの１行毎に分割し、演算データを形
成し、複数の演算処理部で並列に演算を行なうことによ
り、行列の演算を高速に行なうことができ、演算に要す
る記憶容量を低減できる。

【００６６】また、本発明に係る並列演算処理装置で
は、記憶部がデータの連続的な書込み及び読出しを行な
うシリアルアクセスメモリを備えたため、コストパフォ
ーマンスを向上させることができ、装置を小型化するこ
とができる。

【００６７】また、本発明に係る並列演算処理装置で
は、各演算処理部の負荷が均等となるように演算データ
を各演算処理部に供給することにより、より効率的で高
速な演算を行なうことができる。

【図面の簡単な説明】

【図１】本発明を適用した並列演算処理装置の構成を示
すブロック図である。

【図２】上記並列演算処理装置を構成する演算処理部の
具体的な構成を示すブロック図である。

【図３】上記演算処理部の記憶部を構成するＳＡＭの具
体的な構成を示すブロック図である。

【図４】上記並列演算処理装置の動作を説明するための
図である。

【図５】上記列演算処理装置の動作を説明するためのフ
ローチャートである。

【図６】上記並列演算処理装置の動作を説明するための
図である。

【図７】従来の演算処理装置の構成を示すブロック図で
ある。

【図８】従来の演算処理装置の構成を示すブロック図で
ある。

【図９】従来の並列演算処理装置の構成を示すブロック
図である。

【図１０】従来の並列演算処理装置を構成する演算処理
部の具体的な構成を示すブロック図である。

【図１１】従来の並列演算処理装置の動作を説明するた
めの図である。１・・・・・・演算処理部２・・・・・・制御部３・・・・・・データバス４・・・・・・制御バス１０・・・・・・記憶部１１・・・・・・演算部１２・・・・・・内部データバス１３、１５・・・バッファ１４・・・・・・内部制御バス１６・・・・・・制御信号発生部２０・・・・・・大容量ＳＡＭ２１・・・・・・小容量ＳＡＭ２２・・・・・・高速汎用ＲＡＭｂ・・・・・・・要素数データｃ・・・・・・・位置データｄ・・・・・・・値データｘ_j ・・・・・・ベクトルデータｙ_i ・・・・・・ベクトル

Claims

【特許請求の範囲】

【請求項１】演算データを記憶する記憶部と、該記憶
部に記憶された演算データに対して演算を行なう演算部
を各々備えた複数の演算処理部と、データを領域に分割し、該領域内の０でない非零要素の
数を表わす要素数データと、上記非零要素の上記領域内
の位置を表わす位置データと、一連の位置データに対応
する位置の非零要素の値を表わす値データの組から演算
データを形成し、該演算データを各演算処理部に供給
し、各演算処理部の演算を制御する制御部とを有し、上記各演算処理部は上記各記憶部に記憶した上記要素数
データを読出し、該要素数データに基づいて上記位置デ
ータ及び値データを読み出して演算部により演算を行な
い、データに対する演算を上記複数の演算処理部で並列
に行なうことを特徴とする並列演算処理装置。
【請求項２】上記制御部は、行列状のデータを１行毎
に分割し、該１行内の非零要素数を上記要素数データと
し、非零要素の上記１行内での位置を上記位置データと
して、行列状のデータの行単位で上記演算データを形成
し、各演算処理部に供給することを特徴とする請求項１
記載の並列演算処理装置。
【請求項３】上記記憶部は、データの連続的な書込み
及び読出しを行なうシリアルアクセスメモリを備えるこ
とを特徴とする請求項１又は請求項２記載の並列演算処
理装置。
【請求項４】上記制御部は、各演算処理部の負荷が均
等となるように演算データを各演算処理部に供給するこ
とを特徴とする請求項１乃至請求項３のいずれか１項に
記載の並列演算処理装置。