JP3540179B2 - フィルタ中の係数用の多重ポート・レジスタ・ファイル - Google Patents
フィルタ中の係数用の多重ポート・レジスタ・ファイル Download PDFInfo
- Publication number
- JP3540179B2 JP3540179B2 JP36362098A JP36362098A JP3540179B2 JP 3540179 B2 JP3540179 B2 JP 3540179B2 JP 36362098 A JP36362098 A JP 36362098A JP 36362098 A JP36362098 A JP 36362098A JP 3540179 B2 JP3540179 B2 JP 3540179B2
- Authority
- JP
- Japan
- Prior art keywords
- register file
- latch
- coefficient value
- memory
- means includes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0223—Computation saving measures; Accelerating measures
- H03H17/0227—Measures concerning the coefficients
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0248—Filters characterised by a particular frequency response or filtering method
- H03H17/0264—Filter sets with mutual related characteristics
- H03H17/0266—Filter banks
- H03H17/0269—Filter banks comprising recursive filters
Landscapes
- Complex Calculations (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【発明分野】
本発明は、有限インパルス応答(Finite Impulse Respose:FIR)フィルタに関し、特に掛け算装置毎に多重係数を持つ時間多重化掛け算装置を使用する適応型FIRフィルタに関する。
【0002】
【発明の背景】
従来技術の適応型有限インパルス応答(FIR)フィルタは、係数を再循環させるのに固定遅延ラインを使用する。前記遅延ラインは、一連のエッジ・トリガ・フリップ・フロップを使用して実行される。その結果、動作中、従来技術の遅延ラインは、電力消費が高かった。
【0003】
本出願人と同一譲受人に譲渡された、米国特許出願08/937665号の場合には、多重ポート・レジスタ・ファイルは、係数の記憶装置を形成するために、またフィルタの動作に必要な係数での遅延を起こさせるために使用される。多重ポート・レジスタ・ファイルは、通常、小型で、少なくとも1つの読み出しポートおよび1つの書き込みポートを含む、例えば、4語(4 words) を記憶できる容量を持つメモリである。多重ポート・レジスタ・ファイルに書き込まれたデータは、必要とする任意の順序で、前記ファイルから読み出すことができる。多重ポート・レジスタ・ファイルは、その中に記憶されているデータを必要とする任意の順序で、また任意の他の出力ポートとは無関係に読み出すことができる追加の出力ポートを持つことができる。係数に関しては、各多重ポート・レジスタ・ファイルは、1つの出力ポートから、FIRフィルタの関連段の掛け算−加算部にデータを送る。適応型フィルタに関しては、各多重ポート・レジスタ・ファイルは、他の出力ポートから、その係数の更新ユニットにデータを送る。前記出力ポートは同じものを使用することができ、同じものでない場合でも、前記出力ポートに送られるデータは同じものであってもよい。係数を使用する場合には、同時係属出願に記載するように、ルックスルー・モードの場合、多重ポート・レジスタ・ファイルを作動する必要はない。
【0004】
FIRフィルタが、更新することができる係数を持つ適応型フィルタである場合には、新しい係数値を計算するために、更新ユニットを設置しなければならない。前記更新ユニットは、オーバフロー/アンダフロー検出ユニット(overflow/underflow detection unit) および/または飽和ユニット内蔵するか、またはそれらに関連している。前記飽和ユニットは、オーバフローまたはアンダフローが起こった場合、発生する恐れがある壊滅的エラーを防止するのに使用される。前記エラーは、二進数を使用して算術計算を行うための技術の性格上、発生する恐れがあるものである。例えば、2の補数で表した2つの大きな正の数字を加算した場合、その計算結果が負の数になる場合があるが、これは明らかに間違っている。オーバフロー/アンダフロー検出ユニットおよび/または飽和ユニットは、その実現により、下記の中の1つ、すなわち、a)オーバフローまたはアンダフローが、発生しているかどうかを示すフラグ、b)飽和値として表すことができる、正または負の最大数を表す数値、またはc)計算の実際の結果の中の1つを、出力として供給することによりこの問題を解決している。このオーバフロー/アンダフロー検出ユニットおよび/または飽和ユニットは、係数更新回路の限界経路(クリティカル・パス)内に位置している。すなわち、前記ユニットは、更新を行うことができる最大速度を決定づける経路内に位置している。それ故、オーバフロー/アンダフロー検出および/または飽和プロセスを行うことができる速度が、更新プロセスの速度を制限する。
【0005】
【発明の概要】
適応型FIRフィルタに係数を記憶するために、改良型多重ポート・レジスタ・ファイルを使用することができることが分かってた。本発明の原理によれば、従来技術の多重ポート・レジスタ・ファイルのその内部に、例えば、係数値またはそれから派生した数値に対して計算を行うことができる機能、またはそれに対して行う操作を制御する機能のような計算機能を内蔵させることによって、改良が行われる。本発明の1つの特徴は、多重ポート・レジスタ・ファイルが、オーバフロー/アンダフロー・ユニットおよび/または飽和ユニットを内蔵していることである。本発明の他の特徴は、多重ポート・レジスタ・ファイルが、例えば、いわゆる「ブース(booth)」エンコーダのような、掛け算プロセスをスピート・アップするのに使用する特殊なエンコーダを内蔵していることである。本発明のさらに他の特徴は、多重ポート・レジスタ・ファイルが、例えば、2の補数のような係数の表現を、符号−数値の表現に変化させるためのコンバータを内蔵していることである。本発明の1つの特徴は、多重ポート・レジスタ・ファイルで行われたすべての計算が、濾過または係数更新の限界経路(クリティカル・パス)の外で(濾過または係数更新の演算処理工程の外で)行なわれることである。都合のよいことに、前記改良型多重ポート・レジスタ・ファイルを使用することにより、より高速で動作し、従来技術のものよりも電力消費が少ない適応型FIRフィルタを製造することが可能となる。
【0006】
【発明の詳細な記述】
図1は、本発明の原理に基づく、有限インパルス応答(FIR)フィルタの1つの段に係数を記憶するために使用することができる多重ポート・レジスタ・ファイルである。多重ポート・レジスタ・ファイルは、通常、少なくとも1つの読み出しポートおよび1つの書き込みポートを含む、例えば、4語を記憶できる容量を持つ小型のメモリである。多重ポート・レジスタ・ファイルに書き込まれたデータは、必要とする任意の順序で前記ファイルから読み出すことができる。多重ポート・レジスタ・ファイルは、その中に記憶されているデータを必要とする任意の順序で、また任意の他の出力ポートとは無関係に読み出すことができる追加の出力ポートを持つことができる。
【0007】
より詳しく説明すると、図1は、メモリ位置103−1から103−Hを持つメモリ103、計算ユニット105、およびラッチ107−1から107−Kを含むラッチ107を含む多重ポート・レジスタ・ファイル101である。
【0008】
フィルタ設計者の判断で自由に選択することができるが、多重ポート・レジスタ・ファイルのメモリ位置の数Hは、通常、例えば、4のような小さな数である。Hの数が小さいので、広い帯域アクセスの際に使用するモデムに設置されているような、システムの最高速のクロック周波数の数値のサンプル速度を持つ信号を処理するために、FIRフィルタを実行するための他の装置と比較すると、FIRフィルタを効率的に実行することができる。
【0009】
データは、N本のデータ・ラインを含む書き込みポートWを通して、多重ポート・レジスタ・ファイル101に書き込まれる。書き込みポートWのところの、データが書き込まるメモリ位置103の特定の1つの位置は、書き込みアドレス・ポートWAにより指定される。
【0010】
データは、読み出しポートR1 −RK を含む読み出しポートRを通して、多重ポート・レジスタ・ファイル101から読み出される。各読み出しポートR1 −RK は、それぞれのデータ・ライン数M1 −MK を含む。必要な場合は、多重ポート・レジスタ・ファイル101に記憶している、より精度の低い数値の表現を、そこから読み出すことができる。読み出しポートR1 −RK の中の任意の1つに送るために読み出される、メモリ位置103の中の特定の1つの位置は、対応する、例えば、例示の番号のついた読み出しアドレス・ポートRA1 −RAK に供給されるアドレスにより指定される。出力を読み出しポートR1 −RK の任意のポートに表示させるための読み出し動作信号は必要ない。対応する出力を発生するには、単に適当な読み出しアドレスを供給するだけで十分である。通常、書き込みアドレスRA1 −RAK は、アドレス・ラインLと同じ番号を持つ。
【0011】
多重ポート・レジスタ・ファイル101に何時データを書き込むか、またデータを書き込むのかどうかは、書き込み動作信号(write enable signal) WEの数値の関数である。WEが第1の数値を持つ場合には、多重ポート・レジスタ・ファイル101にデータが書き込まれる。WEが前記第1の数値の補数の数値を持つ場合には、データは多重ポート・レジスタ・ファイル101に書き込まれない。
【0012】
多重ポート・レジスタ・ファイル101へのデータの書き込み、および読み出しは同時に行うことができる。より詳しく説明すると、メモリ位置103の同じ特定の1つの位置にデータを書き込み、それと同時に全く同じ特定の位置から異なる数値を読み出し、1つまたはそれ以上の読み出しポートR1−RKに前記データを供給することができる。
【0013】
ラッチ107は、N.ウェストおよびK.エシュラジアンが、その全文を参照によって本明細書の記載に援用した、「CMOS VLSI設計の原理、第2版(Principles of CMOS VLSI Design 2nd Ed.)」(1992年、Addison Wesley)第19頁乃至第21頁に掲載の従来のレベル感知ラッチである。それ故、メモリ位置103の任意の1つは、マスタ・ラッチとして機能し、ラッチ107の中の任意の1つのラッチは、その間に挿入された計算ユニット105を持つ、エッジ・トリガ・フリップ・フロップを形成するために、スレーブ・ラッチとして機能する。
【0014】
図2は、多重ポート・レジスタ・ファイル101の略図であり、2つのメモリ位置103と、1つの読み出しポートおよび1つの書き込みポートだけを示す。この図は、またメモリ103およびラッチ107および係数更新ユニット109との間の動作およびデータ移送を制御するために使用されるクロック信号(CLK)を示す。図2においては、メモリ103は正レベル感知ラッチであり、ラッチ107は負のレベル感知ラッチである。前記2つのラッチは、負のエッジ・トリガ・フリップ・フロップを形成する。
【0015】
本発明の原理に基づいて、計算ユニット105は、少なくとも1つの係数を取り、ある種の変換を行うか、またはそのままで係数の数値を通過させる。計算ユニット105は、メモリ位置103およびラッチ107の間に挿入されているので、計算ユニット105は、a)メモリ位置103から係数数値を受け取ることができ、b)その出力を1つまたはそれ以上のラッチに供給することができる。
【0016】
本発明の1つの特徴は、多重ポート・レジスタ・ファイルで行われるすべての計算が、濾過または係数更新の限界経路(クリティカル・パス)の外で行われる(濾過又は係数更新の演算処理工程の外で行なわれる)ことである。計算ユニット105は、濾過または係数更新の限界経路(クリティカル・パス)の外に位置している。何故なら、前記計算ユニット105は、この場合、メモリ103の現在アドレスされている位置である、マスタ・ラッチが記憶情報を含んでいる時間と、この場合、ラッチ107であるスレーブ・ラッチが、マスタ・ラッチからの情報をラッチしている時間との間の、いわゆる「休止時間」(デッド・タイム)中にその機能を行うからである。このような動作が可能なのは、読み出しアドレス信号が、クロック信号がラッチ107に供給される前に、読み出しアドレスポートRA1 −RAK に供給されるからである。
【0017】
図3は、図2の多重ポート・レジスタ・ファイル101の略図の動作を示すタイミング図である。図3は、ラッチ107からの信号、CLK、RA、WAおよびOUTPUTを示す。信号CLK、RAおよびWAが、多重ポート・レジスタ・ファイル101に供給され、この多重ポート・レジスタ・ファイルが、信号OUTPUTを発生することに留意されたい。読み出しアドレス信号RAは、書き込みアドレス信号Wより1/2サイクル進んだ状態で、多重ポート・レジスタ・ファイル101に供給される。CLKの正の各縁部のすぐ後ろで変化する信号RAに応じて、データがメモリ103から出力され、CLKの負の縁部の前で計算ユニット105により処理される。上記の「すぐ後ろ」という表現は、計算ユニット105が、その必要な計算を行うのに十分な長さの時間を意味することに留意されたい。
【0018】
CLKの負の縁部上において、ラッチ107は、計算ユニット105からの出力として供給された処理済みデータをラッチする。このデータは、その後、多重ポート・レジスタ・ファイル101の出力である、OUTPUT信号として利用することができる。このデータは、更新ユニット109、および多重ポート・レジスタ・ファイル101を使用して実行している、フィルタの掛け算装置(図示せず)に送られる。次の正の縁部のすぐ後で、RAは変化し、他の係数がメモリ位置103の1つから読み出される。一方、前の負の縁部上にラッチされた出力データを、依然としてラッチ107から入手することができる。CLKの次の負の縁部上において、更新ユニット109の出力として供給される更新済みデータが、メモリ103のWAによって指定された位置に書き戻され、前記WAはCLKの負の縁部のすぐ後ろで変化する。
【0019】
本発明の一実施例の場合には、計算ユニット105は、オーバフロー/アンダフローおよび/または飽和ユニットである。図4は、計算ユニット105が、オーバフロー/アンダフロー検出および/または飽和ユニット211により実行されている例示としての実施例である。オーバフロー/アンダフロー飽和ユニット211は、飽和検出ユニット601に接続している、オーバフロー/アンダフロー検出ユニット501を含む。
【0020】
オーバフロー/アンダフロー検出ユニット501は、例えば、受信入力、Gビットの精度の1つの数を、Yビットの精度で表すことができるかどうを判断するというような従来の周知の方法で動作する。この場合、YはGより小さな数字である。受信入力が、Gビットの精度を持つ1つの数字である場合で、入力がYビットの精度で表すことができる場合には、アンダフローまたはオーバフローが起こることを判断できない。それ故、前記入力数字の数値は、オーバフロー/アンダフロー検出および/または飽和ユニット211の出力として供給されるが、Yビットの精度だけを使用する。そうでない場合で、前記数字の数値が、Yビットの精度で表すには余りにも大きすぎる場合には、アンダフローまたはオーバフローが起こったと判断される。オーバフローまたはアンダフローが起こっている場合には、対応するフラグがセットされ、出力として供給される。オーバフローが起こったのか、それともアンダフローが起こったのかの判断は、入力がYビットの精度で表すことができる最大値より大きいかどうか、またはYビットの精度で表すことができる最小値より小さいかどうかで行われる。
【0021】
飽和検出ユニット601は、例えば、従来の周知の方法で動作する。例えば、飽和検出ユニット601は、入力として、Yビットの精度の1つの数字およびオーバフロー・フラグおよびアンダフロー・フラグを受信する。オーバフロー・フラグがセットされる場合は、飽和検出ユニット601は、出力として、Yビットの精度で表すことができる最大値を供給する。アンダフロー・フラグがセットされる場合には、飽和検出ユニット601は、出力として、Yビットの精度で表すことができる最小値を供給する。オーバフロー・フラグもアンダフロー・フラグもセットされない場合には、飽和検出ユニット601は、出力として、入力値を供給するが、Yビットの精度を使用するだけである。
【0022】
オーバフロー/アンダフロー検出および/または飽和ユニット211の動作結果として、前記ユニットは、入力として、Gビットの精度の1つの数字を受信し、出力として、a)Yビットの精度を使用するGの実際の数値、この場合、GがYビットの精度で表すことができる場合には、YはGより小さい;またはb)その数の数値がYビットの精度で表すには余りに大きすぎる場合には、Yビットの精度で表すことができる最大値または最小値を供給する。最大値が供給されたのか、または最小値が供給されたのかの判断は、入力がYビットの精度で表すことができる最大値より大きいか、またはYビットの精度で表すことができる最小値より小さいかどうかの関数として行われる。
【0023】
本発明の1つの特徴は、オーバフロー・フラグおよび/またはアンダフロー・フラグの数値を、計算ユニット105から、出力として供給することができ、前記数値を多重ポート・レジスタ・ファイル101からの出力として、外部に供給することができることである。オーバフロー・フラグおよび/またはアンダフロー・フラグの数値が、多重ポート・レジスタ・ファイル101から外部に供給される場合には、その情報を送信できるようにするために、ラッチ107を増大する必要がある。
【0024】
本発明の他の実施例の場合には、計算ユニット105はデータ・コンバータである。例えば、計算ユニット105は、いわゆる「ブース(booth)」エンコーダのような、掛け算プロセスをスピート・アップするのに使用する、特殊なエンコーダであってもよい。ブース・エンコーダは、N.ウェストおよびK.エシュラジアンが、その全文を参照によって本明細書の記載に援用した、1992年、アジソン・ウェズレー出版の「CMOS VLSI設計の原理、第2版(Principles of CMOS VLSI Design, 2nd Ed.)」の第547頁乃至第554頁に掲載されている。本明細書においては、ブース・エンコーダをブース・リコーダと呼ぶことに留意されたい。
【0025】
本発明の他の例示としての実施例の場合には、多重ポート・レジスタ・ファイルは、例えば、2の補数を符号数値に変換するコンバータのような、係数の表示を変換するためのコンバータを内蔵している。計算ユニット105により行われる複数の機能があり、これらの機能は、ほぼ同時、または休止時間の間に計算が終了する限りシーケンシャルに、異なる複数の係数に対して行うことができることに留意されたい。行われた機能は、またクロック・サイクルからクロック・サイクルへ変化することができる。
【0026】
上記説明は、本発明の原理を単に説明するためのものにしか過ぎない。それ故、当業者なら、本明細書にはっきりと説明または図示してなくても、本発明の原理を実行する種々の装置を考案することができ、それらの装置も本発明の範囲内に含まれることを理解することができるだろう。
【図面の簡単な説明】
【図1】本発明の原理に基づいて、有限インパルス応答(FIR)フィルタに、係数を記憶するために使用することができる例示としての多重ポート・レジスタ・ファイルである。
【図2】係数更新ユニットおよび係数クロック発生を含む図1の多重ポート・レジスタ・ファイルの略図である。
【図3】図1の多重ポート・レジスタ・ファイルの略図の動作を示すタイミング図である。
【図4】図1の多重ポート・レジスタ・ファイルで使用するための、オーバフロー/アンダフロー検出および/または飽和ユニットの一実施例である。
【符号の説明】
101 多重ポート・レジスタ・ファイル
103 メモリ位置
105 計算ユニット
107 ラッチ
Claims (39)
- 適応型FIRフィルタで使用するための、係数を記憶する多重ポート・レジスタ・ファイルであって、
係数値を記憶するためのメモリと、
出力ラッチと、
該係数値及び該係数値から派生する数値を含む1つまたは2つ以上の組に基づいて演算を実行する計算手段であって、該演算が、係数値を更新する処理とは独立して、該メモリ内のマスタ・ラッチが記憶情報をラッチした時点と、該出力ラッチが該マスタ・ラッチからの該記憶情報をラッチする時点の間の期間において実行されるようになっていることを特徴とする多重ポート・レジスタ・ファイル。 - 請求項1記載の多重ポート・レジスタ・ファイルにおいて、該計算手段が、少なくとも1個のオーバフロー/アンダフロー検出ユニットを含む多重ポート・レジスタ・ファイル。
- 請求項1記載の多重ポート・レジスタ・ファイルにおいて、該計算手段が、少なくとも1個の飽和ユニットを含む多重ポート・レジスタ・ファイル。
- 請求項1記載の多重ポート・レジスタ・ファイルにおいて、該計算手段が、少なくとも1個のオーバフロー/アンダフロー検出および/または飽和ユニットを含む多重ポート・レジスタ・ファイル。
- 請求項1記載の多重ポート・レジスタ・ファイルにおいて、該計算手段が、少なくとも1個のエンコーダを含む多重ポート・レジスタ・ファイル。
- 請求項1記載の多重ポート・レジスタ・ファイルにおいて、該計算手段が、少なくとも1個のブース・エンコーダを含む多重ポート・レジスタ・ファイル。
- 請求項1記載の多重ポート・レジスタ・ファイルにおいて、該計算手段が、該係数を第1の表現から第2の表現へ変換するための少なくとも一個のコンバータを含む多重ポート・レジスタ・ファイル。
- 請求項1記載の多重ポート・レジスタ・ファイルにおいて、該計算手段が、少なくとも1個の2の補数を符号−数値に変換するコンバータを含む多重ポート・レジスタ・ファイル。
- 請求項1記載の多重ポート・レジスタ・ファイルにおいて、該計算手段が、該係数の桁上がりを行わないですむフォーマット表現を、2の補数表現に変換するための少なくとも1個の加算装置を含む多重ポート・レジスタ・ファイル。
- 請求項1記載の多重ポート・レジスタ・ファイルにおいて、該計算手段が、該メモリと該出力ラッチとの間に結合されている多重ポート・レジスタ・ファイル。
- 請求項1記載の多重ポート・レジスタ・ファイルにおいて、該メモリおよび該ラッチが、1個のレジスタを形成している多重ポート・レジスタ・ファイル。
- 適応型FIRフィルタで使用するための係数を記憶する多重ポート・レジスタ・ファイルであって、
該適応型FIRフィルタで使用される係数値を記憶するためのメモリと、
出力ラッチと、
該係数値から派生する数値に基づいて演算を行うための該メモリと該出力ラッチとの間に結合されている計算手段であって、該演算が、係数値を更新する処理とは独立して、該メモリ内のマスタ・ラッチが記憶情報をラッチした時点と、該出力ラッチが該マスタ・ラッチからの該記憶情報をラッチする時点の間の期間において実行されるようになっていることを特徴とする多重ポート・レジスタ・ファイル。 - 請求項12記載の多重ポート・レジスタ・ファイルにおいて、該係数値から派生する該数値が、該係数値と同じである多重ポート・レジスタ・ファイル。
- 請求項12記載の多重ポート・レジスタ・ファイルにおいて、該計算手段が、少なくとも1個のオーバフロー/アンダフロー検出および/または飽和ユニットを含む多重ポート・レジスタ・ファイル。
- 請求項12記載の多重ポート・レジスタ・ファイルにおいて、該計算手段が、少なくとも1個のエンコーダを含む多重ポート・レジスタ・ファイル。
- 請求項12記載の多重ポート・レジスタ・ファイルにおいて、該計算手段が、少なくとも1個のブース・エンコーダを含む多重ポート・レジスタ・ファイル。
- 請求項12記載の多重ポート・レジスタ・ファイルにおいて、該計算手段が、該係数を第1の表現から第2の表現へ変換するための少なくとも1個のコンバータを含む多重ポート・レジスタ・ファイル。
- 請求項12記載の多重ポート・レジスタ・ファイルにおいて、該計算手段が、少なくとも1個の2の補数を符号−数値に変換するコンバータを含む多重ポート・レジスタ・ファイル。
- 請求項12記載の多重ポート・レジスタ・ファイルにおいて、該計算手段が、該係数の桁上がりを行わないですむフォーマット表現を2の補数表現に変換するための少なくとも1個の加算装置を含む多重ポート・レジスタ・ファイル。
- 請求項12記載の多重ポート・レジスタ・ファイルにおいて、該メモリおよび該ラッチが、1個のレジスタを形成している多重ポート・レジスタ・ファイル。
- 適応型FIRフィルタで使用するための係数を記憶する多重ポート・レジスタ・ファイルであって、
各々が該適応型FIRフィルタで使用される係数値を記憶する少なくとも2つのメモリ位置と、
少なくとも1個の出力ラッチと、
該係数値または該係数値から派生する数値に基づいて演算を行うための計算手段であって、該メモリ位置の少なくともの1つが、マスタ・ラッチとして作用し、少なくとも1個の出力ラッチが、該マスタ・ラッチと該スレーブ・ラッチとの間に挿入された計算手段とともに、エッジ・トリガ・フリップ・フロップを形成するスレーブ・ラッチとして作用し、該演算が、係数値を更新する処理とは独立して、該マスタ・ラッチが記憶情報をラッチした時点と、該出力ラッチが該マスタ・ラッチからの該記憶情報をラッチする時点の間の期間において実行されるようになっていることを特徴とする多重ポート・レジスタ・ファイル。 - 請求項21記載の多重ポート・レジスタ・ファイルにおいて、該計算手段が、少なくとも1個のオーバフロー/アンダフロー検出ユニットおよび/または飽和ユニットを含む多重ポート・レジスタ・ファイル。
- 請求項21記載の多重ポート・レジスタ・ファイルにおいて、該計算手段が、少なくとも1個のエンコーダを含む多重ポート・レジスタ・ファイル。
- 請求項21記載の多重ポート・レジスタ・ファイルにおいて、該計算手段が、少なくとも1個のブース・エンコーダを含む多重ポート・レジスタ・ファイル。
- 請求項21記載の多重ポート・レジスタ・ファイルにおいて、該計算手段が、該係数を第1の表現から第2の表現へ変換するための少なくとも1個のコンバータを含む多重ポート・レジスタ・ファイル。
- 請求項21記載の多重ポート・レジスタ・ファイルにおいて、該計算手段が、少なくとも1個の2の補数を符号−数値に変換するコンバータを含む多重ポート・レジスタ・ファイル。
- 請求項21記載の多重ポート・レジスタ・ファイルにおいて、該計算手段が、該係数の桁上がりを行わないですむフォーマット表現を2の補数表現に変換するための少なくとも1個の加算装置を含む多重ポート・レジスタ・ファイル。
- 請求項21記載の多重ポート・レジスタ・ファイルにおいて、該計算手段が、該メモリと該出力ラッチとの間に結合されている多重ポート・レジスタ・ファイル。
- 請求項21記載の多重ポート・レジスタ・ファイルにおいて、該メモリおよび該ラッチが、1個のレジスタを形成している多重ポート・レジスタ・ファイル。
- 適応型FIRフィルタで使用するための多重ポート・レジスタ・ファイルと関連して使用する方法であって、
係数値をメモリからの出力として供給するステップと、
該適応型FIRフィルタで用いられる変換された係数値を生成するために、該係数値についての演算を行うステップであって、該演算が、係数値を更新する処理とは独立して、該メモリ内のマスタ・ラッチが記憶情報をラッチした時点と、出力ラッチが該マスタ・ラッチからの該記憶情報をラッチする時点の間の期間において実行されるようになっているステップと、
該変換された係数値を該出力ラッチによりラッチするステップとを含み、
該メモリと該ラッチから1個のレジスタを形成するように、該供給するステップと該ラッチするステップとが行われることを特徴とする方法。 - 請求項30記載の方法において、該係数値を供給するステップと、該計算を行なうステップと、該変換した係数値をラッチするステップとが、該レジスタ・ファイルの処理動作とは独立して行われるようになっている方法。
- 請求項30記載の方法において、該係数値供給ステップにおいて該係数値が供給された該メモリの同じ位置に該ラッチ変形係数値を記憶するステップをさらに含む方法。
- 請求項30記載の方法において、係数値供給ステップにおいて該係数値が供給された該メモリの同じ位置に該ラッチ変形係数値を記憶するステップをさらに含み、該係数値供給ステップと、計算実行ステップと、変形係数値ラッチ・ステップと、ラッチ変形係数値記憶ステップとが、該レジスタ・ファイルの処理動作とは独立して行われる方法。
- 請求項30記載の方法において、該計算が、少なくともブース・エンコーディングを含む方法。
- 請求項30記載の方法において、該計算が、少なくともオーバフロー/アンダフロー検出を含む方法。
- 請求項30記載の方法において、該計算が、少なくとも飽和検出を含む方法。
- 請求項30記載の方法において、該供給ステップが、クロックが第1の数値を持っているときに行われるとともに、該ラッチ・ステップが、該クロックが第2の数値を持っているときに行われる方法。
- 請求項30記載の方法において、該計算が、該レジスタの休止時間に行われる方法。
- 適応型FIRフィルタで使用するための係数を記憶する多重ポート・レジスタ・ファイルであって、
該適応型FIRフィルタで使用される係数値を記憶するためのメモリと、
出力ラッチと、
1つまたは2つ以上の該係数値についての演算を行い、該メモリと該出力ラッチとの間に結合されている計算手段であって、該演算が、係数値を更新する処理とは独立して、該メモリ内のマスタ・ラッチが記憶情報をラッチした時点と、該出力ラッチが該マスタ・ラッチからの該記憶情報をラッチする時点の間の期間において実行されるようになっていることを特徴とする多重ポート・レジスタ・ファイル。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/996,868 US6542539B1 (en) | 1997-12-23 | 1997-12-23 | Multiported register file for coefficient use in filters |
US08/996868 | 1997-12-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11266142A JPH11266142A (ja) | 1999-09-28 |
JP3540179B2 true JP3540179B2 (ja) | 2004-07-07 |
Family
ID=25543385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36362098A Expired - Fee Related JP3540179B2 (ja) | 1997-12-23 | 1998-12-22 | フィルタ中の係数用の多重ポート・レジスタ・ファイル |
Country Status (8)
Country | Link |
---|---|
US (1) | US6542539B1 (ja) |
EP (1) | EP0928065B1 (ja) |
JP (1) | JP3540179B2 (ja) |
KR (1) | KR100617388B1 (ja) |
CN (1) | CN1235414A (ja) |
BR (1) | BR9804969A (ja) |
CA (1) | CA2254545A1 (ja) |
DE (1) | DE69800593T2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6542539B1 (en) | 1997-12-23 | 2003-04-01 | Agere Systems Guardian Corp. | Multiported register file for coefficient use in filters |
US20110241744A1 (en) * | 2008-08-28 | 2011-10-06 | Aspen Acquisition Corporation | Latch-based implementation of a register file for a multi-threaded processor |
GB2580160B (en) | 2018-12-21 | 2021-01-06 | Graphcore Ltd | Hardware module for converting numbers |
US11301542B2 (en) * | 2019-05-15 | 2022-04-12 | Nxp B.V. | Methods and apparatuses involving fast fourier transforms processing of data in a signed magnitude form |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3723911A (en) | 1971-09-13 | 1973-03-27 | Codex Corp | Training adaptive linear filters |
JPH0795671B2 (ja) | 1986-06-03 | 1995-10-11 | ソニー株式会社 | デイジタルフイルタ |
US5313551A (en) | 1988-12-28 | 1994-05-17 | North American Philips Corporation | Multiport memory bypass under software control |
JPH02222317A (ja) * | 1989-02-23 | 1990-09-05 | Lsi Rojitsuku Kk | デジタルフィルタ |
US4995031A (en) * | 1989-06-19 | 1991-02-19 | Northern Telecom Limited | Equalizer for ISDN-U interface |
US5477534A (en) * | 1993-07-30 | 1995-12-19 | Kyocera Corporation | Acoustic echo canceller |
US5930231A (en) * | 1995-06-30 | 1999-07-27 | Scientific-Atlanta, Inc. | Block spectrum receiver for a broadband communications system |
US5721696A (en) * | 1995-08-28 | 1998-02-24 | Motorola Inc. | Method and system for performing an FIR filtering operation |
US5657291A (en) | 1996-04-30 | 1997-08-12 | Sun Microsystems, Inc. | Multiport register file memory cell configuration for read operation |
US5777914A (en) * | 1996-08-29 | 1998-07-07 | Lucent Technologies Inc. | Technique for reducing power consumption in digital filters |
US6542539B1 (en) | 1997-12-23 | 2003-04-01 | Agere Systems Guardian Corp. | Multiported register file for coefficient use in filters |
-
1997
- 1997-12-23 US US08/996,868 patent/US6542539B1/en not_active Expired - Lifetime
-
1998
- 1998-11-26 CA CA002254545A patent/CA2254545A1/en not_active Abandoned
- 1998-11-27 BR BR9804969-0A patent/BR9804969A/pt not_active Application Discontinuation
- 1998-12-04 DE DE69800593T patent/DE69800593T2/de not_active Expired - Lifetime
- 1998-12-04 EP EP98309987A patent/EP0928065B1/en not_active Expired - Lifetime
- 1998-12-22 KR KR1019980058709A patent/KR100617388B1/ko not_active IP Right Cessation
- 1998-12-22 JP JP36362098A patent/JP3540179B2/ja not_active Expired - Fee Related
- 1998-12-22 CN CN98123222A patent/CN1235414A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0928065A2 (en) | 1999-07-07 |
KR100617388B1 (ko) | 2007-04-25 |
KR19990063481A (ko) | 1999-07-26 |
DE69800593D1 (de) | 2001-04-19 |
BR9804969A (pt) | 1999-11-23 |
EP0928065B1 (en) | 2001-03-14 |
CA2254545A1 (en) | 1999-06-23 |
JPH11266142A (ja) | 1999-09-28 |
EP0928065A3 (en) | 1999-07-21 |
CN1235414A (zh) | 1999-11-17 |
US6542539B1 (en) | 2003-04-01 |
DE69800593T2 (de) | 2001-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4754421A (en) | Multiple precision multiplication device | |
EP0136834B1 (en) | A digital circuit performing an arithmetic operation with an overflow | |
EP1176718B1 (en) | Hardware accelerator for normal least-mean-square algorithm-based coefficient adaptation | |
EP0905890B1 (en) | Filter structure | |
GB2330226A (en) | Digital signal processor for performing fixed-point and/or integer arithmetic | |
KR100302093B1 (ko) | 교차형디지탈유한임펄스응답필터에서이진입력신호를탭계수와승산시키는방법및회로배열과교차형디지탈필터의설계방법 | |
US5619514A (en) | In-place present state/next state registers | |
US4939684A (en) | Simplified processor for digital filter applications | |
JP3540179B2 (ja) | フィルタ中の係数用の多重ポート・レジスタ・ファイル | |
JPH0476884A (ja) | スタックメモリ | |
US3914588A (en) | Digital filters | |
EP0278529A2 (en) | Multiplication circuit capable of operating at a high speed with a small amount of hardware | |
KR100657417B1 (ko) | 버스트모드계수갱신을위한다중포트레지스터파일 | |
CA1219681A (en) | Computer systems | |
US5650952A (en) | Circuit arrangement for forming the sum of products | |
JPH1125071A (ja) | 複素数乗算器 | |
US5615141A (en) | Multiplying apparatus | |
US5673216A (en) | Process and system for adding or subtracting symbols in any base without converting to a common base | |
JP2000341256A (ja) | エラスティック回路および集積回路 | |
JPH03163662A (ja) | 浮動小数点累算器 | |
JPH0721760B2 (ja) | ディジタル演算回路 | |
JPH04141727A (ja) | 除算回路 | |
JPH01263812A (ja) | テーブル読み出し回路 | |
JPH0830584A (ja) | Nポイントfft専用プロセッサ | |
JPH01307867A (ja) | ディジタル信号処理プロセッサの演算器回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040324 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |