JPS592570A - スイツチング制御型電源回路 - Google Patents
スイツチング制御型電源回路Info
- Publication number
- JPS592570A JPS592570A JP11015282A JP11015282A JPS592570A JP S592570 A JPS592570 A JP S592570A JP 11015282 A JP11015282 A JP 11015282A JP 11015282 A JP11015282 A JP 11015282A JP S592570 A JPS592570 A JP S592570A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- circuit
- switching transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はスイッチング制御型電源回路に関し、特に入力
電圧の変動（二対する安定化範囲全拡大し、且つ、始動
時及び過負荷時のスイッチングトランジスタの破壊を防
止することを目的とする。
電圧の変動（二対する安定化範囲全拡大し、且つ、始動
時及び過負荷時のスイッチングトランジスタの破壊を防
止することを目的とする。
スイッチング制御型電源回路は種々の方式（二分類すレ
るが、その−っにスイッチングトランジスタとコンバー
タトランスとでブロッキング発振を行なわせるものがあ
り、斯る方式の電源回路として本出願人は先Ｉ：特願昭
５７−５８６４７号で第１図のような回路を提案した。
るが、その−っにスイッチングトランジスタとコンバー
タトランスとでブロッキング発振を行なわせるものがあ
り、斯る方式の電源回路として本出願人は先Ｉ：特願昭
５７−５８６４７号で第１図のような回路を提案した。
そこで、先ず、第１因の回路Ｃ：ついて説明し、本発明
で解決すべき課題を提起する。
で解決すべき課題を提起する。
第１図の電源回路は大別すると、入力整流部（１）と、
ブロッキング発振部（２）と、コンバータトランス（３
１と、誤差検出部（４）と、制御回路部（５）と、出方
整流部（６１から構成されている。ブロッキング発振部
（２）は、入力整流部（１）の出方に対してコンバータ
トランス１３）の入力巻線（Ｎ１）とスイッチングトラ
ンジスタ（ＴＲ４）のコレゲタ・エミッタ間とエミッタ
帰還用抵抗（Ｒ１４）及び電流検出用抵抗（Ｒ１１）を
直列に接続し、上記トランスの帰還巻線（ＮＢ）の一端
１（３）を上記帰還用抵抗（Ｒ１４）の下端側（：他端
（θ）乞ベース電流制眼回路（ＳＫ）を介して前記スイ
ッチングトランジスタ（ＴＲ４）のベース（：接続した
構成である。次に誤差検出部（４）は、ライン（Ｌｏ
）（Ｌｓ ）間の直流電圧の変動を誤差検出用トランジ
スタ（ＴＲＩ ）とツェナーダイオード（Ｄ５）によっ
て検出するものであり、上記ライン（ＬＯ）（Ｌｌ ）
間の直流′眠圧はスイッチングトランジスタ（、Ｔ Ｒ
４）のオフ期間口前記帰還巻線（ＮＢ）の両端（Ｃ）（
θ）間Ｃ二発生する填圧をダイオード（Ｄ６）とコンデ
ンサ（０５）で整流平滑して得られる。更に制御回路部
（５）は、前記帰還巻線（ＮＢ ）の中間タップ（ｄ）
と前記電流検出用抵抗（Ｆｔｌ、１）の上端（Ｅｌとの
間（二整流用ダイオード（Ｄ７）とターンオフ用コンデ
ンサ（ａ ５ ）Ｙ直列Ｃ二接続し、そのコンデンサ（
Ｃ５）とダイオード（Ｄ７）の接続中点（Ｆｌとスイッ
チングトランジスタ（ＴＲ４）のベースとの間（二抵抗
（Ｒ９）（Ｒ１０）を夫々介して一対の制御トランジス
タ（ＴＲ２）（ＴＲ５）のコレクタ・エミッタ間を接続
し、その一方（ＴＲ２）のベースを前記誤差検出部（４
）の出力側のＢＡＩ−接続した構成としている。また出
力整流部（６）は、スイッチングトランジスタ（ＴＲ４
）のオフ時Ｃ二前記トランス（３１の出力巻線（Ｎ２）
に発生する゛電圧をダイオード（Ｄ９）とコンデンサ（
Ｃ９）で整流平滑する構成である。
ブロッキング発振部（２）と、コンバータトランス（３
１と、誤差検出部（４）と、制御回路部（５）と、出方
整流部（６１から構成されている。ブロッキング発振部
（２）は、入力整流部（１）の出方に対してコンバータ
トランス１３）の入力巻線（Ｎ１）とスイッチングトラ
ンジスタ（ＴＲ４）のコレゲタ・エミッタ間とエミッタ
帰還用抵抗（Ｒ１４）及び電流検出用抵抗（Ｒ１１）を
直列に接続し、上記トランスの帰還巻線（ＮＢ）の一端
１（３）を上記帰還用抵抗（Ｒ１４）の下端側（：他端
（θ）乞ベース電流制眼回路（ＳＫ）を介して前記スイ
ッチングトランジスタ（ＴＲ４）のベース（：接続した
構成である。次に誤差検出部（４）は、ライン（Ｌｏ
）（Ｌｓ ）間の直流電圧の変動を誤差検出用トランジ
スタ（ＴＲＩ ）とツェナーダイオード（Ｄ５）によっ
て検出するものであり、上記ライン（ＬＯ）（Ｌｌ ）
間の直流′眠圧はスイッチングトランジスタ（、Ｔ Ｒ
４）のオフ期間口前記帰還巻線（ＮＢ）の両端（Ｃ）（
θ）間Ｃ二発生する填圧をダイオード（Ｄ６）とコンデ
ンサ（０５）で整流平滑して得られる。更に制御回路部
（５）は、前記帰還巻線（ＮＢ ）の中間タップ（ｄ）
と前記電流検出用抵抗（Ｆｔｌ、１）の上端（Ｅｌとの
間（二整流用ダイオード（Ｄ７）とターンオフ用コンデ
ンサ（ａ ５ ）Ｙ直列Ｃ二接続し、そのコンデンサ（
Ｃ５）とダイオード（Ｄ７）の接続中点（Ｆｌとスイッ
チングトランジスタ（ＴＲ４）のベースとの間（二抵抗
（Ｒ９）（Ｒ１０）を夫々介して一対の制御トランジス
タ（ＴＲ２）（ＴＲ５）のコレクタ・エミッタ間を接続
し、その一方（ＴＲ２）のベースを前記誤差検出部（４
）の出力側のＢＡＩ−接続した構成としている。また出
力整流部（６）は、スイッチングトランジスタ（ＴＲ４
）のオフ時Ｃ二前記トランス（３１の出力巻線（Ｎ２）
に発生する゛電圧をダイオード（Ｄ９）とコンデンサ（
Ｃ９）で整流平滑する構成である。
第１図の電源回路は以上の如く構成されており、その動
作は概ね次のようＣ二なっている。卯ち、電源スインＦ
（ＳＷ）の投入時（二人力整流部ｆｉｌから起動抵抗（
Ｒ２）を介して流れる起動電流Ｉｌｌ二よってスイッチ
ングトランジスタ（ＴＲ４）ｉ）ジガし、一旦トリガし
た後は帰還巻線（ＮＢ）からベース電流制限回路（８Ｋ
）を介して上記トランジスタ（ＴＲ４）のベースＣ二正
帰還電流Ｉｆを供給することＣ：よって発振部（２）に
ブロッキング発振を行なわせる。そして、ブロッキング
発振を行なっている定常状態では、制御回路部（５）に
よって上記スイッチングトランジスタ（ＴＲ４）のター
ンオフタイミングを、誤差検出部（４）の出力（＝応じ
て制御するようになっている。そのうち、特Ｃニスイツ
チングトランジスタ（ＴＲ４）をターンオフサセる際の
動作は次の通りである。
作は概ね次のようＣ二なっている。卯ち、電源スインＦ
（ＳＷ）の投入時（二人力整流部ｆｉｌから起動抵抗（
Ｒ２）を介して流れる起動電流Ｉｌｌ二よってスイッチ
ングトランジスタ（ＴＲ４）ｉ）ジガし、一旦トリガし
た後は帰還巻線（ＮＢ）からベース電流制限回路（８Ｋ
）を介して上記トランジスタ（ＴＲ４）のベースＣ二正
帰還電流Ｉｆを供給することＣ：よって発振部（２）に
ブロッキング発振を行なわせる。そして、ブロッキング
発振を行なっている定常状態では、制御回路部（５）に
よって上記スイッチングトランジスタ（ＴＲ４）のター
ンオフタイミングを、誤差検出部（４）の出力（＝応じ
て制御するようになっている。そのうち、特Ｃニスイツ
チングトランジスタ（ＴＲ４）をターンオフサセる際の
動作は次の通りである。
先ス、スイッチングトランジスタ（ＴＲ４）のオン時（
＝はそのコレクタ・エミッタ間に流れる電流Ｉｉ（第４
図（ハ）参照）（二よって′４流検出用抵抗（Ｒ１１）
の上端側のＥ点に時間Ｃ：つれて増大する負電圧（ＬＯ
が基準ライン）が生じる。その際、制御回路部（５）内
のターンオフ用コンデンサ（０５）は、スイッチングト
ランジスタ（ＴＲ４）のオフ期間に帰還巻線（ＮＢ）の
Ｃ端から電流検出用抵抗（Ｒ１１）→０５→ダイオード
（Ｄ７）を通って上記巻ｆ５（ＮＢ）の中間タップｔａ
ｌの経路で流れる電流（二よって図示の極性に充電され
ており、制御トランジスタ（ＴＲ２）のエミッタ即ちＭ
点の部位は上記コンデンサ（Ｃ５）の１圧と先のＥ点の
電位乞加算した負電位である。従って、このＭ点の゛１
位が時間Ｃ二つれて低下して行くことＣ二なる（第４図
（ト）参照）。
＝はそのコレクタ・エミッタ間に流れる電流Ｉｉ（第４
図（ハ）参照）（二よって′４流検出用抵抗（Ｒ１１）
の上端側のＥ点に時間Ｃ：つれて増大する負電圧（ＬＯ
が基準ライン）が生じる。その際、制御回路部（５）内
のターンオフ用コンデンサ（０５）は、スイッチングト
ランジスタ（ＴＲ４）のオフ期間に帰還巻線（ＮＢ）の
Ｃ端から電流検出用抵抗（Ｒ１１）→０５→ダイオード
（Ｄ７）を通って上記巻ｆ５（ＮＢ）の中間タップｔａ
ｌの経路で流れる電流（二よって図示の極性に充電され
ており、制御トランジスタ（ＴＲ２）のエミッタ即ちＭ
点の部位は上記コンデンサ（Ｃ５）の１圧と先のＥ点の
電位乞加算した負電位である。従って、このＭ点の゛１
位が時間Ｃ二つれて低下して行くことＣ二なる（第４図
（ト）参照）。
一万、誤差検出トランジスタ（ＴＲＩ）のコレクタとラ
イン（ＬＯ）の間Ｃ二接続された抵抗（Ｒ７）（Ｒ８）
間の中点（１１）は、上記ライン（ＬＤ）に対して検出
１圧取出し用のコンデンｆ（０５）の両端間電圧に応じ
た負電位となっている。このため、先のＭ点がこのＮ点
の電位よりも低下した時Ｃユ、制御トランジスタの（Ｔ
Ｒ２）がオンとなって（ＴＲ５）もオンとなり、これ（
：よって前ぎ己ターンオフ用コンデンｆ（０５）を電源
としてスイッチングトランジスタ（Ｔ Ｒ４，）のベー
ス・エミッタ間Ｃ二逆バイアス電流ｌｄが図示の経路で
流れ、このトランジスタをターンオフさせる訳である。
イン（ＬＯ）の間Ｃ二接続された抵抗（Ｒ７）（Ｒ８）
間の中点（１１）は、上記ライン（ＬＤ）に対して検出
１圧取出し用のコンデンｆ（０５）の両端間電圧に応じ
た負電位となっている。このため、先のＭ点がこのＮ点
の電位よりも低下した時Ｃユ、制御トランジスタの（Ｔ
Ｒ２）がオンとなって（ＴＲ５）もオンとなり、これ（
：よって前ぎ己ターンオフ用コンデンｆ（０５）を電源
としてスイッチングトランジスタ（Ｔ Ｒ４，）のベー
ス・エミッタ間Ｃ二逆バイアス電流ｌｄが図示の経路で
流れ、このトランジスタをターンオフさせる訳である。
さて斯る電源回路（＝於いては、ベース電流制限回路（
ＳＫ）のインピーダンスが略一定であることＣ二起因し
て、次のような問題が生じることＣ二なる。即ち、 先ス、スイッチングトランジスタ（ＴＲ４）への正帰還
電流工ｆは上記制限回路（ＳＫ）内のＲ１！とＤ８１￥
王（二通って（Ｒ１２と０４のインピーダンスはＲｌｇ
に比べて相当大きい）流れる。
ＳＫ）のインピーダンスが略一定であることＣ二起因し
て、次のような問題が生じることＣ二なる。即ち、 先ス、スイッチングトランジスタ（ＴＲ４）への正帰還
電流工ｆは上記制限回路（ＳＫ）内のＲ１！とＤ８１￥
王（二通って（Ｒ１２と０４のインピーダンスはＲｌｇ
に比べて相当大きい）流れる。
その際、この電流工ｆは、上記ＲＩＭとＤＢのインビー
ダンスが略一定であるから、スイッチングトランジスタ
（ＴＲ４）のオン期間（：帰還巻線（ＮＢ）に発生する
電圧（第４図に）参照）（二比例し、この電圧は入力巻
線（Ｎ１）に印加される入力電圧【二比例する。従って
、前記正帰還電ｆｌｆｔＩｆは、結局、上記入力Ｆ電圧
が高い時に大きく、低い時に小さくなる。ところが、前
述の動作説明から判るようＣ二、上記入力電圧が高い場
合は、スイッチングトランジスタ（ＴＲ４）のオン期間
が短かくなり、このＴＲ４のコレクタ電流Ｉｉ（第４因
し→参照）のピーク値が小さくなる。従って、この場合
は、上記礪流工１のピーク値が比較的小さいＣ二も拘わ
らず、相当大きなベース正帰還填流工ｆが流れ、このた
めスイッチングトランジスタ（ＴＲ４）がオーバードラ
イブＣ二なる。逆Ｃ二上記入カ斌圧が低い場合は、ＴＲ
４のオン期間が長くなり、上記電流工１のピーク値が大
きくなるが、この時、ベース正帰還゛峨流Ｉｆは比較的
小さいため、この場合はスイッチングトランジスタ（’
ＴＲ４）がドライブ不足ｉ二なる。従って、上記入力電
圧が比較的小さい時及び比較的大きい時（二、第２Ｎに
示すように、スイッチングトランジスタ（Ｔ Ｒ４）
０）コレクタ消費電力（コレゲタ損失）が大きくなり、
このため電源回路の安定化範囲が狭くなる。
ダンスが略一定であるから、スイッチングトランジスタ
（ＴＲ４）のオン期間（：帰還巻線（ＮＢ）に発生する
電圧（第４図に）参照）（二比例し、この電圧は入力巻
線（Ｎ１）に印加される入力電圧【二比例する。従って
、前記正帰還電ｆｌｆｔＩｆは、結局、上記入力Ｆ電圧
が高い時に大きく、低い時に小さくなる。ところが、前
述の動作説明から判るようＣ二、上記入力電圧が高い場
合は、スイッチングトランジスタ（ＴＲ４）のオン期間
が短かくなり、このＴＲ４のコレクタ電流Ｉｉ（第４因
し→参照）のピーク値が小さくなる。従って、この場合
は、上記礪流工１のピーク値が比較的小さいＣ二も拘わ
らず、相当大きなベース正帰還填流工ｆが流れ、このた
めスイッチングトランジスタ（ＴＲ４）がオーバードラ
イブＣ二なる。逆Ｃ二上記入カ斌圧が低い場合は、ＴＲ
４のオン期間が長くなり、上記電流工１のピーク値が大
きくなるが、この時、ベース正帰還゛峨流Ｉｆは比較的
小さいため、この場合はスイッチングトランジスタ（’
ＴＲ４）がドライブ不足ｉ二なる。従って、上記入力電
圧が比較的小さい時及び比較的大きい時（二、第２Ｎに
示すように、スイッチングトランジスタ（Ｔ Ｒ４）
０）コレクタ消費電力（コレゲタ損失）が大きくなり、
このため電源回路の安定化範囲が狭くなる。
また、スイッチングトランジスタ（ＴＲＹ）のターンオ
フは、前述の如く、コンデンサ（０５）Ｃ二充電された
４圧を電源として流れる逆バイアス電流Ｉｄ＋＝よって
行なわれるが、この電流工ａは前記入力゛市川の変動（
−拘らず略一定である。なぜなら、上記コンデンサ（Ｃ
３）はスイッチングトランジスタ（ＴＲ４）のオフ期間
（：帰遁巻線（ＮＢ）のＱ、（１間（二発生する心土（
二上って充電され、この９圧は安定１ヒ動作状態では略
一定値Ｃ二制御されているからである。ところが、前記
入力電圧が高い場合（−は、前述の如くスイッチングト
ランジスタ（ＴＲ４）が、オーバードライブされている
から、この場合には上記逆バイアス電流Ｈａが不足し、
このためＴＲ４をターンオフさせにくくなる。
フは、前述の如く、コンデンサ（０５）Ｃ二充電された
４圧を電源として流れる逆バイアス電流Ｉｄ＋＝よって
行なわれるが、この電流工ａは前記入力゛市川の変動（
−拘らず略一定である。なぜなら、上記コンデンサ（Ｃ
３）はスイッチングトランジスタ（ＴＲ４）のオフ期間
（：帰遁巻線（ＮＢ）のＱ、（１間（二発生する心土（
二上って充電され、この９圧は安定１ヒ動作状態では略
一定値Ｃ二制御されているからである。ところが、前記
入力電圧が高い場合（−は、前述の如くスイッチングト
ランジスタ（ＴＲ４）が、オーバードライブされている
から、この場合には上記逆バイアス電流Ｈａが不足し、
このためＴＲ４をターンオフさせにくくなる。
それ故、斯る理由からも、電源回路の安定化範囲が比較
的狭く制限されることになる。
的狭く制限されることになる。
次に、スイッチングトランジスタ（ＴＲ４）のターンオ
フは上述の如く行なわれるが、電源スィッチ（ＳＷ）の
投入時は前記コンデンサ（０５）が充電されていないの
で、ＴＲ４のコレクタ電流工１のピーク値は正帰還電流
Ｉｆのβ倍まで増大する。このため、前記入力電圧が相
当高い（Ｉｆが大きい）場合には、上記ピーク値がＴＲ
４の最大定格値或いは安全動作領域を越え、従って電源
投入時Ｃ二ＴＲ４が破壊される虞れが生じること（二な
る。
フは上述の如く行なわれるが、電源スィッチ（ＳＷ）の
投入時は前記コンデンサ（０５）が充電されていないの
で、ＴＲ４のコレクタ電流工１のピーク値は正帰還電流
Ｉｆのβ倍まで増大する。このため、前記入力電圧が相
当高い（Ｉｆが大きい）場合には、上記ピーク値がＴＲ
４の最大定格値或いは安全動作領域を越え、従って電源
投入時Ｃ二ＴＲ４が破壊される虞れが生じること（二な
る。
更（＝、過負荷状態では、負荷電流の増大によって２次
巻線（Ｎ２）の出力電圧が大きく低下しようとするので
、この電圧低下を阻止するようにスイッチングトランジ
スタ（ＴＲ４）のコレクタ電流１１が増大して行く。そ
の際、前記入力電圧が高い場合には、前述の如＜ＴＲ４
１：ｌ−充分な正帰還電流工ｆを供給することができる
ので、上記コレクタ電流１１は益々増大し、従って、過
負荷時ζユも、先の電源投入時と同様ＣＴＲ４が破壊さ
れること（二なる。
巻線（Ｎ２）の出力電圧が大きく低下しようとするので
、この電圧低下を阻止するようにスイッチングトランジ
スタ（ＴＲ４）のコレクタ電流１１が増大して行く。そ
の際、前記入力電圧が高い場合には、前述の如＜ＴＲ４
１：ｌ−充分な正帰還電流工ｆを供給することができる
ので、上記コレクタ電流１１は益々増大し、従って、過
負荷時ζユも、先の電源投入時と同様ＣＴＲ４が破壊さ
れること（二なる。
第１図の電源回路は正帰還電流Ｉｆが入力電圧Ｉ：応じ
て変化するため、以上の如き欠点を奮していること（＝
なる。
て変化するため、以上の如き欠点を奮していること（＝
なる。
そこで、本発明は斯る諸欠点を解消すべくなされたもの
であり、以下、第６図：二示す本発明′電源回路の一実
施例（：ついて説明する。
であり、以下、第６図：二示す本発明′電源回路の一実
施例（：ついて説明する。
第５図の実施例で第１図と同一構成の部分には同一図番
を付しているが、この実施例ではベース電流制限回路（
８Ｋ）を次のよう（二構成した点を特徴としている。即
ち、上記制限回路（８に’）は＄１図と同様の抵抗（Ｒ
１２）とコンデンサ（０４）の他（二、内示のよう（二
接続したトランジスタ（ＴＲ５）と抵抗（Ｒ１７）（Ｒ
１１ｍ）（Ｒ１？）とダイオード（ＤＢ）及びツェナー
ダイオード（ＤＩＧ）からなる定電流回路（ＯＡ）を備
える構成となっている。
を付しているが、この実施例ではベース電流制限回路（
８Ｋ）を次のよう（二構成した点を特徴としている。即
ち、上記制限回路（８に’）は＄１図と同様の抵抗（Ｒ
１２）とコンデンサ（０４）の他（二、内示のよう（二
接続したトランジスタ（ＴＲ５）と抵抗（Ｒ１７）（Ｒ
１１ｍ）（Ｒ１？）とダイオード（ＤＢ）及びツェナー
ダイオード（ＤＩＧ）からなる定電流回路（ＯＡ）を備
える構成となっている。
斯る実施例に於いて、電源回路としての基本的動作は＄
１図と同一であるから説明を省略し、上記ペース電流制
限回路（ＳＸ）について考える。
１図と同一であるから説明を省略し、上記ペース電流制
限回路（ＳＸ）について考える。
即ち、この回路（ＳＫ）内の定電流回路（ＯＡ）（：於
いて、トランジスタｌ ＴＲ５）は、スイッチングトラ
ンジスタ（ＴＲ４）のオン期間（二帰還巻線（ＮＢ）の
ｅ、ｃ間に発生する電圧（第４図に）参照）によってオ
ンするよう、抵抗（Ｒ１６）とツェナーダイオード（Ｄ
ＩＯ）によってバイアスされているので、上記オン期間
の正帰還磁流Ｉｆは主に上記トランジスタ（ＴＲ５）の
コレクタ・エミッタ間を（一部は抵抗（ＲｌＢ）を）通
って流れる。なぜなら、抵抗（Ｒ１２）（１〜３にΩ程
度）が抵抗（Ｒ１７）（数１０Ω程度）に比べて充分大
きく選定されているので、前記電流工ｆは上記抵抗（Ｒ
１２）を介して殆んど流ルないからである。そこで、今
、ダイオード（ＤＢ）のアノード側を基準点として考え
ると、前記トランジスタ（ＴＲ５）のエミッタ電位は、
ＤＩＯのツェナー電圧をＶＺとし、ＴＲ５のベース・エ
ミッタ間電圧をＶＢＩとして、ＶＺ−ＶＢ宵で与えられ
るから、抵抗（Ｒ１７）を流れる電流は（ＶＺ−ＶＢ
Ｍ ） ／ Ｒ１７となって一義的に決まる。従ってス
イッチングトランジスタ（Ｔ’Ｒ５）のベースに供給さ
れる正帰還電流Ｉｆが、帰還巻線（ＮＢ）のオン期間の
電圧即ち前述した入力′心土の変動に拘わらず、実質的
（ニ一定となる訳である。
いて、トランジスタｌ ＴＲ５）は、スイッチングトラ
ンジスタ（ＴＲ４）のオン期間（二帰還巻線（ＮＢ）の
ｅ、ｃ間に発生する電圧（第４図に）参照）によってオ
ンするよう、抵抗（Ｒ１６）とツェナーダイオード（Ｄ
ＩＯ）によってバイアスされているので、上記オン期間
の正帰還磁流Ｉｆは主に上記トランジスタ（ＴＲ５）の
コレクタ・エミッタ間を（一部は抵抗（ＲｌＢ）を）通
って流れる。なぜなら、抵抗（Ｒ１２）（１〜３にΩ程
度）が抵抗（Ｒ１７）（数１０Ω程度）に比べて充分大
きく選定されているので、前記電流工ｆは上記抵抗（Ｒ
１２）を介して殆んど流ルないからである。そこで、今
、ダイオード（ＤＢ）のアノード側を基準点として考え
ると、前記トランジスタ（ＴＲ５）のエミッタ電位は、
ＤＩＯのツェナー電圧をＶＺとし、ＴＲ５のベース・エ
ミッタ間電圧をＶＢＩとして、ＶＺ−ＶＢ宵で与えられ
るから、抵抗（Ｒ１７）を流れる電流は（ＶＺ−ＶＢ
Ｍ ） ／ Ｒ１７となって一義的に決まる。従ってス
イッチングトランジスタ（Ｔ’Ｒ５）のベースに供給さ
れる正帰還電流Ｉｆが、帰還巻線（ＮＢ）のオン期間の
電圧即ち前述した入力′心土の変動に拘わらず、実質的
（ニ一定となる訳である。
なお、上記抵抗（Ｒ１Ｂ）はＴＲ５での消費電力を低減
させるためのものであり、削除してもよい、また、ダイ
オード（ＤＢ）は起動抵抗（Ｒ２）を通って流れる起動
′１流Ｉｓが帰還巻線［ＮＢ］の方間に流入しないよう
（＝阻止するようＣ：作用している。
させるためのものであり、削除してもよい、また、ダイ
オード（ＤＢ）は起動抵抗（Ｒ２）を通って流れる起動
′１流Ｉｓが帰還巻線［ＮＢ］の方間に流入しないよう
（＝阻止するようＣ：作用している。
更（＝、前記制限回路（８Ｋ）内の前述したＲ１２と０
４は、スイッチングトランジスタ（ＴＲ４）のオフ期間
（二帰還巻線（ＮＢ）のｅ、ｃ間Ｃ二発生する逆バイア
ス′心土（第４図に）参照）を上記ＴＲ４のベース・エ
ミッタ間シー印加し、このＴＲ４をオフ状態ｄ二保持さ
せる作用を行なっているが、これは第１図の場合と全く
同じである。
４は、スイッチングトランジスタ（ＴＲ４）のオフ期間
（二帰還巻線（ＮＢ）のｅ、ｃ間Ｃ二発生する逆バイア
ス′心土（第４図に）参照）を上記ＴＲ４のベース・エ
ミッタ間シー印加し、このＴＲ４をオフ状態ｄ二保持さ
せる作用を行なっているが、これは第１図の場合と全く
同じである。
以上説明したようＣ：、本発明の電源回路では、入力電
圧の変動（＝拘わらず、スイッチングトランジスタのオ
ン期間Ｃ：このトランジスタのベースに供給される正帰
還゛１流が、実質的に一定値になるよう制御しているの
で、これまでの説明から明らかなよンに次の効果がある
。すなわち、（イ）スイッチングトランジスタのドライ
ブ不足及び、ｔ−パードライブの程度を減少させること
ができ、従って、入力電圧の変動に刻する電源回路の安
定化範囲を拡大することができる。
圧の変動（＝拘わらず、スイッチングトランジスタのオ
ン期間Ｃ：このトランジスタのベースに供給される正帰
還゛１流が、実質的に一定値になるよう制御しているの
で、これまでの説明から明らかなよンに次の効果がある
。すなわち、（イ）スイッチングトランジスタのドライ
ブ不足及び、ｔ−パードライブの程度を減少させること
ができ、従って、入力電圧の変動に刻する電源回路の安
定化範囲を拡大することができる。
（Ｏｌ 電源スイツチ投入時及び過負荷時域二人カ電
域内に抑制され、上記トランジスタの破壊を防止できる
。
域内に抑制され、上記トランジスタの破壊を防止できる
。
なお、本発明は、＄３図の実施例：二限定されず、一般
にスイッチングトランジスタとコンバータトランスとで
ブロッキング発振を行なわせる方式のものであれば、ス
イッチングトランジスタのターンオンタイミング、ター
ンオフタイミングの何れを制御するタイプのものであっ
ても実現できる。
にスイッチングトランジスタとコンバータトランスとで
ブロッキング発振を行なわせる方式のものであれば、ス
イッチングトランジスタのターンオンタイミング、ター
ンオフタイミングの何れを制御するタイプのものであっ
ても実現できる。
第１図は本出願人が先Ｉ：提案した電源回路を示す回路
図、第２因はその入力電圧とスイッチングトランジスタ
のコレクタ旧゛綺竜力との関係を示す特性図、第６図は
本発明電源回路の一実施例を示す回路図、第４図は第１
図及びＩｉ％５図の回路の各部の電圧、電流波形図であ
る。 （１）二人力整流部、（２１ニブロッキング発振部、（
３１：コンパータトランス、（４１：誤差検出部、１５
８制御回路部、（６）：出力整流部、（ＴＲ４）ニスイ
ツチングトランジスタ、（ＯＡ）：定電流回路。 ：４図 一−リｒｊ ＋＋＋ｌＪＮ−ｍ 第２図 （ロ） 手 続 補 正 書 （自発］昭和５８年 ６
月４日 特許庁長官殿 １、事件の表示 昭和５７年特許願第 １１０１５２号 ２、発明の名称 スイッチング制陶型電が回路 ６、補正をする者 特許出願人 住所 守口市京阪本通２丁目１８番地 名称（１８８）三洋電機株式会社 代表者 井 植 薫 ４、代理人 住所 守口市京阪本通２丁目１８番地 ５、補正の対象 明細書の「発明の詳細な説明」の欄 ６、補正の内容 明細書第４頁１行目の「８点」を「Ｎ点」に補正する。 同書第１１頁２０行目のｒ（ＴＲ５ＪＪを「（ＴＲ４〕
」に補正する。 同書第６頁３行目〜６行目の「このため、〜オンとなり
、」ヲ下記の如く補正下る。 記 「この１こめ、先のＭ点の電位がＮ点の電位よりモｌ＋
二制副トランジスタ（ＴＲ２）のベース勢エミッタ間電
圧（Ｖ８１Ｌ）だけ低下した時に、このＴＲ２がオンと
なってＴＲ，もオンとなり、」以上
図、第２因はその入力電圧とスイッチングトランジスタ
のコレクタ旧゛綺竜力との関係を示す特性図、第６図は
本発明電源回路の一実施例を示す回路図、第４図は第１
図及びＩｉ％５図の回路の各部の電圧、電流波形図であ
る。 （１）二人力整流部、（２１ニブロッキング発振部、（
３１：コンパータトランス、（４１：誤差検出部、１５
８制御回路部、（６）：出力整流部、（ＴＲ４）ニスイ
ツチングトランジスタ、（ＯＡ）：定電流回路。 ：４図 一−リｒｊ ＋＋＋ｌＪＮ−ｍ 第２図 （ロ） 手 続 補 正 書 （自発］昭和５８年 ６
月４日 特許庁長官殿 １、事件の表示 昭和５７年特許願第 １１０１５２号 ２、発明の名称 スイッチング制陶型電が回路 ６、補正をする者 特許出願人 住所 守口市京阪本通２丁目１８番地 名称（１８８）三洋電機株式会社 代表者 井 植 薫 ４、代理人 住所 守口市京阪本通２丁目１８番地 ５、補正の対象 明細書の「発明の詳細な説明」の欄 ６、補正の内容 明細書第４頁１行目の「８点」を「Ｎ点」に補正する。 同書第１１頁２０行目のｒ（ＴＲ５ＪＪを「（ＴＲ４〕
」に補正する。 同書第６頁３行目〜６行目の「このため、〜オンとなり
、」ヲ下記の如く補正下る。 記 「この１こめ、先のＭ点の電位がＮ点の電位よりモｌ＋
二制副トランジスタ（ＴＲ２）のベース勢エミッタ間電
圧（Ｖ８１Ｌ）だけ低下した時に、このＴＲ２がオンと
なってＴＲ，もオンとなり、」以上
Claims (1)
- を直列口接続し、前記トランスの帰還巻線から前記トラ
ンジスタのベース（二正帰還させてブロッキング発振を
行なわせると共（二、前記トランスから得る直流゛磁圧
の変動（二応じて前記トランジスタのスイッチングタイ
ミングを制御するよう（二した電源回路Ｃ二於いて、前
記帰還巻線と前記トランジスタのベースとの間Ｃ：定電
流回路を接続し、この定電流回路を介して前記トランジ
スタのオン期間（＝前記帰還巻線から前記ベース喀二正
帰還電流ｔｔ流すよう（ニしたことを特徴とするスイッ
チング制御型電源回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11015282A JPS592570A (ja) | 1982-06-25 | 1982-06-25 | スイツチング制御型電源回路 |
| DE8383103403T DE3366391D1 (en) | 1982-04-07 | 1983-04-07 | Improved power supply circuit of switching regulator type |
| EP19830103403 EP0091133B1 (en) | 1982-04-07 | 1983-04-07 | Improved power supply circuit of switching regulator type |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11015282A JPS592570A (ja) | 1982-06-25 | 1982-06-25 | スイツチング制御型電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS592570A true JPS592570A (ja) | 1984-01-09 |
| JPH028550B2 JPH028550B2 (ja) | 1990-02-26 |
Family
ID=14528365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11015282A Granted JPS592570A (ja) | 1982-04-07 | 1982-06-25 | スイツチング制御型電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592570A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60237862A (ja) * | 1984-05-08 | 1985-11-26 | Sanyo Electric Co Ltd | スイツチング制御型電源回路 |
| US4802076A (en) * | 1986-09-12 | 1989-01-31 | Sanyo Electric Co., Ltd. | Switching regulator type power supply circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5586378A (en) * | 1978-12-22 | 1980-06-30 | Toko Inc | Switching device for power supply |
-
1982
- 1982-06-25 JP JP11015282A patent/JPS592570A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5586378A (en) * | 1978-12-22 | 1980-06-30 | Toko Inc | Switching device for power supply |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60237862A (ja) * | 1984-05-08 | 1985-11-26 | Sanyo Electric Co Ltd | スイツチング制御型電源回路 |
| US4802076A (en) * | 1986-09-12 | 1989-01-31 | Sanyo Electric Co., Ltd. | Switching regulator type power supply circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH028550B2 (ja) | 1990-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6248265A (ja) | スイツチドモ−ド電源回路 | |
| JPS6289432A (ja) | 電源回路 | |
| JPH11122926A (ja) | 自励発振型スイッチング電源装置 | |
| JPS5932992B2 (ja) | スイッチング制御型電源回路 | |
| JP4729675B2 (ja) | スイッチングモード電源 | |
| JPS592570A (ja) | スイツチング制御型電源回路 | |
| US10897192B1 (en) | Scheme to reduce static power consumption in analog controller based power converters requiring an external high voltage startup circuit | |
| JP2003509002A (ja) | 出力電圧を制限するための装置を有するスイッチドモード電源 | |
| US6348784B1 (en) | Switching power supply | |
| JP2002354790A (ja) | コンバータ及びその起動方法 | |
| JPH0237277Y2 (ja) | ||
| JPH0250616A (ja) | トランジスタ駆動回路 | |
| JP4497727B2 (ja) | スイッチモード電源の過負荷保護 | |
| JPH0231913Y2 (ja) | ||
| JPS6023731Y2 (ja) | 放電点火装置 | |
| JP2903939B2 (ja) | スイッチング電源装置 | |
| JP2563188B2 (ja) | 過電流保護機能付自励形コンバータ | |
| JPH0756635Y2 (ja) | 自励式スイッチング電源回路 | |
| JPH0545114Y2 (ja) | ||
| JPH05107606A (ja) | ストロボ装置 | |
| JPH0237276Y2 (ja) | ||
| JPH0297274A (ja) | 自励発振型コンバータ | |
| JPH0226270A (ja) | 自励形スイッチングレギュレータ | |
| JPH01170372A (ja) | スイッチング電源 | |
| JPS6020488A (ja) | 誘導加熱調理器 |