JPH028550B2 - - Google Patents
Info
- Publication number
- JPH028550B2 JPH028550B2 JP57110152A JP11015282A JPH028550B2 JP H028550 B2 JPH028550 B2 JP H028550B2 JP 57110152 A JP57110152 A JP 57110152A JP 11015282 A JP11015282 A JP 11015282A JP H028550 B2 JPH028550 B2 JP H028550B2
- Authority
- JP
- Japan
- Prior art keywords
- switching transistor
- current
- voltage
- winding
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004804 winding Methods 0.000 claims description 23
- 238000001514 detection method Methods 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 15
- 230000000903 blocking effect Effects 0.000 claims description 7
- 230000010355 oscillation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006641 stabilisation Effects 0.000 description 4
- 238000011105 stabilization Methods 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 2
- 210000004899 c-terminal region Anatomy 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明はスイツチング制御型電源回路に関し、
特に入力電圧の変動に対する安定化範囲を拡大
し、且つ、始動時及び過負荷時のスイツチングト
ランジスタの破壊を防止することを目的とする。
特に入力電圧の変動に対する安定化範囲を拡大
し、且つ、始動時及び過負荷時のスイツチングト
ランジスタの破壊を防止することを目的とする。
スイツチング制御型電源回路は種々の方式に分
類されるが、その一つにはスイツチングトランジ
スタとコンバータトランスとでブロツキング発振
部を行なわせるものがあり、斯る方式の電源回路
として本出願人は先に特願昭57−58647号で第１
図のような回路を提案した。
類されるが、その一つにはスイツチングトランジ
スタとコンバータトランスとでブロツキング発振
部を行なわせるものがあり、斯る方式の電源回路
として本出願人は先に特願昭57−58647号で第１
図のような回路を提案した。
そこで、先ず、第１図の回路について説明し、
本発明で解決すべき課題を提起する。
本発明で解決すべき課題を提起する。
第１図の電源回路は大別すると、入力整流部１
と、ブロツキング発振部２と、コンバータトラン
ス３と、誤差検出部４と、制御回路部５と、出力
整流部６から構成されている。ブロツキング発振
部２は、入力整流部１の出力に対してコンバータ
トランス３の入力巻線Ｎ１とスイツチングトラン
ジスタTR4のコレクタ・エミツタ間とエミツタ帰
環用抵抗R14及び電流検出用抵抗R11を直列に接
続し、上記トランスの帰環巻線NBの一端Ｃを上
記帰環用抵抗R14の下端側に他端ｅをベース電流
制限回路SKを介して前記スイツチングトランジ
スタTR4のベースに接続した構成である。次に誤
差検出部４は、ラインL0，L1間の直流電圧の変
動を誤差検出用トランジスタTR1とツエナーダイ
オードD5によつて検出するものであり、上記ラ
インL0，L1間の直流電圧はスイツチングトラン
ジスタTR4のオフ期間に前記帰環巻線NBの両端
ｃ，ｅ間に発生する電圧をダイオードD6とコン
デンサC3で整流平滑して得られる。更に制御回
路部５は、前記帰環巻線NBの中間タツプｄと前
記電流検出用抵抗R11の上端Ｅとの間に整流用ダ
イオードD7とターンオフ用コンデンサC5を直列
に接続し、このコンデンサC5とダイオードD7の
接続点中点ＦとスイツチングトランジスタTR4の
ベースとの間に抵抗R9，R10を夫々介して一対の
制御トランジスタTR2，TR3のコレクタ・エミツ
タ間を接続し、その一方TR2のベースを前記誤差
検出部４の出力側のＮ点に接続した構成としてい
る。また出力整流部６は、スイツチングトランジ
スタTR4のオフ時に前記トランス３の出力巻線
N2に発生する電圧をダイオードD9とコンデンサ
C9で整流平滑する構成である。
と、ブロツキング発振部２と、コンバータトラン
ス３と、誤差検出部４と、制御回路部５と、出力
整流部６から構成されている。ブロツキング発振
部２は、入力整流部１の出力に対してコンバータ
トランス３の入力巻線Ｎ１とスイツチングトラン
ジスタTR4のコレクタ・エミツタ間とエミツタ帰
環用抵抗R14及び電流検出用抵抗R11を直列に接
続し、上記トランスの帰環巻線NBの一端Ｃを上
記帰環用抵抗R14の下端側に他端ｅをベース電流
制限回路SKを介して前記スイツチングトランジ
スタTR4のベースに接続した構成である。次に誤
差検出部４は、ラインL0，L1間の直流電圧の変
動を誤差検出用トランジスタTR1とツエナーダイ
オードD5によつて検出するものであり、上記ラ
インL0，L1間の直流電圧はスイツチングトラン
ジスタTR4のオフ期間に前記帰環巻線NBの両端
ｃ，ｅ間に発生する電圧をダイオードD6とコン
デンサC3で整流平滑して得られる。更に制御回
路部５は、前記帰環巻線NBの中間タツプｄと前
記電流検出用抵抗R11の上端Ｅとの間に整流用ダ
イオードD7とターンオフ用コンデンサC5を直列
に接続し、このコンデンサC5とダイオードD7の
接続点中点ＦとスイツチングトランジスタTR4の
ベースとの間に抵抗R9，R10を夫々介して一対の
制御トランジスタTR2，TR3のコレクタ・エミツ
タ間を接続し、その一方TR2のベースを前記誤差
検出部４の出力側のＮ点に接続した構成としてい
る。また出力整流部６は、スイツチングトランジ
スタTR4のオフ時に前記トランス３の出力巻線
N2に発生する電圧をダイオードD9とコンデンサ
C9で整流平滑する構成である。
第１図の電流回路は以上の如く構成されてお
り、その動作は概ね次のようになつている。即
ち、電流スイツチSWの投入時に入力整流部１か
ら起動抵抗R2を介して流れる起動電流ISによつて
スイツチングトランジスタTR4をトリガし、一旦
トリガした後は帰環巻線NBからベース電流制御
回路SKを介して上記トランジスタTR4のベース
に正帰環電流Ifを供給することによつて発振部２
にブロツキング発振を行なわせる。そして、ブロ
ツキング発振を行なつている定常状態では、制御
回路部５によつて上記スイツチングトランジスタ
TR4のターンオフタイミングを、誤差検出部４の
出力に応じて制御するようになつている。そのう
ち、特にスイツチングトランジスタTR4をターン
オフさせる際の動作は次の通りである。
り、その動作は概ね次のようになつている。即
ち、電流スイツチSWの投入時に入力整流部１か
ら起動抵抗R2を介して流れる起動電流ISによつて
スイツチングトランジスタTR4をトリガし、一旦
トリガした後は帰環巻線NBからベース電流制御
回路SKを介して上記トランジスタTR4のベース
に正帰環電流Ifを供給することによつて発振部２
にブロツキング発振を行なわせる。そして、ブロ
ツキング発振を行なつている定常状態では、制御
回路部５によつて上記スイツチングトランジスタ
TR4のターンオフタイミングを、誤差検出部４の
出力に応じて制御するようになつている。そのう
ち、特にスイツチングトランジスタTR4をターン
オフさせる際の動作は次の通りである。
先ず、スイツチングトランジスタTR4のオン時
にはそのコレクタ・エミツタ間に流れる電流Ii
（第４図ハ参照）によつて電流検出用抵抗R11の
上端側のＥ点に時間につれて増大する負電圧
（L0が基準ライン）が生じる。その際、制御回路
部５内のターンオフ用コンデンサC5は、スイツ
チングトランジスタTR4のオフ期間に帰環巻線
NBのＣ端から電流検出用抵抗R11→C5→ダイオー
ドD7を通つて上記巻線NBの中間タツプｄの経路
で流れる電流によつて図示の極性に充電されてお
り、制御トランジスタTR2のエミツタ即ちＭ点の
電位は上記コンデンサC5の電圧と先のＥ点の電
位を加算した負電位である。従つて、このＭ点の
電位が時間につれて低下して行くことになる（第
４図ト参照）。
にはそのコレクタ・エミツタ間に流れる電流Ii
（第４図ハ参照）によつて電流検出用抵抗R11の
上端側のＥ点に時間につれて増大する負電圧
（L0が基準ライン）が生じる。その際、制御回路
部５内のターンオフ用コンデンサC5は、スイツ
チングトランジスタTR4のオフ期間に帰環巻線
NBのＣ端から電流検出用抵抗R11→C5→ダイオー
ドD7を通つて上記巻線NBの中間タツプｄの経路
で流れる電流によつて図示の極性に充電されてお
り、制御トランジスタTR2のエミツタ即ちＭ点の
電位は上記コンデンサC5の電圧と先のＥ点の電
位を加算した負電位である。従つて、このＭ点の
電位が時間につれて低下して行くことになる（第
４図ト参照）。
一方、誤差検出トランジスタTR1のコレクタと
ラインL0の間に接続された抵抗R7，R8間の中点
Ｎは、上記ラインL0に対して検出電圧取り出し
用のコンデンサC3の両端間電圧に応じた負電位
となつている。このため、先のＭ点の電位がＮ点
の電位よりも更に制御トランジスタTR2のベー
ス・エミツタ間電圧VBEだけ低下した時に、この
TR2がオンとなつてTR3もオンとなり、これによ
つて前記ターンオフ用コンデンサC5を電源とし
てスイツチングトランジスタTR4のベース・エミ
ツタ間に逆バイアス電流Idが図示の経路で流れ、
このトランジスタをターンオフさせる訳である。
ラインL0の間に接続された抵抗R7，R8間の中点
Ｎは、上記ラインL0に対して検出電圧取り出し
用のコンデンサC3の両端間電圧に応じた負電位
となつている。このため、先のＭ点の電位がＮ点
の電位よりも更に制御トランジスタTR2のベー
ス・エミツタ間電圧VBEだけ低下した時に、この
TR2がオンとなつてTR3もオンとなり、これによ
つて前記ターンオフ用コンデンサC5を電源とし
てスイツチングトランジスタTR4のベース・エミ
ツタ間に逆バイアス電流Idが図示の経路で流れ、
このトランジスタをターンオフさせる訳である。
さて斯る電源回路に於いては、ベース電流制限
回路SKのインピーダンスが略一定であることに
起因して、次のような問題が生じることになる。
即ち、 先ず、スイツチングトランジスタTR4への正帰
環電流Ifは上記制限回路SK内のR13とD8を主に通
つて（R12とC4のインピーダンスはR13に比べて
相当大きい）流れる。その際、この電流Ifは、上
記R13とD8のインピーダンスが略一定であるか
ら、スイツチングトランジスタTR4のオン期間に
帰環巻線NBに発生する電圧（第４図ニ参照）に
比例し、この電圧は入力巻線N1に印加される入
力電圧に比例する。従つて、前記正帰環電流If
は、結局、上記入力電圧が高い時に大きく、低い
時に小さくなる。ところが、前述の動作説明から
判るように、上記入力電圧が高い場合は、スイツ
チングトランジスタTR4のオン期間が短かくな
り、このTR4のコレクタ電流Ii（第４図ハ参照）
のピーク値が小さくなる。従つて、この場合は、
上記電流Iiのピーク値が比較的小さいにも拘わら
ず、相当大きなベース正帰環電流Ifが流れ、この
ためスイツチングトランジスタTR4がオーバード
ライブになる。逆に上記入力電圧が低い場合は、
TR4のオン期間が長くなり、上記電流Iiのピーク
値が大きくなるが、この時、ベース正帰環電流If
は比較的小さいため、この場合はスイツチングト
ランジスタTR4がドライブ不足になる。従つて、
上記入力電圧が比較的小さい時及び比較的大きい
時に、第２図に示すように、スイツチングトラン
ジスタTR4のコレクタ消費電力（コレクタ損失）
が大きくなり、このため電源回路の安定化範囲が
狭くなる。
回路SKのインピーダンスが略一定であることに
起因して、次のような問題が生じることになる。
即ち、 先ず、スイツチングトランジスタTR4への正帰
環電流Ifは上記制限回路SK内のR13とD8を主に通
つて（R12とC4のインピーダンスはR13に比べて
相当大きい）流れる。その際、この電流Ifは、上
記R13とD8のインピーダンスが略一定であるか
ら、スイツチングトランジスタTR4のオン期間に
帰環巻線NBに発生する電圧（第４図ニ参照）に
比例し、この電圧は入力巻線N1に印加される入
力電圧に比例する。従つて、前記正帰環電流If
は、結局、上記入力電圧が高い時に大きく、低い
時に小さくなる。ところが、前述の動作説明から
判るように、上記入力電圧が高い場合は、スイツ
チングトランジスタTR4のオン期間が短かくな
り、このTR4のコレクタ電流Ii（第４図ハ参照）
のピーク値が小さくなる。従つて、この場合は、
上記電流Iiのピーク値が比較的小さいにも拘わら
ず、相当大きなベース正帰環電流Ifが流れ、この
ためスイツチングトランジスタTR4がオーバード
ライブになる。逆に上記入力電圧が低い場合は、
TR4のオン期間が長くなり、上記電流Iiのピーク
値が大きくなるが、この時、ベース正帰環電流If
は比較的小さいため、この場合はスイツチングト
ランジスタTR4がドライブ不足になる。従つて、
上記入力電圧が比較的小さい時及び比較的大きい
時に、第２図に示すように、スイツチングトラン
ジスタTR4のコレクタ消費電力（コレクタ損失）
が大きくなり、このため電源回路の安定化範囲が
狭くなる。
また、スイツチングトランジスタTR4のターン
オフは、前述の如く、コンデンサC5に充電され
た電圧を電源として流れる逆バイアス電流Idによ
つて行なわれるが、この電流Idは前記入力電圧の
変動に拘らず略一定である。なぜなら、上記コン
デンサC5はスイツチングトランジスタTR4のオ
フ期間に帰環巻線NBのＣ，ｄ間に発生する電圧
によつて充電され、この電圧は安定化動作状態で
は略一定値に制御されているからである。ところ
が、前記入力電圧が高い場合には、前充の如くス
イツチングトランジスタTR4がオーバードライブ
されているから、この場合には上記逆バイアス電
流Idが不足し、このためTR4をターンオフさせに
くくなる。それ故、斯る理由からも、電源回路の
安定化範囲が比較的狭く制限されることになる。
オフは、前述の如く、コンデンサC5に充電され
た電圧を電源として流れる逆バイアス電流Idによ
つて行なわれるが、この電流Idは前記入力電圧の
変動に拘らず略一定である。なぜなら、上記コン
デンサC5はスイツチングトランジスタTR4のオ
フ期間に帰環巻線NBのＣ，ｄ間に発生する電圧
によつて充電され、この電圧は安定化動作状態で
は略一定値に制御されているからである。ところ
が、前記入力電圧が高い場合には、前充の如くス
イツチングトランジスタTR4がオーバードライブ
されているから、この場合には上記逆バイアス電
流Idが不足し、このためTR4をターンオフさせに
くくなる。それ故、斯る理由からも、電源回路の
安定化範囲が比較的狭く制限されることになる。
次に、スイツチングトランジスタTR4のターン
オフは上述の如く行なわれるが、電源スイツチ
SWの投入時は前記コンデンサC5が充電されてい
ないので、TR4のコレクタ電流Iiのピーク値は正
帰環電流Ifのβ倍まで増大する。このため、前記
入力電圧が相当高い（Ifが大きい）場合には、上
記ピーク値がTR4の大定格値或いは安全動作領域
を越え、従つて電源投入時にTR4が破壊される虞
れが生じることになる。
オフは上述の如く行なわれるが、電源スイツチ
SWの投入時は前記コンデンサC5が充電されてい
ないので、TR4のコレクタ電流Iiのピーク値は正
帰環電流Ifのβ倍まで増大する。このため、前記
入力電圧が相当高い（Ifが大きい）場合には、上
記ピーク値がTR4の大定格値或いは安全動作領域
を越え、従つて電源投入時にTR4が破壊される虞
れが生じることになる。
更に、過負荷状態では、負荷電流の増大によつ
て２次巻線N2の入力電圧が大きく低下しようと
するので、この電圧低下を阻止するようにスイツ
チングトランジスタTR4のコレクタ電流Iiが増大
して行く。その際、前記入力電圧が高い場合に
は、前述の如くTR4に充分な正帰環電流Ifを供給
することができるので、上記コレクタ電流Iiは
益々増大し、従つて、過負荷時にも、先の電源投
入時と同様にTR4が破壊されることになる。
て２次巻線N2の入力電圧が大きく低下しようと
するので、この電圧低下を阻止するようにスイツ
チングトランジスタTR4のコレクタ電流Iiが増大
して行く。その際、前記入力電圧が高い場合に
は、前述の如くTR4に充分な正帰環電流Ifを供給
することができるので、上記コレクタ電流Iiは
益々増大し、従つて、過負荷時にも、先の電源投
入時と同様にTR4が破壊されることになる。
第１図の電源回路は正帰環電流Ifが入力電圧に
応じて変化するため、以上の如き欠点を有してい
ることになる。
応じて変化するため、以上の如き欠点を有してい
ることになる。
そこで、本発明は斯る諸欠点を解消すべくなさ
れたものであり、以下、第３図に示す本発明電源
回路の一実施例について説明する。
れたものであり、以下、第３図に示す本発明電源
回路の一実施例について説明する。
第３図の実施例では第１図と同一構成の部分に
は同一図番を付しているが、この実施例ではベー
ス電流制限回路SK′を次のように構成した点を特
徴としている。即ち、上記制限回路SK′は第１図
と同様の抵抗R12とコンデンサC4の他に、図示の
ように接続したトランジスタTR5と抵抗R17，
R18，R19とダイオードD8及びツエナーダイオー
ドD10からなる定電流回路CAを備える構成とな
つている。
は同一図番を付しているが、この実施例ではベー
ス電流制限回路SK′を次のように構成した点を特
徴としている。即ち、上記制限回路SK′は第１図
と同様の抵抗R12とコンデンサC4の他に、図示の
ように接続したトランジスタTR5と抵抗R17，
R18，R19とダイオードD8及びツエナーダイオー
ドD10からなる定電流回路CAを備える構成とな
つている。
斯る実施例に於いて、電源回路としての基本的
動作は第１図と同一であるから説明を省略し、上
記ベース電流制限回路SK′について考える。即
ち、この回路SK′内の定電流回路CAに於いて、
トランジスタTR5は、スイツチングトランジスタ
TR4のオン期間に帰環巻線NBのｅ，ｃ間に発生
する電圧（第４図ニ参照）によつてオンするよ
う、抵抗R16とツエナーダイオードD10によつて
バイアスされているので、上記オン期間の正帰環
電流Ifは主に上記トランジスタTR5のコレクタ・
エミツタ間を（一部は抵抗R18を）通つて流れ
る。なぜなら、抵抗R12（１〜3KΩ程度）が抵抗
R17（数10Ω程度）に比べて充分大きく選定されて
いるので、前記電流Ifは上記抵抗R12を介して殆
んど流れないからである。そこで、今、ダイオー
ドD8のアノード側を基準点として考えると、前
記トランジスタTR5のエミツタ電位は、D10のツ
エナー電圧をVZとし、TR5のベース・エミツタ
間電圧をVBEとして、VZ−VBEで与えられるから、
抵抗R17を流れる電流（VZ−VBE）／R17となつて
一義的に決まる。従つてスイツチングトランジス
タTR4のベースに供給される正帰環電流Ifが、帰
環巻線NBのオン期間の電圧即ち前述した入力電
圧の変動に拘わらず、実質的に一定となる訳であ
る。
動作は第１図と同一であるから説明を省略し、上
記ベース電流制限回路SK′について考える。即
ち、この回路SK′内の定電流回路CAに於いて、
トランジスタTR5は、スイツチングトランジスタ
TR4のオン期間に帰環巻線NBのｅ，ｃ間に発生
する電圧（第４図ニ参照）によつてオンするよ
う、抵抗R16とツエナーダイオードD10によつて
バイアスされているので、上記オン期間の正帰環
電流Ifは主に上記トランジスタTR5のコレクタ・
エミツタ間を（一部は抵抗R18を）通つて流れ
る。なぜなら、抵抗R12（１〜3KΩ程度）が抵抗
R17（数10Ω程度）に比べて充分大きく選定されて
いるので、前記電流Ifは上記抵抗R12を介して殆
んど流れないからである。そこで、今、ダイオー
ドD8のアノード側を基準点として考えると、前
記トランジスタTR5のエミツタ電位は、D10のツ
エナー電圧をVZとし、TR5のベース・エミツタ
間電圧をVBEとして、VZ−VBEで与えられるから、
抵抗R17を流れる電流（VZ−VBE）／R17となつて
一義的に決まる。従つてスイツチングトランジス
タTR4のベースに供給される正帰環電流Ifが、帰
環巻線NBのオン期間の電圧即ち前述した入力電
圧の変動に拘わらず、実質的に一定となる訳であ
る。
なお、上記低抗R18はTR5での消費電力を低減
させるためのものであり、削除してもよい。また
ダイオードD8は起動抵抗R2を通つて流れる起動
電流Isが帰環巻線NBの方向に流入しないように
阻止するように作用している。
させるためのものであり、削除してもよい。また
ダイオードD8は起動抵抗R2を通つて流れる起動
電流Isが帰環巻線NBの方向に流入しないように
阻止するように作用している。
更に、前記制限回路SK′内の前述したR12とC4
は、スイツチングトランジスタTR4のオフ期間に
帰環巻線NBのｅ，ｃ間に発生する逆バイアス電
圧（第４図ニ参照）を上記TR4のベース・エミツ
タ間に印加し、このTR4をオフ状態に保持させる
作用を行なつているが、これは第１図の場合と全
く同じである。
は、スイツチングトランジスタTR4のオフ期間に
帰環巻線NBのｅ，ｃ間に発生する逆バイアス電
圧（第４図ニ参照）を上記TR4のベース・エミツ
タ間に印加し、このTR4をオフ状態に保持させる
作用を行なつているが、これは第１図の場合と全
く同じである。
以上説明したように、本発明の電源回路では、
入力電圧の変動に拘わらず、スイツチングトラン
ジスタのオン期間にこのトランジスタのベースに
供給される正帰環電流が、実質的に一定値になる
よう制御しているので、これまでの説明から明ら
かなように次の効果がある。すなわち、 (イ) スイツチングトランジスタのドライブ不足及
びオーバードライブの程度を減少させることが
でき、従つて、入力電圧の変動に対する電源回
路の安定化範囲を拡大することができる。
入力電圧の変動に拘わらず、スイツチングトラン
ジスタのオン期間にこのトランジスタのベースに
供給される正帰環電流が、実質的に一定値になる
よう制御しているので、これまでの説明から明ら
かなように次の効果がある。すなわち、 (イ) スイツチングトランジスタのドライブ不足及
びオーバードライブの程度を減少させることが
でき、従つて、入力電圧の変動に対する電源回
路の安定化範囲を拡大することができる。
(ロ) 電源スイツチ投入時及び過負荷時に入力電圧
が相当高い場合でも、スイツチングトランジス
タのコレクタ電流が最大定格値以下或いは安全
動作領域内に抑制され、上記トランジスタの破
壊を防止できる。
が相当高い場合でも、スイツチングトランジス
タのコレクタ電流が最大定格値以下或いは安全
動作領域内に抑制され、上記トランジスタの破
壊を防止できる。
また、本発明の電源回路では、制御回路の構
成を工夫しているので、次のような利点もあ
る。
成を工夫しているので、次のような利点もあ
る。
(イ) 帰還巻線と検出巻線を連続して設けているの
で、コンバータトランスを小型化でき、その製
作が容易になる。
で、コンバータトランスを小型化でき、その製
作が容易になる。
(ロ) スイツチングトランジスタの電流検出用抵抗
に生じる電圧を制御トランジスタに薄くための
抵抗やコンデンサを別に設ける必要がなく、従
つて部品点数を減少できる。
に生じる電圧を制御トランジスタに薄くための
抵抗やコンデンサを別に設ける必要がなく、従
つて部品点数を減少できる。
第１図は本出願人が先に提案した電源回路を示
す回路図、第２図はその入力電圧とスイツチング
トランジスタのコレクタ消費電力との関係を示す
特性図、第３図は本発明電源回路の一実施例を示
す回路図、第４図は第１図及び第３図の回路の各
部の電圧、電流波形図である。 １：入力整流部、２：ブロツキング発振部、
３：コンバータトランス、４：誤差検出部、５：
制御回路部、６：出力整流部、TR4：スイツチン
グトランジスタ、CA：定電流回路。
す回路図、第２図はその入力電圧とスイツチング
トランジスタのコレクタ消費電力との関係を示す
特性図、第３図は本発明電源回路の一実施例を示
す回路図、第４図は第１図及び第３図の回路の各
部の電圧、電流波形図である。 １：入力整流部、２：ブロツキング発振部、
３：コンバータトランス、４：誤差検出部、５：
制御回路部、６：出力整流部、TR4：スイツチン
グトランジスタ、CA：定電流回路。
Claims (1)
- 【特許請求の範囲】 １ 入力整流部１に対してコンバータトランス３
の入力巻線N1とスイツチングトランジスタTR4
のコレクタ・エミツタ間に電流検出用抵抗R11を
この順に直列に接続すると共に、前記コンバータ
トランス３の帰環用巻線NBを前記スイツチング
トランジスタTR4のベース・エミツタ間に接続し
てなるブロツキング発振部２と、 前記帰環用巻線NBの中間タツプｄと、前記検
出用抵抗R11及び前記入力整流部１の接続点Ｅと
の間に直列に接続されたダイオードD7及びター
ンオフ用のコンデンサC5の直列接続体と、前記
コンデンサC5及びダイオードD7の接続点と前記
スイツチングトランジスタTR4のベースとの間
に、抵抗R9，R10を介して夫々、そのコレクタ・
エミツタ間が接続される一対の制御トランジスタ
TR2，TR3とで構成される制御回路部５と、 前記帰環用巻線NBから得る直流電圧を一定の
基準電圧と比較増幅して得る可変直流電圧を一方
の前記制御トランジスタTR2のベースに印加する
誤差検出部４と、 前記帰環用巻線NBと前記スイツチングトラン
ジスタTR4のベースとの間に接続された定電流回
路CAとからなるスイツチング制御型電源回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11015282A JPS592570A (ja) | 1982-06-25 | 1982-06-25 | スイツチング制御型電源回路 |
| DE8383103403T DE3366391D1 (en) | 1982-04-07 | 1983-04-07 | Improved power supply circuit of switching regulator type |
| EP19830103403 EP0091133B1 (en) | 1982-04-07 | 1983-04-07 | Improved power supply circuit of switching regulator type |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11015282A JPS592570A (ja) | 1982-06-25 | 1982-06-25 | スイツチング制御型電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS592570A JPS592570A (ja) | 1984-01-09 |
| JPH028550B2 true JPH028550B2 (ja) | 1990-02-26 |
Family
ID=14528365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11015282A Granted JPS592570A (ja) | 1982-04-07 | 1982-06-25 | スイツチング制御型電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592570A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60237862A (ja) * | 1984-05-08 | 1985-11-26 | Sanyo Electric Co Ltd | スイツチング制御型電源回路 |
| JPH0728533B2 (ja) * | 1986-09-12 | 1995-03-29 | 三洋電機株式会社 | スイツチング制御型電源回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5586378A (en) * | 1978-12-22 | 1980-06-30 | Toko Inc | Switching device for power supply |
-
1982
- 1982-06-25 JP JP11015282A patent/JPS592570A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5586378A (en) * | 1978-12-22 | 1980-06-30 | Toko Inc | Switching device for power supply |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS592570A (ja) | 1984-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6266254B1 (en) | Switching power circuit | |
| JPS5932992B2 (ja) | スイッチング制御型電源回路 | |
| KR920008204B1 (ko) | 스위칭 제어형 전원 회로 | |
| JPH028550B2 (ja) | ||
| JPH10271817A (ja) | 過電流保護回路 | |
| US6377087B1 (en) | Driving scheme for bipolar transistors | |
| JPH0237277Y2 (ja) | ||
| JPH043592Y2 (ja) | ||
| US5796241A (en) | Self-excited oscillation type power supply device | |
| JPH0373191B2 (ja) | ||
| KR0134704Y1 (ko) | 전원공급장치의 출력전압 안정화 회로 | |
| JP2572617Y2 (ja) | スイッチング・レギュレータ | |
| JPH0247195B2 (ja) | Chokuryuuchokuryuhenkanki | |
| JPH038078Y2 (ja) | ||
| JPS642543Y2 (ja) | ||
| JP3261646B2 (ja) | 自励式スイッチング電源装置 | |
| JP2721523B2 (ja) | インバータ回路 | |
| JPS60237862A (ja) | スイツチング制御型電源回路 | |
| JPH0413945B2 (ja) | ||
| JP2734837B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2003309972A (ja) | 自励式スイッチング電源 | |
| JPH0297274A (ja) | 自励発振型コンバータ | |
| JPS6110474Y2 (ja) | ||
| KR910007048Y1 (ko) | 주스위칭 트랜지스터의 베이스 드라이버회로 | |
| KR830001369Y1 (ko) | 안정화 전원 회로 |