JPS592421B2

JPS592421B2 - イソウケンパソウチ

Info

Publication number: JPS592421B2
Application number: JP50026369A
Authority: JP
Inventors: 良充岡野
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1975-03-03
Filing date: 1975-03-03
Publication date: 1984-01-18
Also published as: JPS51100669A

Description

【発明の詳細な説明】本発明はデータ信号を位相変調を用いて伝送するデータ
伝送方式における位相変調波を検波する位相検波装置に
関するものである。

従来のこの種の位相検波装置は受信波のダイナミックレ
ンジを圧縮するＡＧＣ回路と、受信波を１タイムスロッ
トだけ遅延させるアナログ遅延回路と、その遅延の出力
信号の位相を推移させて復調搬送波をつくる移相回路と
、その復調搬送波と受信波とを掛け合せて位相検波する
アナログ位相検波回路と、検波された信号のベースバン
ド信号をとり出す低域通過濾波器と受信データを作成す
る論理回路とから構成されており、全体として構成が複
雑であり、アナログ素子で構成され、半導体集積回路化
し難く、形状が大きく高価であつた。

本発明の目的はこれらの欠点を除去するものでディジタ
ル素子で構成できよつて半導体集積回路化し易く、小形
にして安価に構成することができる位相検波装置を提供
することにある。本発明は、受信した相相変調波（受信
波）を矩形波に変換し、タイムスロットの中央近傍でそ
の矩形波のゼロクロス点を検出し、このゼロクロス点を
使用して次のタイムスロットの中央近傍に位置する位相
を判別するための基準パルスを作成し、この基準パルス
の上記矩形波に変換された位相変調波との論理積をとり
、その出力の状態から受信データを作成する。例えば受
信した位相変調波を第１０図ａ（以下１０−ａと記し、
その他も同様の表示をする）に示すように矩形波に変換
する。

この例は搬送波の３サイクルで１タイムスロットを構成
し、タイムスロットの中央近傍においてこの変換された
矩形波からその立上りまたは立下りのゼロクロス点を示
すパルスをつくる。第１０図では１０−ｂのように立上
りのゼロクロスパルスを作り、このパルスを使用してあ
る一定の時間遅延した、次のタイムスロットの中央近傍
に位置する基準パルスを作成する。位相変化０、πの２
相位相変調波を検波する場合は、例えば１０−ｂに対し
１０−ｃの如く搬送波の３−サイクル分だけ遅延した基
準パルノスを作成する。

この基準パルスと矩形波に変換された位相変調波１０−
ａとのアンド（論理積）をとる。この場合出力が１０−
ｄのように゛１゛ならば１タイムスロツト前の搬送波に
対する位相変化はＯであり、位相変化がπであるならば
上記アンド出力ば０”となる。このようにして上記アン
ド出力が゛１”がＯ”を判別して位相検波される。π（
Ｚｅ−１ノ位相変化？（但し、ｌ−１〜４のＡ整数）の４相位相変調波を検波する場合は、２相の場合
と同様に例えば１０−ｂに対し、１０−Ｅ，ｌＯ−ｆの
如くそれぞれ搬送波の３サイクル分と３−サイクル分だ
け遅延した２個の基準パルスを作成する。

この２個の基準パルスと矩形波に変換された位相変調波
例えば１０−ｇとのアンドをとる。この場合出力が１０
−Ｈ，ｌＯ−１のように共に゛１゛ならばその前のタイ
ムスロツトの搬送波に対してπ／４だけ変化したもので
あり、位相変調波が１０−ｊの場合はアンド出力は１０
−Ｋ，ｌＯ−ｌのように゛１゛，１０゛となり３π／４
変化したものであり、゛０゛゛０゛，゛Ｏ”゛１”の各
場合はそれぞれ５π／４，７π／４ずれている。７Ｕ（
ｒ１ノ位相変化？（但しｌ＝１〜８）のＡ８相位相変調波を検波する場合は２相の場合と同様に例
えば１０−ｂに対し１０−ｍ〜１０−ｐの２ｍ−１如く
それぞれ（３＋？）サイクル（ｍ−１１６ｐ〜４）遅延した４個の基準パルスを作成する。

この４個の基準パルスと矩形波に変換された位相変調波
１０−ｑとのアンドをとる。この場合出力が１０−ｒ〜
１０−ｕのように１１１１のときは位相変化０となり、
その他位相変化に応じて基準パルス１０−ｍ〜１０−ｐ
とのアンド出力の０「゛，゛０″の組合せが異つたもの
になる。同様にして２π一般に魚相変化が丁７の整数倍
の２．ｅ相位相変調２π波、つまり位相変化がα，α＋
７７×１，α＋〔但し、相数を決めるｌが奇数の場合α
−０、２π偶数の場合α一？〕２′＋１で変化する位相変調波を検波する場合、１０−ｂに対し
てそれぞれ｛（１タイムスロツト当りの搬送波サイクル
数）サイクル（ｍ＝１〜２１−１）遅延した２１−１個
の基準パルスを作成し、この基準パルスと矩形波に変換
された位相変調波とのアンドをとることを各タイムスロ
ツト毎に行なうことにより位相検波できることとなる。

即ち２相の場合α−０，１−１であり、１タイムスロツ
ト当りの搬送波サイクル数を上記したように３サイクル
とすると、基準パルスの遅延量はπ４相の場合はα一一
，ｌ−２であるから基準パＣｌ２ｍ−１ルスの遅延量は（３−一＋？），（ｍ−１８８ラ
９２）となる。

８相の場合α−０，１−３であるから基準パル２ｍ−１
スの遅延量は（３＋？），（ｍ−１，２，３，４）とな
る。

第１０図の例では１タイムスロツト当りの搬送波を３イ
クルとしたがそのサイクル数は任意でよいことは明らか
であり、誤りを少くする点からゼロクロス点の検出、及
び基準パルスはそれぞれ各タイムスロツトの中央付近と
することが好ましい。次に以上の位相検波を行うための
具体的構成を第１図及び第２図を参照して位相変化７（
２ｑ−１）（ｑ−１〜４）の４相位相変調波を検波する
位相検波装置について説明しよう。

第１図の入力端子１０１より入力した４相位相変調波２
−ａ（前述したように第２図ａを示す）は周知のスライ
サ回路１２により波形変換されて２−ｂに示す矩形波と
なる。この矩形波は微分回路１３により微分され、その
立土りパルスと、立下りパルスの反転したものとがゼロ
クロスパルス作成回路１４へ供給され、その出力に矩形
波２−ｂの立上りのゼロクロスを示すパルス例２−ｃと
立下りのゼロクロスを示すパルス例２−ｄを出す。この
２−ｃまたは２−ｄとタイミング信号回路１９から供給
されるタイムスロツトの中央近傍を示すタイミング信号
２−ｅはゼロクロス点検出回路１５へ供給され、この回
路はタイムスロツトの中央近傍のゼロクロスパルス２−
ｆおよび２−ｇを次のようにして作成する。即ち第３図
および第４図ａ−ｆを参照し、第３図の入力端子３０１
および３０２に立上りを示す４−ａ（２−ｃ相当パルス
）と立下りを示す４一ｂ（２−ｄ相当パルス）なるゼロ
クロスパルスが入る。

今あるタイムスロツトの中央近傍を示すタイミング信号
４−ｃ（２−ｅ相当パルス）が入力端子３０３から入り
カウンター回路３２３をクリアし、その出力４−１は低
レベルになる。４−１はカウンター回路３２１および３
２２のクリア信号であり、これが低レベルになつたこと
によりカウンター回路３２１および３２２はそれぞれ４
−ａおよび４−ｂパルスにより動作を初める。

カウンター回路３２１の方が回路３２２より先に始動し
、その出力４−ｄは４−ｂとアンド回路３３１にてアン
ドがとられ４−ｆのように４−ｂ中の次のパルスが選出
される。同様にしてアンド回路３３２にて４−ａとカウ
ンター回路３２２の出力４−ｅとのアンドがとられ、そ
の出力は４−ｇとなる。オア回路３３３にて４−ｆと４
−ｇのオアがとられ、その出力４−ｈはカウンター回路
３２３を５駆動し、その出力４−１は高レベルとなり、
これによりカウンター回路３２１および３２２はクリア
され、カウンター回路３２１および３２２の動作が停止
される。この間に出力端子３１１および３１２にそれぞ
れ信号４−ｆおよび４−ｇが出る。ここでは４−ｆがゼ
ロクロスパルスとして出力される例を示している。この
ようにしてタイムスロツトの中央近傍を示すタイミング
信号４−ｃの次に得られる立上りパルス及び立下りパル
スのうちの遅い方が選出される。このようにして第１図
のゼロクロスパルス発生回路１５にてとり出された信号
は２−ｆおよび２一ｇ（前記説明の４−ｆおよび４−ｇ
に相当する）となる。

２−ｆまたは２−ｇ信号を使用して基準パルス作成回路
１６は２−Ｈ，２−１なる２つの基準パルスる作成する
。

基準パルス作成回路１６は例えば第５図の構成をとるこ
とができる。即ち入力端子５０１，５０２にそれぞれ受
信波の立上りおよび立下りを示すゼロクロスパルスが入
るとする。第２図では立上りを示すゼロクロスパルスを
検出した場合、そのパルスに対し搬送波の３サ′イクル
および３−サイクル遅延した２つの基準パルスを作り、
立下りを示すゼロクロスパルスを検出した場合、そのパ
ルスに対し搬送波の２−サイクルおよび２−サイクル遅
延した２つの基準パルス２−ｈおよび２−ｉを作る例が
示してある。

今立上りを示すゼロクロスパルスが検出され、入力端子
５０１にそのパルスが入つたとする。遅延回路５２１に
てそのパルスは搬送波の半サイクル分遅延され、このパ
ルスはオア回路５３に入る。あるいは立下りを示すゼロ
クロスパルスを検出し入力端子５０２にそのパルスが入
つたとすると、このパルスはオア回路５３に直ちに入る
。オア回路５３の出力パルスは遅延回路５２２にて搬送
波の１−サイクルだけ遅延し、遅延回路５２３にて更に
搬送波の一サイクルだけ遅延し、出力端子５１１に第１
図の論理回路１８に使用されるタイミング信号２−′を
得ると共に遅延回路５２４に供給される。遅延回路５２
４は搬送波の下サイクル分遅延を行い、出力端子５１２
に１つの基準パルスとして出力すると共にこのパルスは
遅延回路５２５にて搬送波の一サイクル分たけ更に遅延
し、出力４）端
子５１３にもう１つの基準パルス２−１を得る。各遅延
回路はその出力端子に遅延したパルスを送出すると同時
にクリアされ、次のパルスが入力する準備がなされてい
る。第６図および第７図を参照して第５図のプロツク図
に使用されている遅延回路の構成例について説明する。

今信号７一ａ（第１図のタイミング回路１９から基準パ
ルス作成回路１６に供給されている信号）が第６図の入
力端子６０１（第５図の入力端子５０３に相当する）に
印加されている。入力端子６０２に遅延させるパルスヨ
黷ｂ刀■動作状態にさせ、その出力ヨ黷モ高レベルにな
り、カウンター回路６２１〜６２（ｍ−１）に対するク
リア信号がなくなり、カウンター回路６２１一６２（ｍ
−１）がパルスヨ黷≠より動作ａめる。例えばカウンタ
ー回路６２１の出力は７ーｄとなる。同様にカウンター
回路がつぎつぎと動作し、カウンター回路６２（ｍ−１
）の出力は７一ｅとなる。この７一ｅの信号が低レベル
から高レベルに変つた時にカウンター回路６２ｍを駆動
し、その出力ヨ黷モ低レベルになる。この信号はカウン
ター回路６２１〜６２（ｍ−１）をクリヤしカウンター
回路６２１〜６２（ｍ−１）の動作をとめる。７一ｃの
立下りを微分回路６４１にて微分し、その微分パルスを
反転することによりパルスヨる。

このようにしてパルス■このパルスを利用してこのパル
スより更に所定時間遅延したパルスを同様にして作るこ
とができる。所定の時間遅延したパルスを作るための信
号７一ａを作るには適当な発振周波数をもつ発振器を使
用すれば良い。第１図の説明に戻つて基準パルス作成回
路１６にて作られた２つの基準パルス２−Ｈ，２−１と
、矩形波変換回路１２にて矩形波に変換された位相変調
波２−ｂとはアンド回路１７にてそれぞれアンドがとら
れ、信号２−ｊおよび２−ｋとなる。

論理回路１８は基準パルス作成回路１６からのタイミン
グ信号２−／とタイミング回路１９からのサンプリング
信号２−ｍを使用して、以下に説明する如く第１図アン
ド回路１７の出力信号２−ｊおよび２−ｋから２−ｎお
よび２−ｐ信号を作り、出力端子１１１および１１２に
それぞれ出す。これ等の出力２−Ｎ，２−ｐが１，１の
とき１１１，３π５Ｏのとき一、０，０のとき一、０，
１のとき位相変化があつたことになる。アンド回路１７
および論理回路１８は例えば第８図に示され、その動作
波形は第９図ａ−ｋのようになる。

第８図の入力端子８０１に矩形波に変換された位相変調
波９−ａが入る。また入力端子８０２および８０３に２
つの基準パルス９−ｂおよび９−ｃ（第２図２−ｈおよ
び２−１に相当する）が供給される。これ等９−ａと９
−ｂおよび９−ｃとはアンド回路８２１および８２２に
よりアンドがそれぞれとられ、これ等出力９−ｄおよび
９−ｅはカウンター回路８３１および８３２を動作させ
る。カウンター回路８３１，８３２はパルス９−ｇによ
り予めクリアされてあり、カウンター回路８３１，８３
２にパルス９−Ｄ，９−ｅが与えられるとカウンター回
路８３１，８３２の出力９−Ｈ，９−１はそれぞれ低レ
ベルになる。９−Ｈ，９−１は、入力端子８０５に供給
されたサンプリングパルス９−ｆを使用してフリツプフ
ロツプ回路８３３および８３４にてサンプリングされ、
その出力は９−ｊおよび９−ｋ（第２図２一Ｎ，２−ｐ
に相当する）となる。

サンプリングされると入力端子８０４に供給されたクリ
ア信号９−ｇ（第２図２−ｌに相当する）にてカウンタ
ー回路８３１および８３２をクリアして次の信号に対し
準備をする。以上４相位相変調波を検波する位相検波装
置につてい説明したが、２１相位相変調波等の位相検波
装置も同様に作成することができる。

また位相変調波の周波数が，タイ，７．０ット。時間と
比較しあまり大きくない場合は位相変調波の周波数を高
域にシフトすることにより上述と同様の動作を行うこと
ができる。以上述べたようにこの発明によれば位相変調
波を純デイジタル的に検波することができ、調整が簡単
であり、半導体集積回路化することが容易であり、小型
にして安価に構成することが可能である。

【図面の簡単な説明】

第１図は本発明による位相検波装置の一実施例を示すプ
ロツク図、第２図はその各部の波形図、第３図はゼロク
ロスパルス作成回路の一例を示すプロツク図、第４図は
その各部の波形図、第５図は基準パルス作成回路の一例
を示すプロツク図、第６図は遅延回路の一例を示すプロ
ツク図、第７図はその各部の波形図、第８図はアンド回
路および論理回路の一例を示すプロツク図、第９図はそ
の各部の波形図、第１０図はこの発明の原理を説明する
ための波形図である。１２：矩形波変換回路、１４：ゼロクロスパルス作成回
路、１５：ゼロクロス点検出回路、１６：基準パルス作
成回路、１７：アンド回路、１９タイミング信号回路。

Claims

【特許請求の範囲】

１相数２ｌ（ｌ＝１、２、・・・・・・）のα、α＋
２π／２ｌ×１、α＋２π／２ｌ×２、・・・・・・、
α＋２π／２ｌ（２ｌ−１）ラジアン（但しｌが奇数の
場合α＝０、ｌが偶数の場合α＝＿２＿ｌ＿＋＿１＾２
＾π）位相変化する位相変調波を矩形波に変換する回路
と、上記位相変調波のゼロクロス点を検出する回路とそ
の検出したゼロクロス点を基準として、上記位相変調波
の次に送られてくる位相変調波のタイムスロットに位置
する上記位相変調波の相数２＾ｌに応じた２＾ｌ＾−＾
１個の｛（１タイムスロット当りの搬送波サイクル数）
■α／２π±２ｍ−１／２ｌ＋１｝（ｍ＝１〜２ｌ−１
）遅延した多相の基準パルスを作成する回路とその基準
パルス及び上記矩形変換された位相変調波の論理積をと
る回路とを具備する位相検波装置。