JPS59225587A - セラミツク配線基板 - Google Patents
セラミツク配線基板Info
- Publication number
- JPS59225587A JPS59225587A JP9939083A JP9939083A JPS59225587A JP S59225587 A JPS59225587 A JP S59225587A JP 9939083 A JP9939083 A JP 9939083A JP 9939083 A JP9939083 A JP 9939083A JP S59225587 A JPS59225587 A JP S59225587A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- conductor
- resistance
- ceramic
- wiring conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はセラミック配線基板に関するものである。
配線導体にタングステンあるいはモリブデン等の金属を
用いたセラミック配線基板は、配線導体の個有抵抗が比
較的大きいため、配線抵抗が問題となる。端子数が例え
ば40を越える各端子のLSIチップを実装するセラミ
ック基板では、配線密度が^くなるため、配麻長の艮い
配線に対して配線幅を十分に広くできず配線抵抗の増大
が問題となる。また通話路スイッチのごとく各通話路の
抵抗の均一化が必袂な場合、配線幅の調節が提案されて
いるが、配線面積か十分に確保できる場合に限る。配線
導体を厚くする手段もあるが一般的でない。才た配線表
面に金や銅のメッキ層を形成して抵抗を下げる方法は配
線面の上にさらにセラミックが積層される場合は適用で
きない。
用いたセラミック配線基板は、配線導体の個有抵抗が比
較的大きいため、配線抵抗が問題となる。端子数が例え
ば40を越える各端子のLSIチップを実装するセラミ
ック基板では、配線密度が^くなるため、配麻長の艮い
配線に対して配線幅を十分に広くできず配線抵抗の増大
が問題となる。また通話路スイッチのごとく各通話路の
抵抗の均一化が必袂な場合、配線幅の調節が提案されて
いるが、配線面積か十分に確保できる場合に限る。配線
導体を厚くする手段もあるが一般的でない。才た配線表
面に金や銅のメッキ層を形成して抵抗を下げる方法は配
線面の上にさらにセラミックが積層される場合は適用で
きない。
本発明の目的は上述の点を考慮し、配線抵抗の少ないセ
ラミック配線基板を提供することにある。
ラミック配線基板を提供することにある。
本発明の特徴は、絶縁層を介して配線を2層に重ねて形
成し、配線の両端を層間接続することによって、2本の
配線を並列接続し、配線抵抗を下げることにある。
成し、配線の両端を層間接続することによって、2本の
配線を並列接続し、配線抵抗を下げることにある。
以下本発明を実施例により説明する。
第1図は本発明にかかわるセラミック配線基板1の平面
図で2は集積回路チップ収納部、3および4は基板側面
への配線導体である。第2図は第1図の配線導体30部
分拡大図、第3図はそのA−A断面図である。同図にお
いて3Aはセラミック基板1上に形成した第1の配線導
体で3Bは絶縁層6を介して第1の配線導体3Aの上に
重ねて形成した第2の配a導体である。
図で2は集積回路チップ収納部、3および4は基板側面
への配線導体である。第2図は第1図の配線導体30部
分拡大図、第3図はそのA−A断面図である。同図にお
いて3Aはセラミック基板1上に形成した第1の配線導
体で3Bは絶縁層6を介して第1の配線導体3Aの上に
重ねて形成した第2の配a導体である。
第2の配線導体3Bは一第1の配線導体3Aとそのほぼ
両端において層間接続されている。5はその層間接続を
示す。
両端において層間接続されている。5はその層間接続を
示す。
第1の配線導体と第2の配線導体が第2の配線導体の両
端で層間接続されそε)るので、この間の配線抵抗は、
第1の配線導体単独゛の場合のτになる。−例として配
線長2omm1配線幅0.2朋、配線導体のシート抵抗
を1スクエア当り15ミリオームの場合、導体一層では
1.5オームとなるが、本発明では0.75オームとす
ることができる。
端で層間接続されそε)るので、この間の配線抵抗は、
第1の配線導体単独゛の場合のτになる。−例として配
線長2omm1配線幅0.2朋、配線導体のシート抵抗
を1スクエア当り15ミリオームの場合、導体一層では
1.5オームとなるが、本発明では0.75オームとす
ることができる。
第4図は本発明の別の実施例で、セラミック配線基板l
l上に2個の県積回路チップ収納部12A及び12B%
有する。2個のチップに共通の配線13は各々のチップ
に対し16と17に別れている。
l上に2個の県積回路チップ収納部12A及び12B%
有する。2個のチップに共通の配線13は各々のチップ
に対し16と17に別れている。
配線導体16の部分は、第3図と同様に、2ノーの配線
導体が絶縁層を介して重なっている。15はそのほぼ両
端付近で2J@の導体全接続するため・の4間接続であ
る。この構成によって配線導体160部分の抵抗が低減
される。
導体が絶縁層を介して重なっている。15はそのほぼ両
端付近で2J@の導体全接続するため・の4間接続であ
る。この構成によって配線導体160部分の抵抗が低減
される。
以上説明したように本発明によれば、配線導体を2層に
形成することによって配線抵抗を低減できるようにした
ので、配線抵抗を増大させることなく配線幅を小さくす
ることが9症となり、配線密度が高くなる多端子のLS
Iチップを低抵抗の配線抵抗で実装できる。また通話路
スイッチのごとく配線抵抗の均一化が必要な場合やマル
チチップ実装の場合に配線抵抗の調節に有効である。
形成することによって配線抵抗を低減できるようにした
ので、配線抵抗を増大させることなく配線幅を小さくす
ることが9症となり、配線密度が高くなる多端子のLS
Iチップを低抵抗の配線抵抗で実装できる。また通話路
スイッチのごとく配線抵抗の均一化が必要な場合やマル
チチップ実装の場合に配線抵抗の調節に有効である。
本発明は通常のクリーンシート印刷多層法あるいは積層
法で容易に構成できるので製造上の困難はなく経揃的で
ある。
法で容易に構成できるので製造上の困難はなく経揃的で
ある。
第1図iま本発明の一実施例を示すセラミック配線基板
の平面図、第2図は第1図の部分拡大図、第3図、は第
2図のA−A断m1図、第4図は本発明の別の実施例を
示す平向(ロ)である。
の平面図、第2図は第1図の部分拡大図、第3図、は第
2図のA−A断m1図、第4図は本発明の別の実施例を
示す平向(ロ)である。
1.11・・・セラミック配線基板
2 、12A、12B・・・チップ収納部3 、4 、
13,16.17・・・配?IM4体3B・・・第2の
i線導体 5.15・・・層間接続部 オl闇 第2凶 第3n 第4−閉 /2A /2B
13,16.17・・・配?IM4体3B・・・第2の
i線導体 5.15・・・層間接続部 オl闇 第2凶 第3n 第4−閉 /2A /2B
Claims (1)
- セラミック配線基板上の第1の配線導体上に、絶縁層を
介して第2の配線導体を平行に重ねて形成し、該重ねた
両端付近において第1の配線導体とyg2の配置k導体
とを眉間接続した多層配線層を有することを特徴とする
セラミック配膚基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9939083A JPS59225587A (ja) | 1983-06-06 | 1983-06-06 | セラミツク配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9939083A JPS59225587A (ja) | 1983-06-06 | 1983-06-06 | セラミツク配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59225587A true JPS59225587A (ja) | 1984-12-18 |
Family
ID=14246167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9939083A Pending JPS59225587A (ja) | 1983-06-06 | 1983-06-06 | セラミツク配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59225587A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017018383A1 (ja) * | 2015-07-28 | 2017-02-02 | 京セラ株式会社 | センサ基板およびセンサ装置 |
-
1983
- 1983-06-06 JP JP9939083A patent/JPS59225587A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017018383A1 (ja) * | 2015-07-28 | 2017-02-02 | 京セラ株式会社 | センサ基板およびセンサ装置 |
CN107209135A (zh) * | 2015-07-28 | 2017-09-26 | 京瓷株式会社 | 传感器基板以及传感器装置 |
JPWO2017018383A1 (ja) * | 2015-07-28 | 2017-11-16 | 京セラ株式会社 | センサ基板およびセンサ装置 |
EP3330702A4 (en) * | 2015-07-28 | 2019-03-13 | Kyocera Corporation | SENSOR SUBSTRATE AND SENSOR DEVICE |
US10338019B2 (en) | 2015-07-28 | 2019-07-02 | Kyocera Corporation | Sensor substrate and sensor device |
CN107209135B (zh) * | 2015-07-28 | 2019-10-01 | 京瓷株式会社 | 传感器基板以及传感器装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1065286A (ja) | 多層セラミック基板およびその作製方法 | |
JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
JPH0536857A (ja) | 半導体集積回路実装基板 | |
JP2001118986A (ja) | 半導体装置、ならびに電子機器 | |
JPS59225587A (ja) | セラミツク配線基板 | |
JPS61131498A (ja) | 終端回路配線構造 | |
JPH01185943A (ja) | 半導体集積回路装置 | |
JPH0286159A (ja) | 半導体装置 | |
JP4090348B2 (ja) | 部品内蔵モジュール | |
JP3337368B2 (ja) | 中継基板 | |
JP2001326301A (ja) | セラミック電子部品および電子装置 | |
JPS59208750A (ja) | 半導体装置の配線構造 | |
JP2766361B2 (ja) | 半導体装置 | |
JPS63312661A (ja) | 半導体装置用パッケ−ジ | |
JP3146884B2 (ja) | 回路部品 | |
JP3234045B2 (ja) | 多層配線基板 | |
JPH03165037A (ja) | 半導体装置 | |
JPS5885550A (ja) | 積層集積回路素子の製造方法 | |
JPS61251099A (ja) | 厚膜多層配線基板 | |
JPS61295698A (ja) | 集積回路装置 | |
JPS63245941A (ja) | 半導体集積回路装置 | |
JPS62188256A (ja) | 集積回路チツプ | |
JPS58159398A (ja) | 多層配線基板 | |
JP2004303986A (ja) | 半導体集積回路 | |
JPS6248378B2 (ja) |