JPS6248378B2 - - Google Patents
Info
- Publication number
- JPS6248378B2 JPS6248378B2 JP56192521A JP19252181A JPS6248378B2 JP S6248378 B2 JPS6248378 B2 JP S6248378B2 JP 56192521 A JP56192521 A JP 56192521A JP 19252181 A JP19252181 A JP 19252181A JP S6248378 B2 JPS6248378 B2 JP S6248378B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- width
- present
- wires
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010408 film Substances 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 239000000463 material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は集積回路装置、特にその配線構造に関
するものである。
するものである。
近年、集積回路装置は高集積化、微細化が進
み、それに伴つて消費電力も大きくなつている。
即ち、基本セルでの消費電力が小さくなつている
にもかかわらず、セル数がそれ以上の比で増加し
ているためである、それに伴い一部の配線には高
電流を流す必要に迫られている。しかしながら高
電流を配線に流した場合、信頼性上の問題が発生
する。いわゆるエレクトロ・マイグレーシヨンの
問題である。この信頼性上の問題を解決するため
に、その配線材料の最大許容電流密度を求め、そ
の値から該当配線領域の膜厚、線巾が決められ
る。近年の多層配線化に対しては表面の凹凸を少
なくする目的で膜厚はある値以下に制限され、不
足分は線巾を広くして信頼度を保つている。しか
しながら線巾を広げることは配線間、及び配線と
基板間の電気容量を増加させることを意味し、こ
れらの容量が増加するとそれに比例して回路動作
が遅くなつてしまうという欠点がある。
み、それに伴つて消費電力も大きくなつている。
即ち、基本セルでの消費電力が小さくなつている
にもかかわらず、セル数がそれ以上の比で増加し
ているためである、それに伴い一部の配線には高
電流を流す必要に迫られている。しかしながら高
電流を配線に流した場合、信頼性上の問題が発生
する。いわゆるエレクトロ・マイグレーシヨンの
問題である。この信頼性上の問題を解決するため
に、その配線材料の最大許容電流密度を求め、そ
の値から該当配線領域の膜厚、線巾が決められ
る。近年の多層配線化に対しては表面の凹凸を少
なくする目的で膜厚はある値以下に制限され、不
足分は線巾を広くして信頼度を保つている。しか
しながら線巾を広げることは配線間、及び配線と
基板間の電気容量を増加させることを意味し、こ
れらの容量が増加するとそれに比例して回路動作
が遅くなつてしまうという欠点がある。
本発明の目的は、前記せる従来の問題点を解消
する新規なる構造の集積回路装置を提供すること
にある。即ち、配線に係る電気容量を増加せずに
所望の信頼性を得る配線構造を提供することにあ
る。
する新規なる構造の集積回路装置を提供すること
にある。即ち、配線に係る電気容量を増加せずに
所望の信頼性を得る配線構造を提供することにあ
る。
本発明の特徴は、複数個の回路素子を複数個の
導電膜により相互に接続し、所望の回路を構成し
た集積回路装置において、前記複数個の導電膜の
少なくとも１つの導電膜内に該導電膜を流れる電
流の方向とほぼ平行な方向に伸びた１つ以上の空
隙を設け、前記空隙によつて隔てられた導電膜の
各々は、許容電流値が最低となる幅よりさらに小
さい幅を有することを特徴とする。
導電膜により相互に接続し、所望の回路を構成し
た集積回路装置において、前記複数個の導電膜の
少なくとも１つの導電膜内に該導電膜を流れる電
流の方向とほぼ平行な方向に伸びた１つ以上の空
隙を設け、前記空隙によつて隔てられた導電膜の
各々は、許容電流値が最低となる幅よりさらに小
さい幅を有することを特徴とする。
本発明の原理は、配線材料により最大許容電流
密度が決められているため、配線の巾が狭くなる
にしたがいそこを流すことができる電流値は小さ
くなる。しかし、配線の巾がある値以下になる
と、最大許容電流密度が巾の広い時より増加す
る。これは配線材料の結晶構造と密接な関係があ
るということが一般に知られている。例えば配線
材料としてアルミニウムを使用した場合、巾が２
ミクロン以下になると２ミクロンの時より、多く
電流を流すことが可能である。それ故３ミクロン
巾の配線と1.5ミクロン巾２本の配線とに同じ電
流値の電流を流した場合、1.5ミクロン巾２本の
方が信頼性上格段に優れているということにな
る。そして、両者とも巾の合計は３ミクロンであ
り、容量の増加はないということになる。かかる
原理につき、第６図に示す特性図を参照してさら
に詳しく説明する。
密度が決められているため、配線の巾が狭くなる
にしたがいそこを流すことができる電流値は小さ
くなる。しかし、配線の巾がある値以下になる
と、最大許容電流密度が巾の広い時より増加す
る。これは配線材料の結晶構造と密接な関係があ
るということが一般に知られている。例えば配線
材料としてアルミニウムを使用した場合、巾が２
ミクロン以下になると２ミクロンの時より、多く
電流を流すことが可能である。それ故３ミクロン
巾の配線と1.5ミクロン巾２本の配線とに同じ電
流値の電流を流した場合、1.5ミクロン巾２本の
方が信頼性上格段に優れているということにな
る。そして、両者とも巾の合計は３ミクロンであ
り、容量の増加はないということになる。かかる
原理につき、第６図に示す特性図を参照してさら
に詳しく説明する。
第６図は配線材料としてアルミニウムを用いた
時の配線巾とその配線に信頼度を保つて流し得る
許容電流値の関係を調べた実験結果の簡略特性図
である。同図より明らかなように配線巾がW0よ
り広い領域では配線巾が２倍、３倍になるとそれ
に比例して許容電流値も２倍、３倍となる。一
方、W0より巾の狭い領域では、これに比例して
許容電流値が小さくなるのではなく、逆に大きく
なり0.5倍の巾では1.5〜2.0倍になる。W0は製造
条件により決まる値である。
時の配線巾とその配線に信頼度を保つて流し得る
許容電流値の関係を調べた実験結果の簡略特性図
である。同図より明らかなように配線巾がW0よ
り広い領域では配線巾が２倍、３倍になるとそれ
に比例して許容電流値も２倍、３倍となる。一
方、W0より巾の狭い領域では、これに比例して
許容電流値が小さくなるのではなく、逆に大きく
なり0.5倍の巾では1.5〜2.0倍になる。W0は製造
条件により決まる値である。
次に本発明をよりよく理解するために、実施例
を用いて説明する。
を用いて説明する。
第１図は本発明の第１の実施例を示す平面図で
ある。図中において、アルミ配線１１，１１′が
接続端子１３，１４の間に設けられている。該ア
ルミ配線１１，１１′の間にアルミの無い空隙１
２が電流I1の流れる方向（矢印で示す）とほぼ平
行に設けられている。接続端子１３，１４には他
の配線、又は回路素子が接続されている。本実施
例では端子１３から他端子１４へ流れる電流I1を
２本の配線１１，１１′に分割した場合である。
これにより、２本の配線巾を合計した巾の配線１
本よりも信頼性を向上させている。
ある。図中において、アルミ配線１１，１１′が
接続端子１３，１４の間に設けられている。該ア
ルミ配線１１，１１′の間にアルミの無い空隙１
２が電流I1の流れる方向（矢印で示す）とほぼ平
行に設けられている。接続端子１３，１４には他
の配線、又は回路素子が接続されている。本実施
例では端子１３から他端子１４へ流れる電流I1を
２本の配線１１，１１′に分割した場合である。
これにより、２本の配線巾を合計した巾の配線１
本よりも信頼性を向上させている。
第２図は本発明の第２の実施例を示す平面図で
ある。図中において、アルミ配線２１，２１′，
２１″，２１，２１〓が接続端子２３，２４の
間に設けられている。該アルミ配線２１，２
１′，２１″，２１，２１〓の間にアルミの無い
空隙２２，２２′，２２″，２２が電流I2の流れ
る方向（矢印で示す）とほぼ平行に設けられてい
る。接続端子２３，２４には他の配線、又は回路
素子が接続されていることは第１の実施例と同じ
である。本実施例では端子２３から他端子２４へ
流れる電流I2を５本の配線２１，２１′，２１″，
２１，２１〓に分割した場合である。これによ
り、５本の配線巾を合計した巾の配線１本のもの
より信頼性を向上させている。
ある。図中において、アルミ配線２１，２１′，
２１″，２１，２１〓が接続端子２３，２４の
間に設けられている。該アルミ配線２１，２
１′，２１″，２１，２１〓の間にアルミの無い
空隙２２，２２′，２２″，２２が電流I2の流れ
る方向（矢印で示す）とほぼ平行に設けられてい
る。接続端子２３，２４には他の配線、又は回路
素子が接続されていることは第１の実施例と同じ
である。本実施例では端子２３から他端子２４へ
流れる電流I2を５本の配線２１，２１′，２１″，
２１，２１〓に分割した場合である。これによ
り、５本の配線巾を合計した巾の配線１本のもの
より信頼性を向上させている。
第３図は本発明の第３の実施例を示す平面図で
ある。第１の実施例（第１図）の配線が折れ曲つ
た例であり、電流I3の流れる方向にしたがつて空
隙３２も折れ曲つた構造になつている。
ある。第１の実施例（第１図）の配線が折れ曲つ
た例であり、電流I3の流れる方向にしたがつて空
隙３２も折れ曲つた構造になつている。
第４図は本発明の第４の実施例を示す平面図で
ある。第３の実施例（第３図）の空隙を２個４
２，４２′に分けた構造になつている。
ある。第３の実施例（第３図）の空隙を２個４
２，４２′に分けた構造になつている。
第５図は本発明の第５の実施例を示す平面図で
ある。外部接続端子（ボンデング端子）を有する
配線に本発明を実施し、空隙５２を設けた例であ
る。他接続端子５３には他の配線、又は回路素子
が接続されている。
ある。外部接続端子（ボンデング端子）を有する
配線に本発明を実施し、空隙５２を設けた例であ
る。他接続端子５３には他の配線、又は回路素子
が接続されている。
以上、本発明の実施例について述べてきたが、
集積回路装置内の回路素子としては、MOS型ト
ランジスタ、バイポーラ型トランジスタ、SOS型
トランジスタ、GaAs等を使用したトランジス
タ、ジヨセフソン素子、ダイオード、等の能動素
子及び抵抗、コンデンサ等の受動素子及びこれら
を組み合わせた素子等がある。又、導電膜として
はアルミニウム、金、チタン、モリブデン、タン
グステン、銅及びこれらを含む合金、多層構造の
金属薄膜又は半導体薄膜、金属シリサイド薄膜及
びこれらを含む導電膜であれば適用可能である。
又、空隙で分割された導電膜の巾は各々等しいこ
とが望ましいが、異なつていても実質的に問題は
ない。
集積回路装置内の回路素子としては、MOS型ト
ランジスタ、バイポーラ型トランジスタ、SOS型
トランジスタ、GaAs等を使用したトランジス
タ、ジヨセフソン素子、ダイオード、等の能動素
子及び抵抗、コンデンサ等の受動素子及びこれら
を組み合わせた素子等がある。又、導電膜として
はアルミニウム、金、チタン、モリブデン、タン
グステン、銅及びこれらを含む合金、多層構造の
金属薄膜又は半導体薄膜、金属シリサイド薄膜及
びこれらを含む導電膜であれば適用可能である。
又、空隙で分割された導電膜の巾は各々等しいこ
とが望ましいが、異なつていても実質的に問題は
ない。
第１図、第２図、第３図、第４図および第５図
はそれぞれ本発明の実施例を示す平面図、第６図
は配線巾と許容電流値の関係を示す特性図であ
る。 尚、図において、１１，１１′，２１，２１′，
２１″，２１，２１〓，３１，３１′，４１，４
１′，５１，５１′……導電膜、１２，２２，２
２′，２２″，２２，３２，４２，４２′，５２
……空隙、１３，１４，２３，２４，３３，３
４，４３，４４，５３，５４……接続端子を示
す。
はそれぞれ本発明の実施例を示す平面図、第６図
は配線巾と許容電流値の関係を示す特性図であ
る。 尚、図において、１１，１１′，２１，２１′，
２１″，２１，２１〓，３１，３１′，４１，４
１′，５１，５１′……導電膜、１２，２２，２
２′，２２″，２２，３２，４２，４２′，５２
……空隙、１３，１４，２３，２４，３３，３
４，４３，４４，５３，５４……接続端子を示
す。
Claims (1)
- １ 複数個の回路素子を複数個の配線により相互
に接続し所望の回路を構成した集積回路装置にお
いて、前記複数個の配線の少なくとも１つには当
該配線を流れる電流の方向とほぼ平行な方向に伸
びた１つ以上の空隙を設け、該空隙によつて隔て
られた配線の各々は許容電流値が最低となる幅よ
りさらに小さな幅を有することを特徴とする集積
回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19252181A JPS5893352A (ja) | 1981-11-30 | 1981-11-30 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19252181A JPS5893352A (ja) | 1981-11-30 | 1981-11-30 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5893352A JPS5893352A (ja) | 1983-06-03 |
| JPS6248378B2 true JPS6248378B2 (ja) | 1987-10-13 |
Family
ID=16292664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19252181A Granted JPS5893352A (ja) | 1981-11-30 | 1981-11-30 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5893352A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6115350A (ja) * | 1984-06-30 | 1986-01-23 | Nippon Gakki Seizo Kk | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5667937A (en) * | 1979-11-07 | 1981-06-08 | Nec Corp | Semiconductor system |
-
1981
- 1981-11-30 JP JP19252181A patent/JPS5893352A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5667937A (en) * | 1979-11-07 | 1981-06-08 | Nec Corp | Semiconductor system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5893352A (ja) | 1983-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5083187A (en) | Integrated circuit device having bumped power supply buses over active surface areas and method of manufacture thereof | |
| DE19520700B4 (de) | Halbleiterbausteinanordnung | |
| EP0197089B1 (en) | Wafer-scale-integrated assembly | |
| US6724611B1 (en) | Multi-layer chip capacitor | |
| EP0154998A2 (en) | Improved structure of power supply wirings in semiconductor integrated circuit | |
| JPS6370550A (ja) | 半導体集積回路装置 | |
| KR910003544B1 (ko) | 반도체장치 | |
| US5016082A (en) | Integrated circuit interconnect design | |
| JPH0536857A (ja) | 半導体集積回路実装基板 | |
| JP2001502845A (ja) | 二重接地を有するｒｆパワー・パッケージ | |
| US20050088900A1 (en) | Stacked multi-component integrated circuit microprocessor | |
| JPS6248378B2 (ja) | ||
| JP3221383B2 (ja) | 半導体装置の多層配線構造 | |
| US6285070B1 (en) | Method of forming semiconductor die with integral decoupling capacitor | |
| JPS6267837A (ja) | 半導体装置 | |
| JPS5854646A (ja) | 混成集積回路装置 | |
| JP2931346B2 (ja) | 半導体集積回路 | |
| EP0118190A1 (en) | Ceramic capacitor | |
| JP2892687B2 (ja) | 半導体素子用パツケージ | |
| JP2647391B2 (ja) | 半導体装置 | |
| JPS61160953A (ja) | 半導体集積回路 | |
| JP2808963B2 (ja) | 半導体装置 | |
| JPH0352235A (ja) | 半導体集積回路装置 | |
| JPS58112349A (ja) | 半導体装置 | |
| JPH0478014B2 (ja) |