JP2931346B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2931346B2 JP2931346B2 JP34120989A JP34120989A JP2931346B2 JP 2931346 B2 JP2931346 B2 JP 2931346B2 JP 34120989 A JP34120989 A JP 34120989A JP 34120989 A JP34120989 A JP 34120989A JP 2931346 B2 JP2931346 B2 JP 2931346B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- current
- integrated circuit
- semiconductor integrated
- slit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は配線の曲折部に局部的な電流集中が生じるこ
とによるエレクトロマイグレーション破壊を防止できる
半導体集積回路に関する。
とによるエレクトロマイグレーション破壊を防止できる
半導体集積回路に関する。
（ロ）従来の技術 従来より、集積回路の高集積化・高密度化が高めら
れ、デバイスの小型化が進むにつれて、相互接続のため
の配線の幅が微細になっている。その一方で、電源ライ
ン（VDD,VSS）は所要の電流容量を確保し（電流密度を
一定値以下に抑える）且つ抵抗分による電圧降下を抑え
るために信号ライン等よりは太い配線が要求されている
ことも事実である。従って、製造プロセスがサブミクロ
ンルールに移行しようとも、数箇所には必ず前記太い配
線が延在することになる。
れ、デバイスの小型化が進むにつれて、相互接続のため
の配線の幅が微細になっている。その一方で、電源ライ
ン（VDD,VSS）は所要の電流容量を確保し（電流密度を
一定値以下に抑える）且つ抵抗分による電圧降下を抑え
るために信号ライン等よりは太い配線が要求されている
ことも事実である。従って、製造プロセスがサブミクロ
ンルールに移行しようとも、数箇所には必ず前記太い配
線が延在することになる。
（ハ）発明が解決しようとする課題 しかしながら、電流は抵抗が最も少い部分を流れよう
とする性質があるため、例えば第２図に示すように配線
（１）が直角に曲折した部分では、電流（２）が配線
（１）の内側（図示Ａ点）に集中するようになる。配線
（１）の線幅が太いほど集中の度合いが強くなり、その
結果電流密度が一定値（約105A/cm2）を超えてエレクト
ロマイグレーション現象が発生してしまう（例えば、特
開昭64-45142号公報）。この現象が生じると、配線の断
線やヒロック発生による短絡が発生し、配線の信頼性を
低下させる原因となっていた。
とする性質があるため、例えば第２図に示すように配線
（１）が直角に曲折した部分では、電流（２）が配線
（１）の内側（図示Ａ点）に集中するようになる。配線
（１）の線幅が太いほど集中の度合いが強くなり、その
結果電流密度が一定値（約105A/cm2）を超えてエレクト
ロマイグレーション現象が発生してしまう（例えば、特
開昭64-45142号公報）。この現象が生じると、配線の断
線やヒロック発生による短絡が発生し、配線の信頼性を
低下させる原因となっていた。
（ニ）課題を解決するための手段 本発明は上記従来の欠点に鑑み成されたもので、配線
（11）の曲折部（13）に配線（11）の延在方向と平行に
スリット（12）を設けることにより、エレクトロマイグ
レーションによる破壊を防止した半導体集積回路を提供
するものである。
（11）の曲折部（13）に配線（11）の延在方向と平行に
スリット（12）を設けることにより、エレクトロマイグ
レーションによる破壊を防止した半導体集積回路を提供
するものである。
（ホ）作用 本発明によれば、スリット（12）を設けたことにより
曲折部（13）の配線が複数本の細状配線（14）に分断さ
れるので、電流（15）は各細状配線（14）ごとに流れ、
その為曲折点（Ａ）での電流集中が緩和される。
曲折部（13）の配線が複数本の細状配線（14）に分断さ
れるので、電流（15）は各細状配線（14）ごとに流れ、
その為曲折点（Ａ）での電流集中が緩和される。
（ヘ）実施例 以下に本発明を図面を参照しながら詳細に説明する。
第１図は本発明の一実施例を示す平面図である。図
中、（11）は配線、（12）はスリットである。配線（1
1）は、シリコン半導体基板上に拡散領域やゲート電極
（ポリシリコン，ポリサイド等）を形成することにより
構成された個々の半導体デバイスを相互接続するもので
あり、アルミニウム（Al）又はアルミニウム・シリコン
（Al-Si）の蒸着又はスパッタ法による堆積とホトレジ
ストプロセスによるパターニングによって形成される。
多層配線の何層目に位置するかは任意であるが、下層は
集積度を向上する為に利用したいので、電源ライン（V
DD,VSS）等のように線幅が100μ〜200μにも達する配線
（11）は上層へと追いやられるのが普通である。尚、こ
のような電源ラインを要求するデバイスとしては、出力
バッファトランジスタ等があげられる。
中、（11）は配線、（12）はスリットである。配線（1
1）は、シリコン半導体基板上に拡散領域やゲート電極
（ポリシリコン，ポリサイド等）を形成することにより
構成された個々の半導体デバイスを相互接続するもので
あり、アルミニウム（Al）又はアルミニウム・シリコン
（Al-Si）の蒸着又はスパッタ法による堆積とホトレジ
ストプロセスによるパターニングによって形成される。
多層配線の何層目に位置するかは任意であるが、下層は
集積度を向上する為に利用したいので、電源ライン（V
DD,VSS）等のように線幅が100μ〜200μにも達する配線
（11）は上層へと追いやられるのが普通である。尚、こ
のような電源ラインを要求するデバイスとしては、出力
バッファトランジスタ等があげられる。
スリット（12）は、同図から明らかなように配線（1
1）の延在方向に対して平行に複数本設けられ、配線（1
1）曲折部（13）においては曲折に従ってスリット（1
2）も曲げられる。スリット（12）の幅は太くする必要
が無く、配線（11）が複数本の細状配線（14）に分離さ
れれば良いから、そのプロセスの最小設計ルールで一定
幅（３〜５μ）に形成する。スリット（12）の形成は配
線（11）のパターニング工程と同時的にエッチング加工
すれば良い。また、１つの細状配線（14）からその内側
の他の細状配線（14）へと電流（15）が流れないよう
に、曲折部（13）においてはスリット（12）は連続しな
ければならない。配線（12）はSiO2,SiN等の（層間）絶
縁膜上を延在させるので、スリット（12）内は前記絶縁
膜が露出することになる。
1）の延在方向に対して平行に複数本設けられ、配線（1
1）曲折部（13）においては曲折に従ってスリット（1
2）も曲げられる。スリット（12）の幅は太くする必要
が無く、配線（11）が複数本の細状配線（14）に分離さ
れれば良いから、そのプロセスの最小設計ルールで一定
幅（３〜５μ）に形成する。スリット（12）の形成は配
線（11）のパターニング工程と同時的にエッチング加工
すれば良い。また、１つの細状配線（14）からその内側
の他の細状配線（14）へと電流（15）が流れないよう
に、曲折部（13）においてはスリット（12）は連続しな
ければならない。配線（12）はSiO2,SiN等の（層間）絶
縁膜上を延在させるので、スリット（12）内は前記絶縁
膜が露出することになる。
斯る構成によれば、スリット（12）を設けたことによ
って曲折部（13）の配線（11）が複数本の細状配線（1
4）に分離されるので、曲折部（13）を流れる電流（1
5）は配線（11）が曲折する以前に各細状配線（14）ご
とに分散されることになる。エレクトロマイグレーショ
ン現象とは、配線（11）に一定値（約105A/cm2）以上の
大電流が流れた時に、素材であるAl原子が電子の移動方
向に移動する現象を指し、Al原子が移動した跡にボイド
が発生し、ボイド発生により配線断面積が減少し、電流
密度がさらに高くなり、ジュール熱による温度上昇が生
じ、ボイドの成長が加速され、そして断線に至るという
メカニズムで配線（11）の故障が発生する。また、Al原
子が移動し蓄積した場所にはヒロックが発生し、これが
近接配線間の短絡故障を生じる。すなわち、電流密度を
一定値以下としておけば、エレクトロマイグレーション
現象は生じないのである。
って曲折部（13）の配線（11）が複数本の細状配線（1
4）に分離されるので、曲折部（13）を流れる電流（1
5）は配線（11）が曲折する以前に各細状配線（14）ご
とに分散されることになる。エレクトロマイグレーショ
ン現象とは、配線（11）に一定値（約105A/cm2）以上の
大電流が流れた時に、素材であるAl原子が電子の移動方
向に移動する現象を指し、Al原子が移動した跡にボイド
が発生し、ボイド発生により配線断面積が減少し、電流
密度がさらに高くなり、ジュール熱による温度上昇が生
じ、ボイドの成長が加速され、そして断線に至るという
メカニズムで配線（11）の故障が発生する。また、Al原
子が移動し蓄積した場所にはヒロックが発生し、これが
近接配線間の短絡故障を生じる。すなわち、電流密度を
一定値以下としておけば、エレクトロマイグレーション
現象は生じないのである。
従って、本発明は電流（15）が各細状配線（14）に分
散され、細状配線（14）はスリット（12）によって個々
に分離されているので、曲折部（13）において電流（1
5）が一点に集中することが無く、電流密度が前記一定
値を超えることが無いので、エレクトロマイグレーショ
ン現象を防止できる。
散され、細状配線（14）はスリット（12）によって個々
に分離されているので、曲折部（13）において電流（1
5）が一点に集中することが無く、電流密度が前記一定
値を超えることが無いので、エレクトロマイグレーショ
ン現象を防止できる。
そして、本発明の最も特徴とする点は、図面から明ら
かなように内側のスリット（12）ほど遠方まで伸びてい
ることである。この様な形状としておけば、電流（15）
の特性に従って曲折点（13）に向かった電流（例えば、
図示13a）は、その位置から最も近い細状配線（例え
ば、図示14a）に必ず捕らえられるので、先の実施例よ
り電流（15）の分散を確実にできる。
かなように内側のスリット（12）ほど遠方まで伸びてい
ることである。この様な形状としておけば、電流（15）
の特性に従って曲折点（13）に向かった電流（例えば、
図示13a）は、その位置から最も近い細状配線（例え
ば、図示14a）に必ず捕らえられるので、先の実施例よ
り電流（15）の分散を確実にできる。
さらに、線幅が太い配線（11）下に層間絶縁膜を介し
て下層の配線（16）が延在するような場合、ストレスマ
イグレーションによる下層配線（16）の断線をも防止で
きる。ストレスマイグレーションとは、Alと絶縁膜との
熱膨張によるストレスによって引き起こされるものであ
り、線幅が太くなるほど他に与えるストレス量も大とな
るので下層の配線（16）の断線を引き起こすのである
が、本発明のようにスリット（12）を設ければストレス
も分散されるから、下層の配線（16）の断線も防止でき
るのである。
て下層の配線（16）が延在するような場合、ストレスマ
イグレーションによる下層配線（16）の断線をも防止で
きる。ストレスマイグレーションとは、Alと絶縁膜との
熱膨張によるストレスによって引き起こされるものであ
り、線幅が太くなるほど他に与えるストレス量も大とな
るので下層の配線（16）の断線を引き起こすのである
が、本発明のようにスリット（12）を設ければストレス
も分散されるから、下層の配線（16）の断線も防止でき
るのである。
（ト）発明の効果 以上説明した如く本発明によれば、幅広の配線（11）
の曲折部（13）に多数本のスリット（12）を設けたの
で、曲折部（13）における電流通路を複数に分散して、
曲折点（図示Ａ）のエレクトロマイグレーション発生を
防止できる利点を有する。
の曲折部（13）に多数本のスリット（12）を設けたの
で、曲折部（13）における電流通路を複数に分散して、
曲折点（図示Ａ）のエレクトロマイグレーション発生を
防止できる利点を有する。
また、曲折部（13）の下に下層配線（16）を有する構
成では、幅広の配線（11）が下層配線（16）に与えるス
トレスをもスリット（12）によって分散できるので、下
層配線（16）のストレスマイグレーションによる故障を
も防止できる利点を有する。
成では、幅広の配線（11）が下層配線（16）に与えるス
トレスをもスリット（12）によって分散できるので、下
層配線（16）のストレスマイグレーションによる故障を
も防止できる利点を有する。
従って本発明によれば、信頼性の高い多層配線構造と
することができる。
することができる。
第１図は本発明を説明するための平面図、第２図は従来
例を説明するための断面図である。
例を説明するための断面図である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3205 - 21/3213 H01L 21/768
Claims (1)
- 【請求項１】直角又は直角に近い角度で曲折し延在する
電極配線を具備する半導体集積回路において、 前記曲折部に前記電極配線の延在方向と平行に延在する
複数本のスリットを設け、前記スリットは前記曲折部の
内側において遠方まで伸びていることを特徴とする半導
体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34120989A JP2931346B2 (ja) | 1989-12-27 | 1989-12-27 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34120989A JP2931346B2 (ja) | 1989-12-27 | 1989-12-27 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03200331A JPH03200331A (ja) | 1991-09-02 |
| JP2931346B2 true JP2931346B2 (ja) | 1999-08-09 |
Family
ID=18344225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34120989A Expired - Lifetime JP2931346B2 (ja) | 1989-12-27 | 1989-12-27 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2931346B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19936862C1 (de) * | 1999-08-05 | 2001-01-25 | Siemens Ag | Kontaktierung von Metalleiterbahnen eines integrierten Halbleiterchips |
| US7392497B2 (en) * | 2004-07-20 | 2008-06-24 | International Business Machines Corporation | Regular routing for deep sub-micron chip design |
-
1989
- 1989-12-27 JP JP34120989A patent/JP2931346B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03200331A (ja) | 1991-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4812419A (en) | Via connection with thin resistivity layer | |
| US6678951B2 (en) | Method of forming electrical interconnects having electromigration-inhibiting plugs | |
| JP3287181B2 (ja) | 多層配線の接続構造 | |
| JPH11168102A (ja) | 半導体装置 | |
| JPH0130304B2 (ja) | ||
| JP2931346B2 (ja) | 半導体集積回路 | |
| JP3106493B2 (ja) | 半導体装置 | |
| JPH10214893A (ja) | 半導体集積回路装置 | |
| US6433287B1 (en) | Connection structure | |
| US7241685B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPS63143845A (ja) | 半導体集積回路装置 | |
| JPS59144171A (ja) | 半導体集積回路装置 | |
| JP2630845B2 (ja) | 半導体集積回路 | |
| JPH0286160A (ja) | 半導体装置 | |
| EP0035793B2 (en) | Semiconductor integrated circuit device | |
| JP3222566B2 (ja) | 半導体集積回路の多層配線構造 | |
| JP2738145B2 (ja) | 半導体装置 | |
| JPH05226584A (ja) | 集積回路装置 | |
| JPH04188753A (ja) | 多層配線半導体装置 | |
| JPH02183536A (ja) | 半導体装置 | |
| JPH0338832A (ja) | 半導体装置の配線構造 | |
| JPH09266205A (ja) | 配線構造およびそれを用いた半導体装置 | |
| JPH0334545A (ja) | 半導体装置の製造方法 | |
| JP2630845C (ja) | ||
| JPH0719778B2 (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090521 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 11 |