JPS5922291A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPS5922291A JPS5922291A JP57132752A JP13275282A JPS5922291A JP S5922291 A JPS5922291 A JP S5922291A JP 57132752 A JP57132752 A JP 57132752A JP 13275282 A JP13275282 A JP 13275282A JP S5922291 A JPS5922291 A JP S5922291A
- Authority
- JP
- Japan
- Prior art keywords
- strobe signal
- column address
- signal
- data
- address strobe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体記憶装置のデータ読み出しモード、特
にページモードとニブルモードの両モードを同一メモリ
上において実現することができる半導体記憶装置に関す
るものである。
にページモードとニブルモードの両モードを同一メモリ
上において実現することができる半導体記憶装置に関す
るものである。
従来、ダイナミック型半導体記憶装置のデータ読み出し
方法の1つのモードとしてページ・モードがあった。こ
のモードの場合の半導体記憶装置に与えられる外部信号
の読み出し時のタイミングを第1図に示す。この場合、
まず、外部ロウ・アドレス・ストローブ信号(Ext−
RAS)が”L”の活性化状態になり、これをトリガと
してロウ・アドレスが半導体記憶装置内に取り込まれ、
このアドレスに対応した1本のワード線が選択される。
方法の1つのモードとしてページ・モードがあった。こ
のモードの場合の半導体記憶装置に与えられる外部信号
の読み出し時のタイミングを第1図に示す。この場合、
まず、外部ロウ・アドレス・ストローブ信号(Ext−
RAS)が”L”の活性化状態になり、これをトリガと
してロウ・アドレスが半導体記憶装置内に取り込まれ、
このアドレスに対応した1本のワード線が選択される。
次に、外部コラム・アドレス・ストローブ信号(Ext
φふ茗)が”1.+1の活性状態になり、これをトリガ
としてコラム・アドレスが半導体記憶装置内に取り込ま
れ、このアドレスに対応した1本のディジット線が選択
され、1つのメモリ・セルの情報が読み出される。つい
で、外部コラム・アドレス・ストローブ信号(Ext−
(”AS )が”H′ルベルの不活性状態になり、コラ
ム・デコーダおよびデータ出力回路がリセットされる。
φふ茗)が”1.+1の活性状態になり、これをトリガ
としてコラム・アドレスが半導体記憶装置内に取り込ま
れ、このアドレスに対応した1本のディジット線が選択
され、1つのメモリ・セルの情報が読み出される。つい
で、外部コラム・アドレス・ストローブ信号(Ext−
(”AS )が”H′ルベルの不活性状態になり、コラ
ム・デコーダおよびデータ出力回路がリセットされる。
次いで、再び外部コラム・アドレス・ストローブ信号(
Ext・石化)が”L”になり、異なったコラム・アド
レスが取り込まれ、そのアドレスに対応したディジット
線が選択され、データが読み出される。この場合、ロウ
・アドレスは同一状態を保っているので、ページ・モー
ドはロウ・アドレスで選択される1本のワード線に接続
されるメモリ・セルを、コラム・アドレスを変化させる
ことにより、ディジット線を切り換え、順次読み出すモ
ードということができる。しかし、このページ・モード
だけが可能な半導体記憶装置では外部コラム・アドレス
・ストローブ信号(Ext P CAS )を”■1”
にするたびにコラム・デコーダがリセットされ、次に外
部コラム・アドレス・ストローブ信号(Ext e C
AS ’)が”L”になるときに、再び外部からコラム
・アドレス信号を与えなければコラム・アドレスが決定
できない構造になっている。このことについて更に説明
すると、CASバッファは第2図に示すように、外部コ
ラム・アドレス・ストローブ信号(Ext・W)と同期
した内部クロックInt−CAS 、 Int。
Ext・石化)が”L”になり、異なったコラム・アド
レスが取り込まれ、そのアドレスに対応したディジット
線が選択され、データが読み出される。この場合、ロウ
・アドレスは同一状態を保っているので、ページ・モー
ドはロウ・アドレスで選択される1本のワード線に接続
されるメモリ・セルを、コラム・アドレスを変化させる
ことにより、ディジット線を切り換え、順次読み出すモ
ードということができる。しかし、このページ・モード
だけが可能な半導体記憶装置では外部コラム・アドレス
・ストローブ信号(Ext P CAS )を”■1”
にするたびにコラム・デコーダがリセットされ、次に外
部コラム・アドレス・ストローブ信号(Ext e C
AS ’)が”L”になるときに、再び外部からコラム
・アドレス信号を与えなければコラム・アドレスが決定
できない構造になっている。このことについて更に説明
すると、CASバッファは第2図に示すように、外部コ
ラム・アドレス・ストローブ信号(Ext・W)と同期
した内部クロックInt−CAS 、 Int。
CASを発生する構成になっていた。この内、Int・
CASはアドレス・バッファ回路に入力され、これをト
リガとして、コラム・アドレス信号(aO〜&7)が発
生される。まだ、Int−6西は一例として第3図に示
すコラム・デコーダに入力され、Ext IICASが
”H″の期間、ノードAを7H”レベルにプリチャージ
し、デコーダをリセットする。その状態から、コラム・
アドレス信号(a o−a s )が入力され、コラム
・アドレス信号(a o〜a 5 )まですべて”LI
+レベルで、トランジスタ(Tri−Trs)がすべて
オフしているデコーダだけ、ブリ・チャージされだノー
ドへの電位を″H++レベルのまま保ち、他のデコーダ
のノードAは、すべて冗゛2レベルになる。従って、ノ
ードAが°H°“のデコーダだけトランジスタ(Tr7
)がオンしており、110線とディジット線は導通する
。しだがって、ExteCASがH”になればコラム・
デコーダがリセットされ、L”′になればInt・CA
Sが発生し、これにより、コラム・アドレス信号が発生
され、デコーダを動作させる構成となっている。
CASはアドレス・バッファ回路に入力され、これをト
リガとして、コラム・アドレス信号(aO〜&7)が発
生される。まだ、Int−6西は一例として第3図に示
すコラム・デコーダに入力され、Ext IICASが
”H″の期間、ノードAを7H”レベルにプリチャージ
し、デコーダをリセットする。その状態から、コラム・
アドレス信号(a o−a s )が入力され、コラム
・アドレス信号(a o〜a 5 )まですべて”LI
+レベルで、トランジスタ(Tri−Trs)がすべて
オフしているデコーダだけ、ブリ・チャージされだノー
ドへの電位を″H++レベルのまま保ち、他のデコーダ
のノードAは、すべて冗゛2レベルになる。従って、ノ
ードAが°H°“のデコーダだけトランジスタ(Tr7
)がオンしており、110線とディジット線は導通する
。しだがって、ExteCASがH”になればコラム・
デコーダがリセットされ、L”′になればInt・CA
Sが発生し、これにより、コラム・アドレス信号が発生
され、デコーダを動作させる構成となっている。
一方、近来、ニブル・モードなる新しいデータ読み出し
方法が提案され実用化されようとしている。このモード
の場合、外部入力信号の読み出し時のタイミング関係を
第4図に示す。また、64にビット会ダイナミック・R
AMについて、この構成法の一例を第5図に示す。すな
わち、第5図は従来のニブル・モー ド用能な半導体記
憶装置を示す回路構成図である。同図において、(MO
)はマトリックス状に配列したメモリ・七ノへ (CB
)はCASバッファ、(RB)はRASバッファ、(R
D)はロウ・デコーダ、(CD)ハコラム・デコーダ、
(AO) 〜(A7)はアドレス・バッファ回路、(D
RI)〜(DR4)はデータ拳レジスタ、(DSl)〜
(DS4)はデータ・セレクト・シフト・レジスタ、(
SA)はセンス・アンプ、(SWt ) (SWt )
はスイッチ、(OB)は出力バッファである。
方法が提案され実用化されようとしている。このモード
の場合、外部入力信号の読み出し時のタイミング関係を
第4図に示す。また、64にビット会ダイナミック・R
AMについて、この構成法の一例を第5図に示す。すな
わち、第5図は従来のニブル・モー ド用能な半導体記
憶装置を示す回路構成図である。同図において、(MO
)はマトリックス状に配列したメモリ・七ノへ (CB
)はCASバッファ、(RB)はRASバッファ、(R
D)はロウ・デコーダ、(CD)ハコラム・デコーダ、
(AO) 〜(A7)はアドレス・バッファ回路、(D
RI)〜(DR4)はデータ拳レジスタ、(DSl)〜
(DS4)はデータ・セレクト・シフト・レジスタ、(
SA)はセンス・アンプ、(SWt ) (SWt )
はスイッチ、(OB)は出力バッファである。
次に、上記構成による半導体記憶装置の動作について説
明する。まず、外部ロウ・アドレス・ストローブ信号(
Ext−RAS )が”L′になり、とれをトリガとし
てアドレス・バッファ回路(AO)〜(八7)が動作し
、ロウ・アドレス信号(a o”a 7 )が半導体記
憶装置内に取り込まれ、256本のワード線(WLO)
〜(WL255 ) の内の1本が、ロウ・デコー
ダ(RD)により選択される。次に、外部コラム・アド
レス・ストローブ信号(Ext−CAS )がL″にな
り、これをトリガとしてアドレス・バッファ回路(AO
)〜(A7)が動作する。このうち、アドレス・バッフ
ァ回路(Ao )〜(A5)のアドレス信号(aO〜a
5)がコラム・デコーダ(CD)に入力され、256本
のディジット線(DLO)〜(DI、255) の内
から、4本のディジット線が選択される。しだかって、
この4本のディジット線上に現われていたメモリ・セル
(MC)の情報は4対の■10線(I/101)〜(工
104)を通って、データ・レジスタ(DRI)〜(D
R4)に格納される。次に、残りのアドレス・バッファ
回路(八6)および(八7)のコラム・アドレス信号(
a6)および(a7)がデータ・セレクト・シフト・レ
ジスタ(DSl)〜(DS4)に入力され、4個のスイ
ッチ(SWl)〜(8w4)の内の1つがオンし、デー
タ・レジスタの内容が出力バッファ回路(OB)を通っ
て、出力される。この時、第4図に示しだように、外部
ロウ・アドレス・ストローブ信号(Ext−化体)をL
゛にしたまま、外部コラム・アドレス・ストローブ信号
(Ext・へも)を一度゛H″にし、再び”L“にする
と、シフト・レジスタが動作し、選択されたスイッチが
オフし、次のスイッチがオンする。−例として、アドレ
ス・バッファ回路(A6)および(A7 )のコラム・
アドレス信号(a6)および(a7)により、スイッチ
(SWl)が選択されオンしていたとすると、シフト・
レジスタ(DSI )が1つ動き、スイッチ(SWt)
をオフとすると共に、スイッチ(SW2 )がオンにな
る。
明する。まず、外部ロウ・アドレス・ストローブ信号(
Ext−RAS )が”L′になり、とれをトリガとし
てアドレス・バッファ回路(AO)〜(八7)が動作し
、ロウ・アドレス信号(a o”a 7 )が半導体記
憶装置内に取り込まれ、256本のワード線(WLO)
〜(WL255 ) の内の1本が、ロウ・デコー
ダ(RD)により選択される。次に、外部コラム・アド
レス・ストローブ信号(Ext−CAS )がL″にな
り、これをトリガとしてアドレス・バッファ回路(AO
)〜(A7)が動作する。このうち、アドレス・バッフ
ァ回路(Ao )〜(A5)のアドレス信号(aO〜a
5)がコラム・デコーダ(CD)に入力され、256本
のディジット線(DLO)〜(DI、255) の内
から、4本のディジット線が選択される。しだかって、
この4本のディジット線上に現われていたメモリ・セル
(MC)の情報は4対の■10線(I/101)〜(工
104)を通って、データ・レジスタ(DRI)〜(D
R4)に格納される。次に、残りのアドレス・バッファ
回路(八6)および(八7)のコラム・アドレス信号(
a6)および(a7)がデータ・セレクト・シフト・レ
ジスタ(DSl)〜(DS4)に入力され、4個のスイ
ッチ(SWl)〜(8w4)の内の1つがオンし、デー
タ・レジスタの内容が出力バッファ回路(OB)を通っ
て、出力される。この時、第4図に示しだように、外部
ロウ・アドレス・ストローブ信号(Ext−化体)をL
゛にしたまま、外部コラム・アドレス・ストローブ信号
(Ext・へも)を一度゛H″にし、再び”L“にする
と、シフト・レジスタが動作し、選択されたスイッチが
オフし、次のスイッチがオンする。−例として、アドレ
ス・バッファ回路(A6)および(A7 )のコラム・
アドレス信号(a6)および(a7)により、スイッチ
(SWl)が選択されオンしていたとすると、シフト・
レジスタ(DSI )が1つ動き、スイッチ(SWt)
をオフとすると共に、スイッチ(SW2 )がオンにな
る。
このように、ニブル・モードでは外部ロウ嗜アドレス・
ストローブ信号(Ext−RAS )をL”にしたまま
、外部コラム・アドレス・ストローブ信号(Ext −
CAS )を“L”→”HII→”L”→”H”として
いくと、外部アドレスには無関係に、シフト・レジスタ
(DSl)〜(DS4)が動作することによって、デー
タ・レジスタ(DRI)〜(DR4)に格納されたデー
タが順次読み出される。このように、ニブル・モードは
ページ・モードと異なり、コラム・アドレスによらずデ
ータが読み出されるので、アドレス・バッファ回路(八
〇)〜(A7)を動作させる必要か力く、高速にデータ
を読み出すことができる。
ストローブ信号(Ext−RAS )をL”にしたまま
、外部コラム・アドレス・ストローブ信号(Ext −
CAS )を“L”→”HII→”L”→”H”として
いくと、外部アドレスには無関係に、シフト・レジスタ
(DSl)〜(DS4)が動作することによって、デー
タ・レジスタ(DRI)〜(DR4)に格納されたデー
タが順次読み出される。このように、ニブル・モードは
ページ・モードと異なり、コラム・アドレスによらずデ
ータが読み出されるので、アドレス・バッファ回路(八
〇)〜(A7)を動作させる必要か力く、高速にデータ
を読み出すことができる。
更に説明すると、従来のニブル・モードだけが可能な半
導体記憶装置では第6図および第7図に示すように、コ
ラム・デコーダはInt−RAS信号によりブリ・チャ
ージされ、リセットされていた。
導体記憶装置では第6図および第7図に示すように、コ
ラム・デコーダはInt−RAS信号によりブリ・チャ
ージされ、リセットされていた。
従って、Ext @RASがL”の周期はFJxt ”
CASを”H”としてもコラム・デコーダがリセット
されるより、リセットされる構成になっているので、E
xt−R’ASが”L”の間、シフト・レジスタとして
動作可能となっでいたが、このことはいいかえればEx
t−”jXsのザイクル毎にコラム・アドレスを変化で
きるページ・モードは不可能であった。
CASを”H”としてもコラム・デコーダがリセット
されるより、リセットされる構成になっているので、E
xt−R’ASが”L”の間、シフト・レジスタとして
動作可能となっでいたが、このことはいいかえればEx
t−”jXsのザイクル毎にコラム・アドレスを変化で
きるページ・モードは不可能であった。
しかしながら、従来の半導体記憶装置ではページ・モー
ドとニブル・モードは全く半導体記憶装置内の動作が異
なるのにもかかわらず、第1図および第4図に示すよう
に、外部ロウ・アドレス・ストローブ信号(Ext−R
AS)および外部コラム・アドレス酔ストローブ信号(
Ext−υ罷)のタイミング関係が全く同一であるので
、ページ−モードとニブル・モードの両者を区別できず
、同一の半導体記憶装置上では両モードを用いることが
できず、どちらか一方のモードしか実行できない欠点が
あった。
ドとニブル・モードは全く半導体記憶装置内の動作が異
なるのにもかかわらず、第1図および第4図に示すよう
に、外部ロウ・アドレス・ストローブ信号(Ext−R
AS)および外部コラム・アドレス酔ストローブ信号(
Ext−υ罷)のタイミング関係が全く同一であるので
、ページ−モードとニブル・モードの両者を区別できず
、同一の半導体記憶装置上では両モードを用いることが
できず、どちらか一方のモードしか実行できない欠点が
あった。
したがって、この発明の目的はページ・モードとニブル
・モードの両モードを同一メモリ上において実行するこ
とができる半導体記憶装置を提供するものである。
・モードの両モードを同一メモリ上において実行するこ
とができる半導体記憶装置を提供するものである。
このような目的を達成するだめ、この発明はメモリ内部
にデータ・セレクト・シフト・レジスタの数に相当する
ビット構成のカウンタを設け、このカウンタが外部ロウ
・アドレス・ストローブ信号をL″の状態で、かつ外部
コラム・アドレス・ストローブ信号が”L″から”H”
になる時だけ、カウント・アップするように構成し、こ
のカウンタがデーターセレクト−シフト−レジスタの数
までカウント・アップした際のみ、強制的にコラム・デ
コーダおよびデータ・セレクト・シフト・レジスタをリ
セットするものであり、以下実施例を用いて詳細に説明
する。
にデータ・セレクト・シフト・レジスタの数に相当する
ビット構成のカウンタを設け、このカウンタが外部ロウ
・アドレス・ストローブ信号をL″の状態で、かつ外部
コラム・アドレス・ストローブ信号が”L″から”H”
になる時だけ、カウント・アップするように構成し、こ
のカウンタがデーターセレクト−シフト−レジスタの数
までカウント・アップした際のみ、強制的にコラム・デ
コーダおよびデータ・セレクト・シフト・レジスタをリ
セットするものであり、以下実施例を用いて詳細に説明
する。
第8図はこの発明に係る半導体記憶装置の一実施例を示
す回路構成図であり、−例として64にダイナミックR
AMの場合を示す。同図において、(COT)はデータ
・セレクト・シフト・レジスタ(DSI)〜(DS4)
の数に相当するビット(この場合4ビツト)から構成さ
れるカウンタであり、外部ロウ・アドレス・ストローブ
信号(Ext −RAS )がL”で、かつ外部コラム
・アドレス・ストローブ信号(Ext −CAS )が
”L”から”■(”だなるときだけ、このカウンタ(C
OT)がカウント・アップする。
す回路構成図であり、−例として64にダイナミックR
AMの場合を示す。同図において、(COT)はデータ
・セレクト・シフト・レジスタ(DSI)〜(DS4)
の数に相当するビット(この場合4ビツト)から構成さ
れるカウンタであり、外部ロウ・アドレス・ストローブ
信号(Ext −RAS )がL”で、かつ外部コラム
・アドレス・ストローブ信号(Ext −CAS )が
”L”から”■(”だなるときだけ、このカウンタ(C
OT)がカウント・アップする。
そして、このカウンタ(COT )がデータ・セレクト
・シフト・レジスタ(DSI)〜(DS4)の数までカ
ウント・アップしたとき、リセット信号を出力し、コラ
ム・デコーダ(CD)およびデータ・セレクト・シフト
・レジスタ(DSI)〜(DS4)を強制的にリセット
する。
・シフト・レジスタ(DSI)〜(DS4)の数までカ
ウント・アップしたとき、リセット信号を出力し、コラ
ム・デコーダ(CD)およびデータ・セレクト・シフト
・レジスタ(DSI)〜(DS4)を強制的にリセット
する。
なお、前記CASバッファ(CB)には前記カウンタ(
COT)から出力する4ピツト・カウント・アップ信号
の入力によってトリガされ、内部CAS信号を発生する
機能が付加されている。すなわち、第9図に示すように
、CAS系の信号を2種類(CASA 。
COT)から出力する4ピツト・カウント・アップ信号
の入力によってトリガされ、内部CAS信号を発生する
機能が付加されている。すなわち、第9図に示すように
、CAS系の信号を2種類(CASA 。
CASB )を発生するように構成されている。また
、コラム・デコーダ(CD)は第10図に示すように構
成されている。また、データ・セレクト・シフト・レジ
スタ(DSI)〜(DS4)はその1段のみを第11図
に示す。したがって、この第11図に示す回路を4段シ
リアルに接続するが、入力するコラム−アドレス信号の
みが異なるものである。すなわち(’a6.a7)、(
a6.a7)l (a6・a7)+(a6.a7)の4
組である。
、コラム・デコーダ(CD)は第10図に示すように構
成されている。また、データ・セレクト・シフト・レジ
スタ(DSI)〜(DS4)はその1段のみを第11図
に示す。したがって、この第11図に示す回路を4段シ
リアルに接続するが、入力するコラム−アドレス信号の
みが異なるものである。すなわち(’a6.a7)、(
a6.a7)l (a6・a7)+(a6.a7)の4
組である。
次に上記構成による半導体記憶装置の動作について説明
する。まず、両モードで動作する場合について第9図お
よび第10図を参照して説明する。
する。まず、両モードで動作する場合について第9図お
よび第10図を参照して説明する。
今、カウンタ(COT)は外部ロウ・アドレス・ストロ
ーブ信号(Ext −RAS )が“L”の状態で、外
部コラム・アドレス・ストローブ信号(Ext−CAS
)がL″の状態から”H”の状態の変化をトリガ、と
して、カウンタ(COT)がカウント−アップするよう
に構成されているので、時刻Eでカウンタ(COT )
は4ビツト目をカウントする。この時点でカウンタ(C
OT)からCASバッファ回路(CB)Kカウント・ア
ップの信号が送られ、これをトリガとして、第1の内部
コラム・アドレス・ストローブ信号(Int・6豆)が
”Hnの状態になる。一方、第2の内部コラム・アドレ
ス・ストローブ信号(Int司ASB)はカウンタ(C
OT)とは独立に、外部コラム・アドレス・ストローブ
信号(Ext −CAS )と同期してCASバッファ
回路(CB)から出力される信号である。寸だ、第1の
内部コラム・アドレス・ストローブ信号(Int−CA
SA )を第1の内部コラムeアドレス・ストローブ信
号(Int−CASA )に同期して発生し、第1の内
部コラム・アドレス・ストローブ信号(Int−CAS
A)のL11の状態から”H”の状態への立上がりをト
リガとして、コラム・アドレスを発生するようにアドレ
ス・バッファ回路全構成しておき、また、コラム・デコ
ーダ(CD)を第10図に示すように構成すれば、時刻
Aで、第1の内部コラム・アドレス・ストローブ信号(
Int・6百めが“L”の状態から”H”の状態になり
、内部コラム・アドレス信号が発生され、それが第10
図に示すコラム・アドレス回路(Ao=As)に入力さ
れ、それによって、コラム・デコーダ(CD)が選択さ
れる。そして、時刻Bではデコーダがリセットされない
ので、っづ<T2の期間がニブル・モードになる。同様
に、T3.T4の期間も、ニブル・モードになる。また
、時刻Eで、コラム・デローブ(CD)がリセットされ
、一方、時刻Fでは再び第1の内部コラム・アドレス・
ネトローブ信号(Int −CASA )がL”の状態
から“H”の状態になり、内部コラム・アドレス信号が
発生されるので、期間T5はページ・モードになる。ま
だ、これKつづ(、T 6 、T 7 z T sの期
間はニブル争モードになる。そして、時刻Jで再びコラ
ム・デコーダ(CD)がリセットされる。次に、第11
図に示すデータ・セレクト・シフト・レジスタ(DSI
)〜(DS4)の動作について第9図を参照して説明す
る。今、コラム・アドレス信号a6−a7 = ”L″
レベル期間T1に入力されたとすると、4つのシフト・
レジスタの内、3つのノード(1G)の電位はトランジ
スタ(TR22)あるいは(TR23)がオンして、″
′H″レベルから、L“レベルになり、1つだけH”レ
ベルのままで、YINが”H“ルベルのまま保持される
。このYINは自分自身の段のトランジスタ(TR12
) lおよび(TR]4) 、そして、次段のトランジ
スタ(TRII) 、 (TR15)のゲートに入力さ
れる。従って、自段のノード(11)は“L”レベルに
、ノード(13)は”■“ルベルになる。つぎに、時刻
Bでは外部コラム・アドレス・ストローブ信号(Ezt
−CAS )に同期して発生する内部CAS入力信号I
nt−CA3Bが”H”レベルになる。従ってノード(
12)は”LIIレベルの1まで、ノード(14)は”
H”レベルになる。ゆえに、)ランジスタ(TR17)
がオンし、ノード(15)が”■1ルベルに充電され、
従って、トランジスタ(TR2o )がオンすることK
より、ノード(16)がL”レベルになる。即ち、期間
TIが選択されたシフト・レジスタが時刻Bで非選択に
なる。一方、次段では期間T1でトランジスタ(TRI
I) l (TR15)がオンすることにより、ノ
ード(11)が“H11レベルになり、ノード(13)
がL”レベルになる。従って、時刻Bではノード(12
)がH”レベルになり、ノード(14)はL”レベルの
itである。従って、トランジスタ(TR19)がオン
し、ノード(16)は再び“H”レベルに充電され選択
される。このようにして、外部コラム・アドレス・スト
ローブ信号(Ext−CAS )がL″→”H“′→”
L”→”、(TIをくりかえせば、シフト・レジスタは
どんどんシフトしていく。ところが、時刻Eでは第1の
内部コラム・アドレス・ストローブ信号(Int−CA
SA )が1H“°レベルになるので、4個のシフト・
レジスタのトランジスタ(TR21)がすべてオンし、
ノード(16)はすべてH”レベルに充電され、デコー
ダはリセットされ、次の期間T5でのページ・モードを
可能にする。
ーブ信号(Ext −RAS )が“L”の状態で、外
部コラム・アドレス・ストローブ信号(Ext−CAS
)がL″の状態から”H”の状態の変化をトリガ、と
して、カウンタ(COT)がカウント−アップするよう
に構成されているので、時刻Eでカウンタ(COT )
は4ビツト目をカウントする。この時点でカウンタ(C
OT)からCASバッファ回路(CB)Kカウント・ア
ップの信号が送られ、これをトリガとして、第1の内部
コラム・アドレス・ストローブ信号(Int・6豆)が
”Hnの状態になる。一方、第2の内部コラム・アドレ
ス・ストローブ信号(Int司ASB)はカウンタ(C
OT)とは独立に、外部コラム・アドレス・ストローブ
信号(Ext −CAS )と同期してCASバッファ
回路(CB)から出力される信号である。寸だ、第1の
内部コラム・アドレス・ストローブ信号(Int−CA
SA )を第1の内部コラムeアドレス・ストローブ信
号(Int−CASA )に同期して発生し、第1の内
部コラム・アドレス・ストローブ信号(Int−CAS
A)のL11の状態から”H”の状態への立上がりをト
リガとして、コラム・アドレスを発生するようにアドレ
ス・バッファ回路全構成しておき、また、コラム・デコ
ーダ(CD)を第10図に示すように構成すれば、時刻
Aで、第1の内部コラム・アドレス・ストローブ信号(
Int・6百めが“L”の状態から”H”の状態になり
、内部コラム・アドレス信号が発生され、それが第10
図に示すコラム・アドレス回路(Ao=As)に入力さ
れ、それによって、コラム・デコーダ(CD)が選択さ
れる。そして、時刻Bではデコーダがリセットされない
ので、っづ<T2の期間がニブル・モードになる。同様
に、T3.T4の期間も、ニブル・モードになる。また
、時刻Eで、コラム・デローブ(CD)がリセットされ
、一方、時刻Fでは再び第1の内部コラム・アドレス・
ネトローブ信号(Int −CASA )がL”の状態
から“H”の状態になり、内部コラム・アドレス信号が
発生されるので、期間T5はページ・モードになる。ま
だ、これKつづ(、T 6 、T 7 z T sの期
間はニブル争モードになる。そして、時刻Jで再びコラ
ム・デコーダ(CD)がリセットされる。次に、第11
図に示すデータ・セレクト・シフト・レジスタ(DSI
)〜(DS4)の動作について第9図を参照して説明す
る。今、コラム・アドレス信号a6−a7 = ”L″
レベル期間T1に入力されたとすると、4つのシフト・
レジスタの内、3つのノード(1G)の電位はトランジ
スタ(TR22)あるいは(TR23)がオンして、″
′H″レベルから、L“レベルになり、1つだけH”レ
ベルのままで、YINが”H“ルベルのまま保持される
。このYINは自分自身の段のトランジスタ(TR12
) lおよび(TR]4) 、そして、次段のトランジ
スタ(TRII) 、 (TR15)のゲートに入力さ
れる。従って、自段のノード(11)は“L”レベルに
、ノード(13)は”■“ルベルになる。つぎに、時刻
Bでは外部コラム・アドレス・ストローブ信号(Ezt
−CAS )に同期して発生する内部CAS入力信号I
nt−CA3Bが”H”レベルになる。従ってノード(
12)は”LIIレベルの1まで、ノード(14)は”
H”レベルになる。ゆえに、)ランジスタ(TR17)
がオンし、ノード(15)が”■1ルベルに充電され、
従って、トランジスタ(TR2o )がオンすることK
より、ノード(16)がL”レベルになる。即ち、期間
TIが選択されたシフト・レジスタが時刻Bで非選択に
なる。一方、次段では期間T1でトランジスタ(TRI
I) l (TR15)がオンすることにより、ノ
ード(11)が“H11レベルになり、ノード(13)
がL”レベルになる。従って、時刻Bではノード(12
)がH”レベルになり、ノード(14)はL”レベルの
itである。従って、トランジスタ(TR19)がオン
し、ノード(16)は再び“H”レベルに充電され選択
される。このようにして、外部コラム・アドレス・スト
ローブ信号(Ext−CAS )がL″→”H“′→”
L”→”、(TIをくりかえせば、シフト・レジスタは
どんどんシフトしていく。ところが、時刻Eでは第1の
内部コラム・アドレス・ストローブ信号(Int−CA
SA )が1H“°レベルになるので、4個のシフト・
レジスタのトランジスタ(TR21)がすべてオンし、
ノード(16)はすべてH”レベルに充電され、デコー
ダはリセットされ、次の期間T5でのページ・モードを
可能にする。
なお、以上の実施例では4ピツトの場合について説明し
たが、8ビツト、16ビツトあるいはそれ以上のピット
についても同様にできることはもちろんである。
たが、8ビツト、16ビツトあるいはそれ以上のピット
についても同様にできることはもちろんである。
以上詳細に説明したように、この発明に係る半導体記憶
装置によれば外部ロウ・アドレス・ストローブ信号(E
xt−RAS )−が”L”レベルで、しかも外部コラ
ム・アドレス−ストローブ信号(Ext・■勢)が”L
I+レベルから”H”レベルに変化することをトリガと
して、カウント・アップするカウンタを設け、このカウ
ンタの出力により、ページ・モードおよびニブル・モー
ドに切り替えられるため、同一の半導体記憶装置におい
て、ページ・モードおよびニブル・モードの2つのモー
ドで動作させることができる効果がある。
装置によれば外部ロウ・アドレス・ストローブ信号(E
xt−RAS )−が”L”レベルで、しかも外部コラ
ム・アドレス−ストローブ信号(Ext・■勢)が”L
I+レベルから”H”レベルに変化することをトリガと
して、カウント・アップするカウンタを設け、このカウ
ンタの出力により、ページ・モードおよびニブル・モー
ドに切り替えられるため、同一の半導体記憶装置におい
て、ページ・モードおよびニブル・モードの2つのモー
ドで動作させることができる効果がある。
第1図は従来のページ・モードの入力信号を示すタイミ
ング図、第2図は従来のページ・モード可能な半導体記
憶装置の内部CAS入力信号す波形図、第3図は第2図
のページ・モード可能な半導体記憶装置のコラム・デコ
ーダ回路を示す回路図、第4図は従来のニブル・モード
の入力信号を示すタイミング図、第5図は従来のニブル
・モード可能な半導体記憶装置を示す回路構成図、第6
図は、第5図における内部RASおよび内部CASを示
す信号波形図、第7図は第5図におけるコラム・デコー
ダ回路を示す回路図、第8図はこの発明に係る半導体記
憶装置の一実施例を示す回路構成図、第9図は第8図(
おける内部CAS入力信号す波形図、第10図は第8図
におけるコラム・デコーダ回路を示す回路図、第11図
は第8図におけるデータ・セレクト・シフト・レジスタ
回路を示す回路図である。 (MC) −・・・メモリセル、(CB)−・・・CA
Sバッファ、(RB)・11@会RASバツフア、(R
D)・・・・ロウ・テコ−p−1((p) a e a
−コラム・デコーダ、(八〇)〜(A7)・・・・ア
ドレス・バッファ回ds、(DRt)〜(DR4)
・−・拳データ・レジスタ、(DSI)〜(DS4)
−−@ −データ・セレクト・シフト拳しジンタ、(
S八)・・・Φセンス・アン7’、(SWx)〜−(S
W4) ・・φ・スイッチ、(OB)・・・・出力バ
ッファ、(COT)・@*@カウンタ。 なお、図中、同一符号は同一または相当部分を示す。 代理人 葛 野 信 − 第5図 第6図 第7図 第9図 第10図 AOA+ 力 第11図 手続補正計(自発) 特許庁長官殿 1、事件の表示 特願昭 57−132752号
2、発明の名利、 半導体記憶装置 3 補正をする台 事件どの関係 持許出19(1人 0:、所 東Jハ゛都f代用区丸の内皿J″J
−12音3汁名 (ろ・(601) 二菱゛爪機抹
式会社代表り片+1.+仁八部 4、代理人 作 所 東京都P代1−1.1区九の内皿i’
−1tJ 2番3け21、を才 16))ス 5、補正の対象 (11明細書の特許請求の範囲の欄 (2)明細書の発明の詳細な説明の欄 6、補正の内容 (11明細書の特許請求の範囲を別紙のとおり補正する
。 (2)同省第13頁第4行のr(’6+”7)Jを[(
a6.a、 ) Jと補正する。 (3)同書第14頁第12〜13行のJ(Int、Cλ
Sλ)」をr (Int、CASA) Jと補正する。 −以 上 別 紙 [データを記憶保持する(2 M X 2 N )個の
メモリ・セルと、このメモリ・セルにデータを書き込む
書き込み手段と、このメモリ・セルからデータを読み出
す読み出し手段と、外部から入力する(M+N)個の外
部アドレス信号を時分割し、外部ロウ・アドレス・スト
ローブ信号をトリガとしてM個のロウ・アドレス信号お
よび外部コラム・アドレス・ストローブ信号をトリガと
してN個のコラム・アドレス信号をそれぞれ半導体チッ
プ内に取り込むアドレス取り込み手段と、(21X 2
N )個の前記メモリ・セルから(2A X 2 B
)個(ただしA≦M、B≦N)を選択する第1のデコ
ード手段と、この第1のデコード手段により選択された
(2 A×2B)個のメモリ・セルから読み出された(
2 A×2B)ビットの記憶情報を一時格納する(2A
×2 )個のデータ・セレクト・シフト・レジスタと、
このデータ・セレクト・シフトφレジスタから1つのレ
ジスタを選択する第2のデコード手段と、前記外部ロウ
・アドレス・ストロ−18号が”L″の活性状態の時で
、前記外部コラム・アドレス・ストローブ信号が”L”
からH”に変化するのをトリガとして、カウント・アッ
プする(2ム×2B)ビットのカウンタと、前記第2の
デコーダ手段は(2A×2B)段のシフト・レジスタと
しても動作可能である半導体記憶装置において、前記カ
ウンタが(2A X 2 B )ビットまでカウント・
アップしていない場合はある外部コラム・アドレス・ス
トローブ信号が“L″の活性状態の期間で、1つ前の外
部コラム・アドレス・ストローブ信号が”L”の期間に
、前記第2のデコード手段により選択されていたデータ
・セレクト・シフト・レジスタ段につづくデータ・セレ
クト・シフト・レジスタ段が前記第2のデコード手段が
シフト・レジスタとして動作することにより選択され、
また、前記カウンタが(2A×2B)ビットまでカウン
ト・アップした場合はこの外部コラム・アトt/ス・ス
トローブ信号が”L″の期間で、前記第2のデコーダお
よびデータ・セレクト・シフト・レジスタがリセットさ
れ、これに続く、外部コラム・アドレス・ストローブ信
号がL”の期間で、前記前2のデコード手段により選択
されるデータ・セレクト・シフト・レジスタの内容が読
み出されることを特徴とする半導体記憶装置1、」 以 上 455
ング図、第2図は従来のページ・モード可能な半導体記
憶装置の内部CAS入力信号す波形図、第3図は第2図
のページ・モード可能な半導体記憶装置のコラム・デコ
ーダ回路を示す回路図、第4図は従来のニブル・モード
の入力信号を示すタイミング図、第5図は従来のニブル
・モード可能な半導体記憶装置を示す回路構成図、第6
図は、第5図における内部RASおよび内部CASを示
す信号波形図、第7図は第5図におけるコラム・デコー
ダ回路を示す回路図、第8図はこの発明に係る半導体記
憶装置の一実施例を示す回路構成図、第9図は第8図(
おける内部CAS入力信号す波形図、第10図は第8図
におけるコラム・デコーダ回路を示す回路図、第11図
は第8図におけるデータ・セレクト・シフト・レジスタ
回路を示す回路図である。 (MC) −・・・メモリセル、(CB)−・・・CA
Sバッファ、(RB)・11@会RASバツフア、(R
D)・・・・ロウ・テコ−p−1((p) a e a
−コラム・デコーダ、(八〇)〜(A7)・・・・ア
ドレス・バッファ回ds、(DRt)〜(DR4)
・−・拳データ・レジスタ、(DSI)〜(DS4)
−−@ −データ・セレクト・シフト拳しジンタ、(
S八)・・・Φセンス・アン7’、(SWx)〜−(S
W4) ・・φ・スイッチ、(OB)・・・・出力バ
ッファ、(COT)・@*@カウンタ。 なお、図中、同一符号は同一または相当部分を示す。 代理人 葛 野 信 − 第5図 第6図 第7図 第9図 第10図 AOA+ 力 第11図 手続補正計(自発) 特許庁長官殿 1、事件の表示 特願昭 57−132752号
2、発明の名利、 半導体記憶装置 3 補正をする台 事件どの関係 持許出19(1人 0:、所 東Jハ゛都f代用区丸の内皿J″J
−12音3汁名 (ろ・(601) 二菱゛爪機抹
式会社代表り片+1.+仁八部 4、代理人 作 所 東京都P代1−1.1区九の内皿i’
−1tJ 2番3け21、を才 16))ス 5、補正の対象 (11明細書の特許請求の範囲の欄 (2)明細書の発明の詳細な説明の欄 6、補正の内容 (11明細書の特許請求の範囲を別紙のとおり補正する
。 (2)同省第13頁第4行のr(’6+”7)Jを[(
a6.a、 ) Jと補正する。 (3)同書第14頁第12〜13行のJ(Int、Cλ
Sλ)」をr (Int、CASA) Jと補正する。 −以 上 別 紙 [データを記憶保持する(2 M X 2 N )個の
メモリ・セルと、このメモリ・セルにデータを書き込む
書き込み手段と、このメモリ・セルからデータを読み出
す読み出し手段と、外部から入力する(M+N)個の外
部アドレス信号を時分割し、外部ロウ・アドレス・スト
ローブ信号をトリガとしてM個のロウ・アドレス信号お
よび外部コラム・アドレス・ストローブ信号をトリガと
してN個のコラム・アドレス信号をそれぞれ半導体チッ
プ内に取り込むアドレス取り込み手段と、(21X 2
N )個の前記メモリ・セルから(2A X 2 B
)個(ただしA≦M、B≦N)を選択する第1のデコ
ード手段と、この第1のデコード手段により選択された
(2 A×2B)個のメモリ・セルから読み出された(
2 A×2B)ビットの記憶情報を一時格納する(2A
×2 )個のデータ・セレクト・シフト・レジスタと、
このデータ・セレクト・シフトφレジスタから1つのレ
ジスタを選択する第2のデコード手段と、前記外部ロウ
・アドレス・ストロ−18号が”L″の活性状態の時で
、前記外部コラム・アドレス・ストローブ信号が”L”
からH”に変化するのをトリガとして、カウント・アッ
プする(2ム×2B)ビットのカウンタと、前記第2の
デコーダ手段は(2A×2B)段のシフト・レジスタと
しても動作可能である半導体記憶装置において、前記カ
ウンタが(2A X 2 B )ビットまでカウント・
アップしていない場合はある外部コラム・アドレス・ス
トローブ信号が“L″の活性状態の期間で、1つ前の外
部コラム・アドレス・ストローブ信号が”L”の期間に
、前記第2のデコード手段により選択されていたデータ
・セレクト・シフト・レジスタ段につづくデータ・セレ
クト・シフト・レジスタ段が前記第2のデコード手段が
シフト・レジスタとして動作することにより選択され、
また、前記カウンタが(2A×2B)ビットまでカウン
ト・アップした場合はこの外部コラム・アトt/ス・ス
トローブ信号が”L″の期間で、前記第2のデコーダお
よびデータ・セレクト・シフト・レジスタがリセットさ
れ、これに続く、外部コラム・アドレス・ストローブ信
号がL”の期間で、前記前2のデコード手段により選択
されるデータ・セレクト・シフト・レジスタの内容が読
み出されることを特徴とする半導体記憶装置1、」 以 上 455
Claims (1)
- データを記憶保持する(2’X2’)個のメモリ・セル
と、このメモリ・セルにデータを書き込む書き込み手段
と、このメモリ・セルからデータを読み出す読み出し手
段と、外部から入力する(MXN)個の外部アドレス信
号を時分割し、外部ロウ・アドレス・ストローブ信号を
トリガとしてM個のロウ・アドレス信号および外部コラ
ム・アドレス・ストローブ信号をトリガとしてN個のコ
ラム・アドレス信号をそれぞれ半導体チップ内に取り込
むアドレス取り込み手段と、(2M X 2 N )個
の前記メモリ・セルから(2A×2B)個(ただしA≦
M、B≦N)を選択する第1のデコード手段と、この第
1のデコード手段により選択された(2A×2B)個の
メモリ・セルから読み出された(2AX2”)ビットの
記憶情報を一時格納する(2 A X 2 B )個の
データ・セレクト・シフト・レジスタと、このデータ・
セレクト・シフト会レジスタから1つのレジスタを選択
する第2のデコード手段と、前記外部ロウ・アドレス・
ストローブ信号が”L”の活性状態の時で、前記外部コ
ラム・アドレス・ストローブ信号が”LIIから°H”
に変化するのをトリガとして、カウント・アップする(
2Ax2B)ビットのカウンタと、前記第2のデコーダ
手段は(2A X 2 B )段のシフト・レジスタと
しても動作可能である半導体記憶装置において、前記カ
ウンタが(2A X 2 B )ビットまでカウント・
アップしていない場合はある外部コラム・アドレス・ス
トローブ信号が”L″の活性状態の期間で、1つ前の外
部コラム・アドレス・ストローブ信号が”LIIの期間
に、前記第2のデコード手段により選択されていたデー
タ・セレクト・シフト・レジスタ段につづくデータ・セ
レクト・シフト・レジスタ段が前記第2のデコード手段
のシフト・レジスタとして動作することにより選択され
、また、前記カウンタが(2AX2B)ビットまでカウ
ント・アップした場合はこの外部コラム・アドレス・ス
トローブ信号が”H”の期間で、前記第2のデコーダお
よびデータ・セレクト・シフト・レジスタがリセットさ
れ、これに続く、外部コラム・アドレス・ストローブ信
号がL“°の期間で、前記第2のデコード手段により選
択されるデータ・セレクト・シフト・レジスタの内容が
読み出されることを特徴とする半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57132752A JPS5922291A (ja) | 1982-07-27 | 1982-07-27 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57132752A JPS5922291A (ja) | 1982-07-27 | 1982-07-27 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5922291A true JPS5922291A (ja) | 1984-02-04 |
JPH0427636B2 JPH0427636B2 (ja) | 1992-05-12 |
Family
ID=15088736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57132752A Granted JPS5922291A (ja) | 1982-07-27 | 1982-07-27 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5922291A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5975494A (ja) * | 1982-10-25 | 1984-04-28 | Hitachi Ltd | 半導体記憶装置 |
JPS6159691A (ja) * | 1984-08-30 | 1986-03-27 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPS61113188A (ja) * | 1984-07-26 | 1986-05-31 | テキサス インスツルメンツ インコ−ポレイテツド | 改良されたアドレス・カウンタを有する半導体メモリ装置 |
JPS626482A (ja) * | 1985-06-29 | 1987-01-13 | Toshiba Corp | 半導体記憶装置 |
JPH01146193A (ja) * | 1988-09-21 | 1989-06-08 | Hitachi Ltd | 半導体記憶装置 |
-
1982
- 1982-07-27 JP JP57132752A patent/JPS5922291A/ja active Granted
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5975494A (ja) * | 1982-10-25 | 1984-04-28 | Hitachi Ltd | 半導体記憶装置 |
JPS61113188A (ja) * | 1984-07-26 | 1986-05-31 | テキサス インスツルメンツ インコ−ポレイテツド | 改良されたアドレス・カウンタを有する半導体メモリ装置 |
JPS6159691A (ja) * | 1984-08-30 | 1986-03-27 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPS626482A (ja) * | 1985-06-29 | 1987-01-13 | Toshiba Corp | 半導体記憶装置 |
JPH01146193A (ja) * | 1988-09-21 | 1989-06-08 | Hitachi Ltd | 半導体記憶装置 |
JPH0587912B2 (ja) * | 1988-09-21 | 1993-12-20 | Hitachi Ltd |
Also Published As
Publication number | Publication date |
---|---|
JPH0427636B2 (ja) | 1992-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0562604B1 (en) | Semiconductor first-in first-out memory device | |
JPH0799616B2 (ja) | 半導体記憶装置 | |
DE60130437D1 (de) | Simultaner mehrbank für flash-speicher | |
JPH0474387A (ja) | 半導体記憶装置 | |
JPH02294993A (ja) | メモリセルからハイアラーキに構成されたメモリ | |
JPS5922291A (ja) | 半導体記憶装置 | |
JPS6128198B2 (ja) | ||
JPH02189790A (ja) | ダイナミック形半導体記憶装置 | |
JPH07121430A (ja) | デジタル映像信号処理用メモリシステム | |
JPS5532270A (en) | Read control circuit for memory unit | |
JPH08212778A (ja) | 同期型半導体記憶装置およびそのデータ読出方法 | |
JPS6042547B2 (ja) | 半導体記憶装置 | |
JPH04505679A (ja) | 記憶装置準拠式線遅延アーキテクチャ | |
US4734888A (en) | Circuit arrangement comprising a matrix shaped memory arrangement for variably adjustable time delay of digital signals | |
JP3776295B2 (ja) | シリアルアクセスメモリおよびデータライト/リード方法 | |
JP3057728B2 (ja) | 半導体記憶装置 | |
JPH05210981A (ja) | 半導体記憶装置 | |
JPS6118153B2 (ja) | ||
JP2679374B2 (ja) | シリアル・アクセス・メモリ | |
JPS57195374A (en) | Sequential access storage device | |
JPS6243888A (ja) | デユアルポ−トメモリ | |
JPS63188250A (ja) | 任意語長記憶回路 | |
JPH0765569A (ja) | サブレジスタ回路 | |
JP2002008398A (ja) | シリアルアクセスメモリおよびデータライト/リード方法 | |
JP2710463B2 (ja) | 半導体記憶装置 |