JPS59218064A - ネツトワ−クによる情報フイ−ルドの伝送を制御するためのト−クン・アクセス制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はローカル・エリア・ネットワーク（ＬＡＮ）の
ためのプロトコルに関するものであり、更に詳しくいえ
ば、ローカル・アクセス・ネットワークのためのトーク
ン・アクセス制御装置用のプロトコルに関するものであ
る。

通常は、データ速度が１秒間当り１０万ビット以上であ
る専用通信システムであるローカル・エリア・ネットワ
ークはいくつかの種類のトポ口・ノーを有することがで
きる。ＬＡＮはいくつかのノードを有する。各ノードは
メインフレーム・コンピー−タ、プリンタ、マイクロコ
ンピュータまたは端末器のようなある種の装置である。

ＬＡＮによりノードはネットワーク上で互いに通信でき
る。ノードは通常はホストプロセッサと、あるメモリと
を有し、かつプリンタまたはディスク駆動装置のような
他の部品を有することができる。

ＬＡＮのために使用されるよシ一般的なトポロジーには
星形トポロジー、環状トポロジー、バストポロジー（第
１図）などがある。星形トポロジ＝（第１ａ図）が用い
られる場合には、ネットワーク内の全てのノード１０は
中央ノード１２の明らかな許可を得た場合だけ相互に通
信する。環状トポロジー（第１ｂ図）においては、各ノ
ードは環の中の隣接する２つのノードとだけ直接交信で
きる。隣接していないノードへ送るべき情報はどのよう
な情報でも、メツセージ源と、それの宛先の間にあるノ
ードを通って送らねばならない。バストポロノー（第１
ｃ図）においては、各ノード１６はパス１８を通じて他
の任意のノードと直接通信できる。各トポロジーにはそ
れぞれ利点と欠点がある。

星形トポロジーと環状トポロジーの利点は、ノードによ
るネットワークへのアクセスを許すためのプロトコルが
比較的簡単なことである。星形トポロジーの欠点は当初
コストが高くつき、信頼度に問題があり、新しいノード
を受けるためにネットワークを再構成することが困難な
ことでちる。

環状トポロジーの欠点は、環が能動タップを必要とし、
環の１つのノードが故障した時に環全体が機能しなくな
るために信頼度が高くないことである。

一方、パス・トポロジーは新しいノードを受けるために
容易に再構成でき、メディアとは独立にでき、ネットワ
ークの種々のノードに対する分布プロトコルがネットワ
ークの信頼度を向上させる。

パスを用いることの大゛きな欠点は、２つのノードが同
時に伝送することを阻止するために複雑なプロトコルを
必要とすることである。パスへのアクセスを仲裁するた
めにいくつかのプロトコルが開発されている。よシ高度
なそれらのプロトコルのなかにトークン・プロトコルが
ある。

トークン・プロトコルはそのコンピュータ・ネットワー
クの加入者のための論理ルーズを設定する。第２　ａ図
に示す４ノード・パス・ネットワ−りはトークンを有す
る。そのトークンはネットワーク・パス上に情報を送る
ための権利である。トークンは所定のフィールドを介し
てノードからノードへ送られる。現在トークンを有する
ノードだけがパスに送るためのアクセスを有するが、伝
送を受けたばかシのノードは確認応答と呼ばれる確認メ
ツセージを送ることができることを例外とする。各ノー
ドは独自の識別アドレス（ＭＡ）と、それの伝送を終っ
た後でトークンを送る装置のアドレスとを有する。たと
えば、１９（ＭＡ＝１９）にセットされたアドレスを有
するノードがトークンを有するものとすると、ネットワ
ーク上の他の全ての装置はパス１６に対するアクセスを
有することはできない。ノードＭＡ＝１９（ノード１９
）がトークンを有する間に、それはローカル・ネットワ
ーク内の他の任意のノードにメツセージを送ることがで
きる。ノード１９がそれのメ゛ッセージの送信を終ると
、それからノード１９は、そのネットワークの加入者の
うち、そのアドレスがノード１９の次のすなわち後継ア
ドレス（ＮＡ）レジスタにロードされている加入者ヘト
−クンを送る。この例においては、ノード１９の次の°
アドレスはノード５４である。ノード５４がそれのメツ
セージ送信を終ると、ノード５４の次のアドレス・レジ
スタにアドレスが含まれているノードヘト−クンを送る
。この場合にはそのメートはノード８７である。

ノード８７がそれのメツセージを送ると、ノード８７は
トークンをノード１０１へ送る。ノード１０１はトーク
ンを、この例ではノード１９へ戻す。ノード１０１は、
この例ではノード１９ヘト−クンを戻す。破線は、トー
クンがどのようにして論理ループ内のノードからノード
へ送られるかを示すものである。トークンが失われるが
（たとえばパス上のノイズ）、このＬＡＮの１っのノー
ドがネットワーク、から除去されるが（たとえば、それ
の電力が除かれる）、複製のトークンが誤って作られて
２つのノードに同時に送信させるか、または新しいノー
ドをネットワークに伺加するまで、その動作は自身で反
復される。

後者の場合には、メートをループに伺加するには、現在
のノードのうちの１っのノードの次のアドレス（ＮＡ）
を、ループへの加入を要求している装置のアドレスに変
更することを要する。また、この新しい加入ノードはそ
れの次のアドレスとして、先行するノードの前の次のア
ドレスを有しなければならない。したがって、第２ｂ図
において、ノード８９が論理リングに入ると、ノード８
９は今はそれの次のアドレスとしてＮＡ＝１０１を有し
、ノード８７はそれの次のアドレスとしてＮＡ＝８９を
有する。各ノードの同一性と、次のアドレスは、次のア
ドレスの割当が論理ループを形成するから、数値順序と
する必要はない。

パス・トポロジーのためのトークン・フ０ロトコルを実
現するいくつかの技術を利用できる。一般に、トークン
・プロトコルはそれらのアクセス制御装置によシ実現さ
れる。各ノードは、そのノードをパスに接続するトーク
ン・アクセス制御装置を有する。

ハスへのアクセスを割当てるためのトークン方法を使用
するほとんどのパス・トポロジー・システムは機械仕様
である。いいかえると、それらの機械は相互に機能する
が、他の種類の機械とは棲能しないように構成されてい
る。１つの例は、データポイント社（Ｄａｔａｐｏｉｎ
ｔ　Ｃｏｒｐｏｒａｔｉｏｎ）のコンピユーダシステム
用のトークン・アクセス制御装置である。データポイン
ト社はＡＲＣＮＥＴと呼ばれるシステムを開発している
。ＡＲＣＮＥＴはパス仲裁のためにトークン・アクセス
制御装置を用いるＬＡＮである。更に、データポイント
社のシステムの現行の技術は、外部ＲＡＲｉバッファを
含む特殊な付加ハードウェアも必要とする。ＡＲＣＮＥ
Ｔはそれの情報伝送のために特殊なフォーマットも必要
とするから、ＡＲＣＮＥＴフォーマットを使用できる装
置のみをネットワークのノードに含ませることができる
。ノードによる伝送のための行列に置くことができるフ
Ｌ／−ムノｉは、ＲＡＭバッファの容量のために制限さ
れる。

Ｌ７たがって、本発明の目的は、トークン・アクセス制
御装置と、ホストシステムと任意の共通伝送媒体の間の
インターフェイスを行う・トークン・アクセス・プロト
コルとを得ることである。本発明の別の目的は、付加ノ
ードをトークン・リングへ容易に結合できるようにする
プロトコルを得ることである。本発明の更に別の目、的
は、ネットワークとの間のデータのやシとシが、ホスト
システムの介入を最少限に抑えて行えるようにすること
である′。更に、本発明の別の目的は、システム上に２
つのトークンが存在する時、またはトークンが失われた
時にシステムを回復できるようにする制御装置を得るこ
とである。

本発明のそれらの目的およびその他の目的は、以下に説
明する］・−クン・アクセス制御装置（ＴＡＣ）とプロ
トコルによシ達成される。ＴＡＣによシ、ネットワーク
パスを介してフレームを伝送することによって、ノード
は相互に通信できる。フレームというのは、フレームの
始ｐと終シを指示し、フレームの伝送中の誤シを検出す
るだめのあるシーケンスを含む情報のパッケージである
。

ＴＡＣの好適な実施例がＬＳＩで、実現される。プロト
コルのプロセスはマイクロ制御器とＲＯＭによシＴ’Ａ
Ｃにおいて制御される。ＴＡＣにおけるあるレジスタは
ホストシステムによりアクセスでき、ＴＡＣは制御回路
と直接メモリ・アクセス（ＤＲ’ＩＡ）回、路を含む◇
また、送イ６器を制御する送信器マイクロ制御器（ＵＴ
）と、受信器を制御する受信器マイクロ制御器（ＵＲ）
がある。ＵＴはネットワークパスへのデータの全ての伝
送とある種の符号化動作を調整し、受信器マイクロ制御
器は受けたデータのある種の徨号動作を指令する。一般
に、ホストシステムはトークン・アクセス制御１器とは
独立に制ｍ１１できる。

ＴＡＣはネットワークの初期設定、ネットワーク故障後
の゛再構成、ネットワーク診断ルーチンの実行、ネット
ワークパスへのデータの送信、またはネットワークパス
からのデータの受信、デー′夕受信の確認応答の送り出
し、ネットワークの制御に用いられるトークンの発信を
行う。したがっで、ホスト装置は他の仕事を自由に実行
し、時どきＴＡＣとのインターフェイスを行わねばなら
ないだけである。

ＴＡＣは、それの識別アドレス（ＭＡ）と、トークンを
次へ送る装置のアドレス（ＮＡ）を内部に格納すること
によシ、それらの機能を実行する。ネットワークの初期
設定中に、各ホストシステムは独自ノ値をそれのＴＡＣ
のＭＡにロードして、それ自身のアドレスを表す。ある
時刻に、通信が行われていないネットワークへの加入に
続いて、ＴＡＣはアドレスＭＡ＋１に対する＃問合せの
送り出しを開始して、そのアドレスを有するＴＡＣがそ
のネットワーク上にあるかどうか調べる。そのノードが
そのネットワーク上にあれば、元のＴＡＣは、ネットワ
ーク上の別のノードが応答するまで、アドレス凧→−２
などへ質問を送る。その点で、応答したＴＡＣはトーク
ンを有し、質問したＴＡＣはそのＴＡＣのアト１／スを
それの次のアドレス・レジスタに格納スる。

トークンを受けたばかりのＴＡＣは、最終的に１つのＴ
ＡＣがトークンを最初のノードへ送シ返えすまで、その
プロセスをくシ返えす。この点で論理ループは設定され
たことになる。もちろん、ネットワークが設定されてい
る間に、各ホストはある仕事を行うことができ、その間
に設定すべきネットワークを待つ。

ネットワークがひとたび設定されると、トークンを有す
るノードはデータの送信を開始するか、または、送信す
べきデータがなければ、それのＮＡレジスタに含まれて
いるアドレスを有するノードへトークンを送るだけであ
る。送信しているノードが、それが送ったデータが正し
く受けられたことを確かめたいと希望した時は、そのノ
ードは特殊なトークンを宛先ノードへ送る。そのデータ
を受けた宛先ノードは、アクセス制御フレームと呼ばれ
る特殊なフレームを送信ノードへ送シ返えす。

送信ＴＡＣがアクセス制御フレームを待っている間に、
それのホストコンピュータは他のプロセスを縦続できる
。ＴＡＣがデータの送り出しを行うと、ＴＡＣはトーク
ンを次のノードへ単に送るだけである。

あるノードが他のノードよりも頻繁にデータを送ること
ができるように、このトークン送夛出し装置にはある優
先スキームが存在する。これは、ＴＡＣによシ再び主と
して取扱われ、ホストシステムの係り合が最少限でちる
ことを要するだけである。

ホストシステムは、データの送受信、またはネットワー
クへ送るべきデータの７オーマツトに関してはほとんど
何もしない。新に受けたデータ、オたは送られようとし
ているデータは、ホストによシ割当てられている、ホス
トのメモリの特定の容量の特定のバッファに格納される
。各バッファのリンクが次のバッファのアドレスを直接
指して、バッファのチェーンを形成する。ように、各バ
ッファ内にリンクフィールドが作られる。この’ｌ［’
Ａｃへ送られるフレームのために用いられる１つのバッ
ファ・チェーンがあシ、このＴＡＣによシ送られるべき
フレームのために別のバッファ・チェーンがある。

ホストはそれらのリンクをメモリ内で構成する責任を負
う。こうすることにより、データの送受信のためにほぼ
無限の量のメモリをＴＡＣが利用できることになる。

ＴＡＣは、それの直接メモリ・アクセス（ＤＭＡ　）に
よシ、それのホストメモリへの受傷データの■、込みと
、送信すべきデータのホストメモリからの読出しを行う
。データを送るために、ホストはデータをバッファにロ
ードし、次にＴＡＣがトークンを受け、ＴＡＣがバッフ
ァからデータを読出すためにそれのＤＭＡの使用を開始
し、それをネットワーク・パスへ送り出す。同様に、別
のノードによυデータがこのＴＡＣへ送られるものとす
ると、ＴＡＣはネットワークパスからデータを読出し、
ホストの助けを必要とすることなしに（バッファ・リン
クが設定されている時は）、そのデータをメモリのバッ
ファに直接入れる。

ネットワーク上のノードが故障したυ、ネットワーク上
のノードがネットワークから除去されたシ（たとえば電
源遮断で）すると、除去されたり、故障したノードのア
ドレスをそれのＮＡレジスタ内に有するＴＡＣは、トー
クンをそのノードへ送ることができない。羊れから、Ｔ
ＡＣはネットワーク上に依然としであるノードヘト−ク
ンを送ることができるようになるまで、それのレジスフ
内容の増大を自動的に開始する。したがって、ポストシ
ステムはこの回復動作には関与しない。

トークンが失われたとすると、どのノードもパスへデー
タを送ることはできない。論理リングを再び設定するた
めに、各ＴＡＣはＴＤタイマを有する。そのタイマはデ
ータ伝送活動についてパスを、監視する。ある期間の後
はパスにおける活動が行われないとするど、そのＴＤタ
イマは時間切れとなり、ＴＡＣはそれ自身をトークンに
単に任意に割当てるだけである。あるＴＡＣのタイマが
時間切れすると、そのＴＡＣばそれの次のアドレス・レ
ジスタ（ＮＡ）内の次のノードヘト−クンを送シ、ネッ
トワークは再び設定される。また、ホストシステムは最
少限の関与をするだけである。通常は、各ＴＡＣのＴＤ
タイマは、他のＴＡＣのＴＤタイマとは異なる時刻に時
間切れするようにセットされる。

２つのＴＡＣのＴＤタイマが同時に時間切れしたとする
と、それらのＴＡＣｉｔ：　、ネットワーク上に２つの
トークンがあることを検出し、その状態を正す。

ノードをネットワークに付加するには三通シの方法があ
る。それらは分布ポーリング、集中ポーリング、または
中央走査でおる。分布ポ−リングにおいては、論理リン
グに加入することを希望している新しいノードがあるか
どうかを決定するために、ネットワークの各ノードがあ
るアドレス範囲にわたってポーリングを行う。もし新、
しいデータが存在する時は、そのノードはそれの次のア
ドレスを、リングに入ることを望んでいるステーション
にセットし、それから、そのステーションへのデータま
たはトークンの送出を継続できる。集中ポ−リングにお
いては、１つのノードにＩ−リングの仕事が課せられ、
そのノードが全アドレス範囲にわたってポールする。中
央走査においては、各ＴＡＧはそれの次のアドレス・レ
ジスタヲ′、するノードがおそらく有することができる
次のアドレス・レジスタのアドレスにリセットすること
を求められる。それから、各ＴＡＣは、それが別のノー
ドからの応答を受けるまで、それのアドレスをポールす
る。それから、各ＴＡＣはそれのＮＡレジスタをそのノ
ードのアドレスにセットする。

好適な実施例は特注のＬＳＩを用いるようになりている
が、本発明はマイクロプロセッサと関連するハードウェ
アおよびソフトウェアを用いて実現でき、あるいは全く
ソフトウェアで実現できる。

以下、図面を参照して本発明の詳細な説明する。

本発明の説明は３つの部分に分けられる。第１の部分は
本発明を具体化する集積回路の構成についてのものであ
る。第２の部分はネットワークで送信できるフレームの
種類と、メモリ・パ・ッファの構造とについての説明で
ある。第３の部分は本発明のためのトークン・アクセス
制御プロトコルについてのものである。

Ａ、アーキテクチャ 第３図は、ホストシステムをネットワークに接続するた
めに、トークン・アクセス制御装置をどのようにして使
用するかを示すブロック図である。

ＴＡＣ３０はネットワーク・パス３２とホスト３４の内
部パス３６の間のインターフェイスとして機能する。ホ
ストは内部バス３６で結合されているプロセッサ３８と
メモリ４０を有しなければならない。内部バス３６には
１つまたはそれ以上の他の装置４２（たとえばプリンタ
、端末器またはディスク制御器）を接続することもでき
る。一般に、ＴＡＣｉネットワークパス３２に接続する
ためにモデム４６またはその他のインターフェイス装置
が用いられる。ネットワークパスはいくつかの伝送媒体
のうちの任意の１つを使用できる。ＴＡＣ／ネットワー
ク制御線４４とＴＡＣ／ホスト制御線４８がＴＡＣをモ
デム４６とホストパス３６にそれぞれ接続する。

制御線４４．４８の機能は表１に記載されている。それ
らの制御線は慎重に選択される。その理由は、それらの
制御線は市販されている多くの種類の装置を直接インタ
ーフェイスできるからである。。ある用途においては、
ＴＡＣをホストのパスまたはネットワークバスに接続す
るために、簡単なインターフェイス回路を必要とするこ
とがある。

メモリのアクセスが潜在していることが欠点である用途
にＴＡＣが用いられるものとすると、２ポート・キャッ
シュ・メモリを用いてＴＡＣをホストにインターフェイ
スすることができる（第４図）。

第４図において、ＴＡＣ３０はインターフェイス装置５
２を介してネットワークバス３２に接続される。ホスト
メモリ４０はディスク制御器５４によりしばしば「支線
」されるから、ＴＡＣ３０には２ポート・キャッシュ・
メモリ５６が設けられ、データをタイミングよく送受信
するために適切なメモリをＴＡＣは利用できる。ホスト
メモリ４ｏがテ紮スク制御器によシ自由にされると、キ
ャラシフ、５６からホストメモリ４０へ、またはホスト
メモリからキャッジ−５６への書込みをホスト３４は開
始できる。ドライバおよび受信器５８と、デコーダ６０
と、ホストタイミングおよび制御器６２と、ＴＡＣ／ホ
スト仲裁回路６４とがＴＡＣとホストの中央処理装置（
ＣＰＵ）のインターフェイスを行う゛ために用いられる
。それらの部品５８〜６４は２ボートメモリに典型的な
ものである。

第５図はＴＡＣ３０のアーキテクチャのブロック図であ
る。ＴＡＣは汎用マイクロ制伺Ｉ器７ｏにょシ制御され
る。このマイクロ制御器７ｏはＴＡＣのためのファーム
ウェアを含むＲＯＭと、演算論理器（ＡＬＵ）　７４と
、アキュムレータ・レジスタ（ＡＣＣ）７６とを有する
。２７個のレジスタを有するレジスタ・ファイル７８が
ある。それらのレジスタのうちの１６個のレジスタはホ
ストから見ることかで＠、１１個のレジスタはホストに
は見えない。

ホストがデータをレジスタから直接読出すことができた
シ、データをレジスタに直接書込むことができるならば
、レジスタを見ることができる。制御ロジック８０と、
ＤＭＡレジスタを有する直接メモリ・アクセス（ＤＡＩ
Ａ　）回路８２と、受信データの先入れ先出しくＦＩＦ
Ｏ）バッファ８６と、受信器マイクロ制御器（ＵＲ）８
８と、それに関連するＲＯＭ　９０と、送信器マイクロ
制御器（ＵＴ）　９２と、それに関連するＲＯＭ　９４
と、確認応答タイマ（ＴＡ）　９６と、ネットワーク・
デッド・タイマ（ＴＤ）　９８とも設けられる。また、
送信器１０２と受信器１００も設けられる。それらの部
品回路を結合する内部信号線が示されている。矢印は情
報が流れる向きを示すものである。したがって、マイク
ロ制御￥：ｉ　７０からレジスタ・ファイル７８への線
は双方向線である。外部信号線が表１に示されている。

（星印＊がつけられている記号は負論理機能を示すもの
表　　　　　１ 外部信号線 記号　名　称　　　機　　能 ＳＱ＊　　　　信号品質　　フレームを受けることがで
きることをＴＡＣに知らせる能動低し ベル入力。モデムが信頼度しき い値以下の品質の信号をモデム が受けるとすると、モデムまた は類似の装備がこの信号をクリ ヤでき、ＴＡＣがフレームを受け ないようにする。

Ｃ８＊　　　　チッフ′選択　　Ｉ１０レジスタのＣＰ
Ｕ制御のために能動低チップ選択。

Ｒｇ＊　　　　読出し可　　Ｃ８＊とＲＥ＊が低レベル
の時に、純化　　　　選択されたレジスタの内容がデー
タ・アクセス腺（ＤＡＬ　）に飯か れる。

ＷＥ＊　　　　省°込み　　　ｃｓ＊、２ｗ、ｇ’が低
レベルの時に可能化　　　（ＲＥ’とｔｖｇ　’は同時
に低レベルであってはならない）、ＤＡＬ上 のデータは選択されたレジスタ に書込まれる。

ＣＬＫ　　　　クロック　　内部タイミングのために使
用されるクロック入力。

ＭＲ＊　　　　主リセット　　能動低レベルで初期設定
する。

制御ビットｌ５ＯＬ（ＣＲＯＯ）が１にセットされるこ
とを除き、全て のレジスタはＯにリセットされ る。

ＤＡＬＯ−７データアク　　ＣＰＵとＤＭＡによシ制御
されるデーＤＡＬ７　　　セス線　　　−夕転送のだめ
の８ビツト双方向３状態パス。

ＲＤ　　　　データ受信　　直列データ入力受信。

ＲＣ＊　　　　クロック　　　これは外部クロック入力
である。

受信　　　　Ｒ１）はＲＣの立上シ縁部でサンプリング
される。

ＴＣ＊　　　　クロック　　外部クロック入力。ＴＤは
ＴＣ＊の送信　　　　立下シ縁部で変化する。

ＴＤ　　　　データ　　　送信された直列データ出力。

送信 ＲＴＳ＊　　　送信要求　　ＴＡＣかデータまたはフラ
グが送信可である時に低レベルとなる コレクタ開放出力。

ＣＴＳ＊　　　送信クリヤ　　送信を開始できることを
ＴＡＣに合図する能動低レベル入力。

ＤＲＱＯＤＭＡ　　　　　ＴＡＣがデータをホストのパ
ス上出力要求　　に出力できるようにＣＦ’Ｕバス要求
を開始させるための能動低し ベル出力イｄ号。

ＤＲＱＩ＊ＤＭＡ入力　　　ホストのパスかうＴＡＣヘ
データ要求　　　　を入力できるように、ｃＰＵバス要
求を開始させるための能動低 レベル出力信号。

ＤＡＣＫ　　　ＤＭＡ確認　　ポストＣＰＵからの能動
低レベル応答　　　　入力がＤＲＱＯ”ｔたはＤＲＱＩ
”に応答して行われる。Ｃ８“とＲｇ“が低 レベルの時、またはＣＳ　＊Ｉ！：Ｒｇ　＊が低レベル
の時はＤＡＣＫ”は低レベ ルであってはならない。ＭＲ＊カ セットされる前にＤＡＣＫ”ｚセッ トせねばならない。

ＡＯ〜　　アドレス　　ＤＭＡの動作のだめのＴＡＧが
らポＡ１５　　　線　　　　　ストのパスへの１６個の
アドレス出力。

Ｉ　ＮＴＲ割込み　　　能動低レベル割込みサービス要
要求　　　　水出力。割込みレジスタ（Ｉ　ＲＱ　）が
ホストによシ読出された時に 高レベルに戻る。

ＩＡＯ〜　　アドレス　　ＴＡＣ内のレジスタへのホス
トにＩＡａ　　　　線入力　　　より制御される読出し
／書込み動作のためのＴＡＣへの４つのア ドレス入力。

レジスタ・ファイルの詳しい説明が表２〜１４に与えら
れている。表２は可視レジスタを掲げ、表　　　　　２ 可視レジスタ ０　　　　制御レジスタｏ　　　　　ｃｒｔ。

１　　　　　ｆｉ７１Ｊ御レジスタ１　　　　１１２　
　　　状態レジスタｏ　　　　　　ｓｒｔ。

３　　　　割込みレジスタＯＩＲＯ ４状態レジスタＩ　　　　　５ｉｌ１ ５　　　　状態レジスタ　　　　　５Ｒ２６カウンタ・
レジスタＯＣ’ｌ’ＲＯ ７次のアドレス　　　　　ＭＡ ８　　　　　確認応答タイマ・リミット　　　　ＴＡＬ
Ａ　　　　　　　　ｆｌｊｌＪ餌ブロッタブロックタ（
ＭＳ　Ｂ）　　　　　ＣＢＰＩＩＢ　　　　　　制御ブ
ロック・ポインタ（ＬＳＢ）　　　　ＣＢＰＬＣ次のア
ドレス要求　　　　　ＮＡＲ Ｄ　　　　　　アクセス・ボールドオフ・リミット　　
Ａ　）ｔｏ　ＬＴＥ　　　　　　　　　　　　送　侶　
リ　　ミ　　ッ　　ト　　　　　　　　　　　　　　　
　　　ＴＸＴ、ＴＦ　　　　マイアドレス　　　　　　
ＭＡ表　　　　　　３ 不可視レジスタ レジスタ名　　　　　　　　　　記　゛号状態レジスタ
３　　　　　　　　　　　８Ｒ３可能化送徊器受信器　
　　　　　　　　　　ＥＮＴＲＲＮＴＲ側御レジスタ　
　　　　　　　　　ＴＣＲ受信器制御レジスタ　　　　
　　　　　　ＲＣＲスクラッチノや′ラドＩ　　　　　
　　　　　　ＡＸＩスクラッチノぐラド２　　　　　　
　　　　　ＡＸ２スクラッチパッド３　　　　　　　　
　　　ＡＸ３直接メモリ・アクセス（ＬＳＢ）　　　　
　　　　ＤＭＡＬ直接メモリ・アクセス（ＭＳＢ）　　
、　　　　　　　ＤＭＡＪ（最後のバッファ・アドレス
（ＬＳＢ）ＬＡＳＴＬ最後のバッファ・アドレス（ＭＳ
Ｂ）　　　　　　ＬｈｓＴＨ次の送信レジスタ（ＬＳＢ
）　　　　　　　　　　ｎｘｔ目次の送信レジスタ（Ｍ
ＳＢ）　　　　　　　　　　ｎｘｔｔｈ次の受傷レジス
タ（ＬＳＢ）　　　　　　　　　　ｎｘｔｔ１次の受信
レジスタ（ＭＳＢ）　　　　　　　　　　ｎｘｔｔｈ明
瞭にするために、いくつかの不可視レジスタには２種類
の名称をつけであるが、それでもそれらは同じレジスタ
である。たとえば、ＡＸ２とＤＭＡＬは同じレジスタで
ある。

表４〜１０は表２に示したレジスタの機能を定義するも
のである。表４〜９は個々のレジスタに対するもので、
ビット数が左の桐に与えられ、最下位ビットが「０」と
して示され、最上位ビットが「７」として示されている
。各ビットの記号が２番目の欄に与えられ、各ビットの
機能についての説明が３番目の欄に力えられている。制
御レジスタ１　（ＣＲＩ　）のために２つの表がある。

表５はＤ　Ｉ　ＡＧＣビットがクリヤされた時にＣＲＩ
を定義するものである。ＴＡＣの診断テストを定義する
他の表は省いである。表１０はＣＴＲ０、ＮＡ　、　Ｔ
ＡＬ　、　ＴＤＬ　。

ＣＢＰＨ、ＣＢＰＬ　、　ＮＡＲ、ＡＨＯＬＴ　、　Ｔ
ＸＬＴ　、　ＭＡの機能を定義するものである。１ 表　　　　　４ （ＪＱ−制御レジスタ０の定義 ビット　記号　　　　　　　説　　　　明ＣＲ，ＯＯｌ
５ＱＬ　　　分離。電力が供給された時寸たけマスク・
リセットの時に真にセットする。ホストけ、ホストメモ
リをベースとするＴＡＣ１ｆ７１を御ブロックと他の’
Ｉ’ＡＣレジスタがセットされた後で、このビットをク
リヤする。

ＣＲＯＯは任意の時刻にホストによりセ、。

トできる（　ＴＡＧが診断状態にある時は無視される）
。状態要求の任意の変化に ＴＡＣが応答するにはいくらか遅れる。ネットワークモ
ードへの状態の変化が、状態ヒツト（ＳＲ２１５ＴＡＴ
Ｅ）　ｉクリヤすルコとにより確認応答される。ＴＡＧ
がネットワ〜り状態ｊ／Ｃある間［ｌ５ＯＬをセットす
ると、状態が分１１叶状態に変えられる。状態の変化６
ゴ、セット―れる割込み事象ビット（ＩＲＯＯ−ＩＴＭ
）　、！ｌ：　５ＴＡｉ’Ｅ状咋ヒツト（ＳＲ２１）　
ＫよＶ確認される。ｌ５ＯＬがセットされている時にＴ
ＡＣがトークンを有しているとすると、ノードがトーク
ンを有しなくなるまでこのトランザクションは遅らされ
る。進行中の任意のフレーム伝送は、正常なトークン・
パス・シーケンスを通常従えて完了さぜられる。

ＣＲｏｌ　Ｎ０ＩＮ’ｒ　　主側込み抑制。このビット
がクリヤ膏れると、’Ｊ’ＡＣ割込み、要求し、ゾスク
（Ｉｌも０）内の任意のビットがセットきＩ’ｌるもの
とすると、ＴＡＣσホスト割込み要求（ＩＮＴＲ“低）
を発生する。ＮｏＩ胃がセットされると、割込み要求が
抑制さノするが、ＴＡＣはｌｌ１Ｏ内のビットをセット
した寸才である。

セットされている任意の割込み要求（＋ｊ’　。

Ｉｆｌ、０が読１出された時にクリヤさＪする。

ＣＲＯ２Ｃ０ＰＹ　　Ｃ０ＰＹ可能化モード。このビッ
トブンーセットされると、それは受け／こケでのデータ
７１／−ムラ認めさせ、宛先のアドレスとけ無間係にメ
モリ［１）ＭＡされる。

ＣＲＯ３ＩＬＯＯＰ　　このビットけ、ＬＯＯＰ誇断テ
スト中に゛、データを送信器から受信器捷で内部でルー
プさぜることをＴＡＣに指令１−る。ＴＡＣがネットワ
ークモード（ＣＲＯＯ−ＩＳＯＬクリヤ）にある間はＩ
　ＬＯＯＰをセットしてはならない。

ｃｎｏ４ＩＴＯ丁（ＯＮ　　このビットがクリヤされる
と、Ｉ’ｒＯＫ宵１１込み（ＩＲＯ２）が抑制さｈる、 ＣＲ１）５ＲＸＥＮ　　　データ受信″５１能化。クリ
ヤ六れると、１’Ａｃけ監視フレーム（走金フレーム、
トークンフレーム、アクセスフレーム）ニ対して正常な
応答を依然として行うが、ＴＡＣｒＪどのデータフレー
ムもメモリ内にＤＭＡせず、受信器バッファ・チェーン
を無視する。確望応答要求（ＴＣ＝２Ｆｉ５）を有する
任罵のデータがこのノードに対してアドレスされるもの
とするど、’Ｉ’ＡＣ＆−、Ｊ−。

［受信器が可能状態にされない］アクセス・フレームで
応答する。ＲＸＥＮかセットされると、それは受信器が
適切なデータフレームをメモリに四４Ａすること＜ＣＭ
’Ｆす。ネットワーク状態にある間にＲＸＦ：Ｎを任Ｍ
、にセット卦よひリセットできるが、このＴＡＣｆＣよ
り受けられている現在のフレーム（もしあれば）が完了
−Ｔ小まで、それらの変化は効を奏しない。

ると送信は行わｉｌず、送信バッファ・千エーン娃無初
１される。このビットがセットさ力、ると、送信器＃Ｉ
ＩはＴＸ、Ｄ　ＥＣＮ　（ＣＲＯ７）に更に依存する。

なければ何の意味も持たない。ＴＸＩ）ＥＮがセットさ
れ、それとともにＴＸＥＮがセットされると、テ”−夕
の正常なＴＡＣ伝送と監視フレームが起る。ＴＸＩ）Ｆ
；Ｎがクリヤされ、ＴＸＥＮがセットされると、データ
フレーム伝送だけが抑制さｉする。トークン・パス・フ
レームとアクセス・フレームは適切であればＶく然とし
て送らｉする。

表　　　　５ ＳＲ２−状態レジスタ２の定義 ビット　記号　　　　　　　　説　　　　　　明ＣＲＩ
ＯＮＥＷＮＡ　　このビットがセットされると、ＴＡＣ
がレジスタＮＡ、Ｒの内容をレジスタＮＡＯ中に複写す
る。ＴＡＣべ機ｆｉＰが弁子した後でこのビットをクリ
ヤする。この枠構は論理リング内の’ｒＡＣのあとに迷
ぎをホストが変えられるようにする。ノードの次のトー
クン・ｉＰスは新しいＮＡノードに対してでおる。

ＣＲＩ　］　　Ｔｔ）ＦＦ　　セットされると’Ｉ’Ａ
Ｃにタイマを無視させる。これは動作ネットワーク内で
使用することを意図したものではなく、ネットワークの
診断をザ７亡−ト１゛るために設けられたものである。

セットされると、このｆｌ＋１．制御ビ、トニ全ての自
重ノ１ネットワーク誤り同宿を不能に１゛る。

ＣＲ１２−（便用ぜイ、留保。） ＣＲＬ３　ＧＩＲ，ＩＮＧこのビットは、次の機会にＴ
ＡＣが論理ループにエントリすることを指令する（すな
ワチ、トークン・５やスに応答する）、ＩＮＲＴＮＧ状
態ビット（ＳＲ２０）は確認として用いられる。Ｊ　Ｎ
Ｒ，Ｉ　ＮＧがセットされると、それは、論理ループに
少くとも２っのノードで間怠することを指示する。

ＩＮＩＲＩＮＧがセットされている間にＧＩＲＩＮＧを
ホストがクリヤすると、’［’ＡＣｉ１−次のトークン
・パスを認めず、ぞれからＩＮＲＩ　ＮＧをクリヤして
、ＴＡＣがもはや論理ループ中にないことを確紀する。

ＣＲＩ、４　ＡＲＤＶ　　　このビットがセ、ッ）−Ｊ
れると、それは１６木の出力アドレス績ＡＵ〜Ａ１．５
を可能状態にする。このビットかクリヤされると、出力
は３状態出力であって、１）ＡＣＫ“が低レベルになる
時のみ機能する。このビットがセットされると、出力は
常に ＴＴＬレベルである。

ＣＲ１５ＩＮＩＴ　　このビ１．トがクリヤされると、
ネットワーク・デッド・タイマ（’ｒｎ）が時間切れに
なるとすると、ＴＡＣは初期設定または再初期設足を行
おうとはしない。このビットがセ、ソトされると、ＴＡ
Ｃは、それのＴＤタイマが時間切れになった時に、走査
モードに入る。

ＣＩ’ｔ１６　ＰＩＧＴ　　　このビットがセットされ
ると、送られる最壕のデータフレームにトークンを７￥
負ぜることをＴ、ＡＣは指令される。

ＣＩＮ］、７　ＤＩＡＧＣこのビットυ、１１、ｌ５Ｏ
Ｌがセットされた時に’ｒＡＣを診断モードに入れさせ
る。ネットワーク状態においては、このビットはクリヤ
すべきである。

この表における定義は、ＴＡＣが診断状態（ＣＲ１７＝
＝１）にない時に適用される。診断状態においてに制御
レジスタ１におけるほとんどのビットの機能６ ＳＲＱ−状態レジスタ０の定義 ビット　記号　　　　　　　　説　　　　　　明５ＲＯ
ＯＢＳＩＺ　　それら４つのビットは、ポスト・メモリ
５ＲＯＩ　　　　　内の全ての送信バッファと受信バッ
ファ５ＲＯ２のサイズをＴＡＣに指示する。バッファ・
５ＲＯ３→ノ゛イズは６４バイトの倍数でを）る。

ＢＳＩＺ＝０であるとバッファは６４バイト長である。

ＢＳ　ＩＺ＝１５であると、バッファは１０２４バイト
長である。その備はポストメモリに含まれて層るＴＡＣ
制御ブロックから得られる。’Ｉ’ＡＣが分離状、輻か
らネットワーク状態へ移行する時に制御ブロックが藺１
出される（　Ｉ　５ＱＬ−ＣＲＯ（ｌ　参Ｄ’＋　）。

５ＲＯ４−使用せず。

５ＲＯ５Ｒ２胡在のフレームの長さが８に等しいと、フ
レー１１の伝送中にセットされる内部１ビツト・フラッ
グである。デ゛−タ・フレーム伝送のためには、これは
データ・フィールドを有しないフレームを意味する。

さもないと、フレームがアクヒス制御・フレームであれ
はこのフラッグはセットされる。

５ＲＯ６５ＥＮＤＡＣＫデータフレームの受信中に内部
フラッグがセットされて、入来フレームが（適切なアク
セス・フレニム。を送ることにより）確認応答すべきこ
とを指示する。確認心音が送られた時にこのフラッグは
クリヤされる。

５ＲＯ７ＬＡ８ＴＦ　　データフレームの送信中に内照
フラッグがセットされて、現在のフレームが、 ＴＡＣがトークンを逆す前に１送られる最後のフレーム
であることを示す。次の５つの状況がこれをひき起すこ
とができる。

１）　１ｓＯＬ（ＣＲＯＯ）がセットされる、２）ＴＸ
ＤＥＮ（ＣＲＯ７）がクリヤされる、３）現在のフレー
ムが、バッファのＴＦＳＢ内の最後のフレームとしてホ
ストによりフラ、。

グされる、４）現在の計−クン・フレーム・カウントが
ＴＸＬＴの限界に達した、または５）　’ｒＡＣが動作
中の送信器の誤Ｖを検出した。！た、ビッギイ・ツマ、
ツク・トークンが許され（ＣＲ１６がセット）、確認応
答が求められないとすると、トークンは最後のデータフ
レーム上に背負れる。

表　　　　７ ＳＲＩ−状態レジスタ１の定義 ビット　記号　　　　　　　説　　　　　　明ＳＲ１，
０−（使用せず、留保） ＳＲ，１４ ＳＲ４５ＲＥＣＩＤＬこのビットは受信器がアイドリン
グ状態にあることを示す。受イぎ器のアイドリング状態
け、ＴＡＣが１５個の連続する「１」を有する時に生ず
る。

５Ｒ１６ＩＲＴＳ”　　これは、送信器がフレームを送
ろうとしていることを示す。

５Ｒ１７ＴＡＯＵＴ　　このビットがセットされておれ
ｐｘ、ＴＡＣのＴＡタイマは時間切れしたことになる。

表　　　８ ＳＲ２−状態レジスタ２の定義 ビット　記号　　　　　　説　　　　　明５Ｒ２０ＩＮ
ＲＩＮＧこのビットはセットされて、ノードがトークン
を有し、それを少くとも１回辿すことに成功したことを
示す。このビットは論理ループが少くとも２つのノード
を有することを示すために８’７１“、取ることができ
る。

５Ｒ２１５ＴＡＴＦＪｌ）ＩＡＧＣ（ＣＲ１７）に応じ
て、ＴＡＣは分＞＝１＋９状態オだｙｎ＞断状１軒のい
ずれかである。

ｌ５ＯＬ（ＣＲＯＯ）がセットされると、５ＴＡＴＥが
セットされるとすると、５ＴＡＴＥはＴＡＣがネットワ
ーク状態にないことを確認する。ｌ５ＱＬがクリヤされ
ると、５ＴＡＴＥがされれば、５ＴＡＴＥはＴＡＣがネ
ットワーク状態にあることを（、ｆｉｌ　ｆｇする。

５Ｒ２２ＴＳＥＮＴ　　ＴＳＥＮＴば、ＴＡＣがトーク
ンを通す時にセットされる。ピッギーパックまだは明ら
かなトークン・パス・フレームカ送うれるかどうかには
注意しない。ＴＳＥＮＴｆｌ、ＴＡＣが次のフレームを
受けた時にクリヤされる。

５Ｒ２３ＲＥＴＲＹ　　データフレームまた（ハ）トー
クン・ノ？ス・フレームを再び送らなければならない時
にセットされる内部フラ、ッグである。データフレーム
が確認応答要求を有し、かつ確認応答が受けられなかっ
た時に、データフレームは再送信されるだけである。

ＴＡＣが走査モードになけれ−、ネ１．トワーク活即１
≠Ｋｔ向出されないと、１・−クン・パス・フレームは
再送信される。

ＳＲ，２４ＡＣＫＲＱ　　特定のフレームに対してＴＡ
Ｃが確認応答を要求したとすると、データフレーム送信
中にセットされる内部フラ、ッグである。

ＴＡＣはＡＣＫ／ＮＡＫ応答フレームを待つために休止
する。応答前にＴＡタイマが時間切れになると、再試行
が１回行われる （ＲＥＴＲＹ　Ｓｒ１．２３参照）。次のデータフレー
ム送信の開始までＡＣＫＩ’Ｌ（Ｊはクリヤーれない。

５Ｒ２５ＴＲＴＡＧがそれへ送られたトークンを受けた
時にセットされる内部フラッグである。

トークンが送られた時、または何らかの理由でトークン
が無視された時にそれはクリヤされ７る。

５Ｒ２６ＮＸＴＲ０このビットがセットされると、それ
はＴＡＣが次のバッファのアドレスを有すること、およ
び先の全てのフレームをチェーンから除去できることを
示す。ＮＸＴ　Ｒ，０がクリヤされると、ＴＡＣが零リ
ンク（チェーンの終り）へ進んだことを示す。

５Ｒ２７ＮＸＴ’ｒＯＮＸＴＴＯがセットされることは
、ＴＡＣがそれの内部レジスタに、次に送るべきフレー
ムのアドレスを有することを示す。しかし、クリヤされ
ると、それは送信チェーン内部レジスタが、Ｉａ後に送
られたフレームの最後のバッファのリンク・フィールド
を指すことを示す。

９ ＩＲＱ−割込みレジスタの定盤 ビット　記号　　　　　　説　　　　　明（二重使用）
。ＴＡＣがネットワーク状態の時には、このビットはセ
ットされて、タイマＴＤの時間切れの前にはネットワー
クの活動は起らないことを示す。ＴＡＧがネットワーク
状態または診断状態から分離状−へ移行した時に、この
ビットはセットされる。ＩＴＤとＩＴＭ％’ｌ訳の間の
選択は、Ｉ　５ＱＬ（ＣＲＯＯ）ビットのＭ取りを基に
して容易に行われる。

ｌＲ９１ＩＴＡ　　データフレーム送信不成功。この割
込み。

は、確認応答要求を伴って送られたデータフレームが確
認応′４されたことを示す。

２回の送（ｎの後でＮＡｌ（または無応戟がこれを行わ
せる。正確な原因け、適切な ＦＳＢを調べることにより決定できる。

ＩＲＱ２　ＩＴＯＫ　　　トークンが受けられた時にこ
のビットはセットされる。

ＩＲＱ３　ＩＲＥＣ受信されたデータフレーム。この割
込みは、良いデータフレームが適切に受けられ、バッフ
ァ・チェーンにＤＭＡされたことを意味する。

ＩＲＱ４　ＩＴＲＡＮ　　このビットけ、少くとも１個
のデータフレームが送られたことを示す。

ＩＲＱ５　　ＩＮＳ　　新しい後継ぎ。ＴＡＣに論理ル
ープ内で新しい後継ぎ（ＮＡにおける新しいアドレス）
を識別している。以前の後継ぎがトークンパスに応じて
応答することに失敗したり、またはＴＡＣが、’ＴＡＣ
に後継ぎを走査させたフレームを受けた時に、このビッ
トはセットされる。

ＩＲＱ６　ＩＲＯＲ受イｎ器オーバラン。受けたデータ
を余りに長く失わせるために、ＴＡＣｒｒｉバッファを
使い果たし、またはホストによるホストパスへのアクセ
スをＴＡＣ６−ｊ：否認された。

１１ｔ０７　ＩＴＵＲ送信器アンダーラン。ＴＡｃは、
ホストによるＤＭＡチャネルに対するアクセスを、送ら
れたデータを失わせるのに十分磨１と長く遅延させられ
た。フレーム（ハ）再試行されず、トークンはノ４スさ
１する。

それらのビットのいずれかがセ、、トされるとｌＮＴＲ
＋ｆｉ低レヘルとなｐし、　Ｕｏ工ＮＴ（ｃａｏ］）が
−ヒ、ツトされていなければ割込みを行わせる。

／ 岩　　　　１０ 他の可複レジスタの定義 記号　　　　　　　　説　　　　明 ホールドオフ・リミット（ＡＥＩＯＬＴ）ヂエックと送
信リミット（ＴＸ、ＬＴ）チェックのためにＴＡＣによ
り用すられる。データフレームを逆信している時には、
ＴＸＬＴカウント動作のためにＣＴＲ０が用いられる。

その他の、１弱合にはそれはＡ）■ＯＬＴカウント動作
のために用いられる。カウンタは零から８ビツトのリミ
ット値まで動作する。

理リングにおける現在の（瞬時）後継ぎモードを示す。

この後綺１ぎモードは種々の理由で変えることができる
。

１．２回失敗した試入られたトークンパスは、ＮＡ＋１
から始まる遂次高いノードアドレスに対して１旧次トー
クンノぐスを試みることにより、判しい段継き゛を探す
ことをＴＡＣＫ試みさせる。

２、受けた走査フレームばＮＡをへ仏＋１にセットさせ
る。次のトークソノ９スが失敗したら上の１項を適用す
る。

３、　　ＮＡＲレジスタとＮ易■Ａ（ｃｔｔＪｏ）制御
ビ、ソトを用いて、ホストはＮＡを任意に再定義できる
。都合の良い点でＴＡＣｉ、ｔ　ＮＥＷＮＡを認識し、
ＮＡＲをＮＡ内に複写し、それから確認としてＮＦ％７
討Ａをクリヤする。次のトークンノやスが失敗したら上
の１項を適用する。

ＴＡ　　Ｆ？応答タイマ・リミット。このレジスタはフ
レーム送信とＡ（ＪシへＡＫ　（もしを求されたら）の
間、またはトークン送９とネットワーク活動の間のｐＢ
長許容時間の値を有する。遅延は６４にクロックＣＬＫ
の周期を乗じたものの増分である。

クロック速度が２　ＭＨｚであるとすると、ＴＡＬは３
２マイクロ秒の増分（３２マイクロ秒〜８２ミリ秒の範
囲）にセットできる。

ＴＤＬ　　ネットワーク・デッド・タイマ。このレジス
タは、ネットワーク上の活動なしに最長時間の値を有す
る。ＴＡＬと同じクロック源で、範囲ｉｄｌミリ秒から
２６２マイクロ秒である。ＴＤＬけＴＡＬより大きくな
けれは゛ならない。

ＣＢＰ（Ｈ，Ｌ）制御ブロック・ポインタ。ホストメモ
リ内のＴＡＣｆｔｔｌｌ　ｍｌブロックを１旨す１６ビ
ヅト・ポインタ。

ＴＡＣがネットワークモードにある間は、ＣＢＰは修正
してはならない。（以後、１つの１６ビツト・アドレス
をアクセスするために２つのレジスタまたはアドレスが
用いられる１ＩＱｉは、それらをｘｘｘ（Ｈ，Ｌ）で示
すことにする。）Ｎ／Ｒ次のアドレス、要求。レジスタ
は、ＴＡＣＫＮＡレジスクを更新さぜるためにＮｇＷＮ
Ａ（ｃＲ１’ｏ）　ｆｔｔ制御ビットといっしょに用い
られる。ＮＡＴｔｌｄホストによりロードされ、ホスト
ばＮＥＭ％ＩＡをセットする。これは、ネットワークの
論理リングにおけるノードの後継きを再定義する。この
更新の受領は、Ｎ廓へＡ　ｆｆｔｌｊ御ビットがクリヤ
された時に確認される。

ＡＨＯＬＴ　　データフレームを送れるようになる前に
スキップせねばならないアクセス・サイクルの数（受け
たトークン）を示すｆｌｌｌｆでこのレジスタはセット
される。マスク・リセットが低レベルになる時にこのレ
ジスタは零に初期設定さり、る。

ＴＸＬＴ　　このレジスタは、１アクセス・田−イクル
中（ＣＴＡＣが送ることができる連続データフレームの
壺大数にセットづれる。零の値は、２５６まで行列させ
られた全てのフレームをＴＡＣが送ることを許す。この
レジスタＨ１マスタ・リヤ４．トが低レベルになった時
に零に初期設定される。

％ＩＡ　　　マイ・アドレス。ＴＡＣはこの宛先アドレ
ス（放送アドレス七ともに）を有するフｖ　−ｊ’Ａ　
ノミヲ受け、このアドレスを送られた任意のフレームの
ＳＡフィールド内に挿入する。マイ・アドレスはホスト
によりセ、トシなけれは乃らない（範囲は１〜２−５４
である）。

今後は、２バイトが組合わされて１６ビ、ト・アドレス
を形成した時に、それらのレジスタをｘｘｘＨおよび×
××Ｌの代りにｘｘｘ（）Ｔ、Ｌ）で示す。

岩１１〜１４は不可視レノスタの機能を示すものである
。ビットには番号がつけられ、最上６°ｒのビットは７
、最下位のビットばＯである。現在用いられないビット
は省略される。

ｐ　　　　１１ ＳＲ３状態レジスタ ビット　記号　　　　　　欣１　　　　　明１３０　　
Ｎ２Ｚ　　コ（７）ヒーｒトは、ＴＡ−！！た１ｄＴＤ
が時間切れの時にセットされる。

表　　　１２ ＥＮＴＲＲ送償器受信器レジスタし卵什ビット　　記号
　　　　　　説　　　　　明ＥＮＴｌＩＲ３ＦＴＭ■　
このビットがセットされると、送（ｉ器が可能状態にさ
れてし・ゾスタＤｔ１７ＩＡＬ　、　Ｉ）ＭＡ）（を増
加させる。

ＥＮ’Ｉ’ＲＴｔ２　ＥＦｔＭＩ　このビットがセット
されると、受信器が可能状態にされて、レジスタＤＭＡ
Ｌ　、１）ＭＡＨを増加させる。

ＥＮＴＲＲＩ　ＥＮＲこのビットがセットされると、受
信器１００（第５図参照）が可能状態にされる。

ＥＮＴＲＩＩＯＥＮＸ　　このビットがセットされると
、送イに器１０２（第５図参照）が可能状態にされる。

表　　　　１３ ＴＣＲ送信器制御レジスタ ビット記号　　　　　　船　　　　明 ＴＣＲ７Ｔ）（ＩＸ　　このビットがセ１．．トされる
と、それは、送信器保持レジスタが空で、’ｒＡＣが別
のＩ）ＭＡを行えることを示す。

ＴａＢ６　ＴＵＲこのビットがセ、ツトされ為と、それ
は送信器アンダーランが生じたことを示す。

ＴａＢ２　ＦＬＡＧＸ　　このビ、ットがセ、ツトされ
ると、送信器はフラッグを送る。

１’Ｃｎ４　ＡＢＯＲＴ　　このビットがセ、ツトされ
ると、ＴＡＣは送信を失敗させる。

ＴａＢ３　　ＮＯＩ　　　このビットがセ、、トされる
と、フィールド内に情報がないことを示す。

ＴＣＲＩ　ＸＲ４ＩＴ　　　このビットがセ、、トされ
ると、所゛ＴＡが可能状態にされる。

ＴＣＲＯＸＲＤＹ　　このビ１．トがセ１．トされると
、１若伊器がフレームを送る用意ができたことをマイク
ロ制御器に仰らせる。

表　　　１４ Ｒ，ＣＲ受信器制御レジスタ ビット　記号　　　　　　　　説　　　　　　明１．１
ＣＴ１５　ＲＯＲＵＮ　　このビ１．トがセットされ、
ると、アンダーラン受信器が存在する。

Ｆｌ、ＣＲＪ　ＲＩＦ　　　フレーム中に情報フィール
ドが存在するとこのビットはセ、ツトされる。

ＲＣＲ３ＲＲＯＶ　　このビットがセットされていると
、蔓信器の一オーバーフローしている。

ｒｔｃＲ２Ｂ２　　　フレームのＰりのフラッグが受け
られると、このビットがセットされる。

Ｉ’ｔＣ１１０ＲＯフレームのスタートのフラ、ッグが
受けられると、このビットがセットされる。

バス上で送信または受信される情報は指定のフォーマッ
トを有しなけれζ・、シならない。工朶規格高レベル・
データ・リンク制御（ｎＤＬｃ）に極めて類似するフレ
ームが用いられる。各フレームはフラッグと呼ばれる８
ビツトパターンで始まり、かつ終る。このパターンは１
個のＯと、その後の連続した６個の１と、最後の０とで
構成される。各フレーム位、フレームが正しく送られた
かどうかを’Ｉ’ＡＣが決定できるようにする１６ビ、
ツ）・・フレーム・チェック・シーケンス（Ｆｅ２）も
有する。現イＦ１ツ：、Ｆｅ２を作るために、工業規格
周期的冗長件チェック（ＣＲＣ）手続が用いられる。

このトークン・プロトコルに用いられる３種頚のフレー
ムがある。第１の種類は、１つのノードから他のノード
へデータを送るために用いられるフレームであって、こ
の稗のフレームはデータフレームと呼ばれる。第２の種
類のフレームに１ネツトワークにノードを付加し、送ら
れたフレームをノードが受けたかどうかを砕認するため
に中いられる。この種のフレームはアクセス制御フレー
ム°と呼ばれる。第３の種類のフレームＨトークンを１
つのノードから他のノードへｉ４スするために用いられ
、明白なトークン制御フレームと呼ばれる。データフレ
ームを受けるノードを含めて任意のノードヘメークンを
ノやスするためにもデータフレームを使用できる。トー
クンをパスするこの方法はピッギーバック・トークン・
ノ９スと呼ばれる。

データフレーム・フォーマットハ Ｆ−ＴＣ−ＤＡ−８Ａ−Ｉ−Ｆｅ２−Ｆである。

フィールド名： Ｆ＝フラッグ（２進パターン０１１１１１１０）ＴＣ＝
）−クン制御（８ビツト） Ｉ）Ａ　＝宛先アドレス（８ビツト） ＳＡ　＝ソースアドレス（８ビツト） ■＝情報フィールド（０〜４０９５バイトまたは１６バ
ツフアのいずれか小さい方）。

Ｆｅ２　＝フレーム・チェック・シーケンス（１６ビツ
ト）アクセス制御フレーム（ｄ Ｆ−］）］Ａ−ＡＣ−ＦＣ８− Ｆある。

フィールド名； Ｆ＝フラッグ（２進パターン０１．１’１ｌｌｌＯ）Ｄ
Ａ日日光先アドレス８ビツト） ＡＣ＝アクセス制御フィールド（８ビツト）Ｆｅ２　＝
フレーム・チェック・シーケンス゛（１６ビツト）明白
なトークン匍１個１フレーム・フォニマットけＦ−ＴＣ
−Ｆｅ２−Ｆ である。

フィールド名： Ｆ＝フラッグ（２進）ぐターン０１１１１１１０）ＴＣ
−＝）−クン制＃（８ビツト） Ｆｅ２　＝フレーム・チェック・シーケンス（１６ビツ
ト）表１５はフィールド記述の関数を与えるものである
。フィールドの記号は左側の欄にあり、それ表　　　　
１５ フィールドの定硅 記号　　　　　　　　行；？、　　　　　明ｐｌを転送
することと、そノ１の意図する受信器によるフレームの
即時確認応答の要求を伝えること、という二重の目的を
損する。

ＴＣフィールドと、ＤＡフィールド寸たＵＳＡフィール
ドとの間の相互作用はない。したがって、１つの単一フ
レームで、トークンを１つのノードへ転送でき、データ
を同じノードまたは異なるノードへ送ることができる。

ＴＣフィールドへ入れられる値けＴＡ、Ｃにより決定さ
れ、バッファ内にり現われない（透明な（ｔｒａｎｓｐ
ａｒｅｎｔ）フレーム弦除く）。

０　　この時にはトークンはパスされない。

１〜２５４視荘のフレームの後で、トークンはノードＴ
ＣＶＣ，ｌ＠する、 ２５５　、１１０時ＡＣＫが俊求される。

ＤＡ　宛先アドレス。１〜２５４の値はフレームの宛先
アドレスを示す。値２５５Ｊ−１：包括的な（または放
送）アドレスであるＯ ８Ａ　　ソース・アドレス。Ｏと２５５の値が逆にされ
る。

１〜２５４の値は、フレームを送っているノードのアド
レスである。

定める。

Ｆｅ２　フレーム・チェック・シーケンス。Ｆｅ２の言
ｔ　ｉ　Ｋは１透明性（ｔｒａｎｐａｒｅｎｃｙ　）の
ために挿入されるＯを除き、開放フラッグとＦｅ２のス
タートの間の全てのデータが含まれる。１６ビツ）　Ｆ
ｅ２は標準ＨＤＬＣＦｅ２と互換性がある。

ＡＣ’　　アクセス制御。このフィールドはスー／４’
バイザリイ情報を含む。このフィールドは、透明モード
を用いて指令として送ることができ、または確認応答要
求に応答して受けることができる。そのフォアクセス制
御フィールド ビットナ　８６５４３２１０ 名　　称Ｊ３ＣＡＮＦ　　ＷＩＲＩＮＧ　　００　０　
　ＮＶＡＬ２−−ＮＶＡＬＩ−−ＮＶＡＬＯ表１６はア
クセス制御フィールド中の個々のビットの機能を定める
。ビットには番号がつけられ、最上位のビットには番号
７、最下位のビットには番号０がつけられる。

表　　　１６ アクセス制御フィールド ビット　記　号　　　　　　　　説　　　　　明７　　
８ＣＡＮＦ　　走査モード（指令）。このキードがセッ
トされると、それは、アドレスされ たノードがＮＡを、それの次のトークンパスで使用する
ためにＮＡ＋　１に等しく定めなければならないことを
示す。

５　　　ｗＩＲＩＮＧ　　リングにおける希望。このビ
ットは、そのフレームを送ったノードが論理リ ング内になく、そのままでいたいこと を示す。それがノードのＧＩＲＩＮＧ　ＡＮＤＮＯＴ　
ＩＮＲＩＮＧを送ることの論理機能でる。（ＣＲ１３と
５Ｒ２０）受信ＴＡＣはこの情報に作用せず、受けたフ
レームの ＦＳＢを経てホストまで単にそれをノ！スさせるだけで
ある。

５〜３　　　　　　留保 ２−ＯＮＶＡＬ　　　符号化された確認応答。受信コー
ドは、最後に受け、たフレームの状態に応じて、下記の
コードのうちの１つをセラトス る。

００〇−誤シなし ００１−フレームに対して不十分なバッファ ０１０−フレームのスタート時に受信器が可能状態にさ
れていない ０１１−受信器オーパラン １００１６をこえたフレームがバッフ ァを受ける ホストがメツセージをフォーマットすることを避けるた
めに、ある種の機能が受信器と送信器にロードされる。

ＴＡＣは６個の連続する「１」の全ての系列をフラッフ
として処理するから、送信器は、５個の連続する「１」
の後に０を挿入する。このＯの挿入に対応して、ＴＡＣ
があるフレームを受けると、５個の「１」の任意の系列
に続くフレームから０を消去せねばならない。送信器に
よシフレーム・チェック・シーケンスが発生され、それ
が受信器によシ検査される。０の挿入と消去、およびフ
レーム・チェック・シーケンスの発生と検査は産業にお
いて周知のものである。

トークン・アクセス制御装置は、それのネットワーク義
務（ｎｅｔ、ｗｏｒｋ　ｏｂｌｉｇａｔｉｏｎＩ＋）　
（たとえばネットワークのデータ要求とプロセス遅延要
求に応えること）に関するリアルタイム問題にそれが応
答できるようにする、複雑なメモリ・マッファ・アーキ
テクチャを使用する。それらのメモリの構造は、ホスト
およびそれに関連するＴＡＣにより協同して管理される
。リアルタイム応答（たとえば、メモリ内のバッファ・
チェーンを通る）を要するメモリ管理機能は、ＴＡＣに
より全て取扱われる。

その他の時間的にうるさくない動作はホストの責任であ
る。ＴＡＣは受けたデータや、送ろうとするデータはい
ずれも格納しない。その代υに、ホストは送信バッファ
を作る。それらの・マッファに対するアクセスは制御ブ
ロックを介して行われる。

制御ブロックはホストのメモリ中に表１７に示すよう処
して構成される。表１７に与えられているアドレス場所
は、左の欄如示されている量だけ、制御ブロック・ポイ
ンタ、ＣＰＢ　（Ｈ，Ｌ　）に格納されているアドレス
からオフセットされる。

表　　　１７ 制御ブロック。

アドレス　　　　　　　　機　能 ＯＮＸＴＲＨ Ｉ　　　　　　　　　　　　　　　　　　　ＮＸＴＲＬ
２　　　　　　　　　　　　　　　　　　ＮＸＴＴＨ３
ＮＸＴＴＬ ４　　　　　　　　　　　　　　　　　　　　Ｒ８ＩＺ
ｇ５　　　　　　　　　　　　　　　　　　　ＥＶＴＯ
６ＥＶＴＩ ７　　　　　　　　　　　　　　　　　　　ｇＶＴ２Ｂ
　　　　　　　　　　　　　　　　　　　ＥＶＴ３９　
　　　　　　　　　　　　　　　　　　　ＥＶＴ４１０
　　　　　　　　　　　　　　　　　　ＥＶＴ５１１　
　　　　　　　　　　　　　　　　　　　ＥＶＴ６１２
　　　　　　　　　　　　　　　　　　　ＥＶＴ７１３
　　　　　　　　　　　　　　　　　　Ｅ　ＶＴ　８１
４　　　　　　　　　　　ＥＶＴ９ １５　　　　　　　　　　　　　　　　　　　ＥＶＴＩ
Ｏ制御ブロックの場所はレジスタＣＢＰＨＩｌ！：　Ｃ
ＢＰＬ（ＣＢＰ（Ｈ，Ｌ）　）に書き込まれる。ホスト
のメモリのためのアドレスは１６ビ、ットで”ＬＴＡＣ
の内部レジスタは８ビツトにすぎないから、各メモリア
ドレスのために２つのアドレスを使用せねばならない。

制御ブロックには１６個の別々のメモリアドレスが割当
てられている。

制御ブロック内の最低のアドレス（これはＣＢＰ（Ｈ，
Ｌ）’　）プラス０およびｃｎＰ（Ｈ，Ｌ）プラス１で
ある）ｒｄ、　、受信バッフτ・チェーンＮＸＴＲ（Ｈ
，Ｌ）のスタートのためのアドレスを与える。メモリ内
の次の２つのバイトは送信バッファ・チェーンＮＸＴＴ
（Ｈ，Ｌ）のアドレスに割当てられる６ＮＸＴＴ（Ｈ，
Ｌ）はＴＡＣのレジスタｎｘｔ、ｔ、（Ｈ２Ｌ）に３に
常格納される。ＣＵＰ（Ｈ，Ｌ）プラス４はバッファの
サイズ（ＢＳＩＺＥ）’を示す。バッファのサイズはＢ
Ｓ　ＩＺＥ内の４つの下位ビットに１を加えたものに６
４をかけたものである。したがって、バッファサイズは
６４バイトから１０２４バイトまでの範囲におよぶこと
ができる。ＮＸＴＲ（Ｉ（、Ｌ）　、　ＮＸＴＴ（Ｈ，
Ｌ）　、　ＢＳＩＺＥ　ノ値はホストにヨｔ）与えられ
る。

制御プロ、り内の残シの場所は、１１個の事象カウンタ
に割当てられる。それらのカウンタは、ある事象が何回
起き己かをホストに知らせるために用いられる。それら
の事象カウンタの機能が表表　　　１８ 事象カウンタ カウンタ　　　　　　　　　　　　説　　　　　　　　
　　明０　　このカウンタは、５ＣＡＮＦビヅトがセッ
トされているアクセス制御フレームをＴＡＣが受ける時
に、當に値が増大させられる。

■　　このカウンタは、データ・フレームの１回目の送
信は失敗したが、２回目の送信は成功したことを示す確
認応答をＴＡＣが受けるたびに、値が増大させられる。

２　　このカウンタは、送信器のアンダーラン、または
フレームの長さが１６岡の・々ツファをこえたことによ
り、フレームを送る試みが失敗した時に、常に値が増大
させられる。

３　　　ＴＤタイマが時間切れの時に、このカウンタの
値は常に増大させらｇる。

４　　アクセス制御フレームまたはトークン・ｉ４ス・
フレームが不正確に受けられた時に、このカウンタの値
は常に増大させられる。

５　　このカウンタは、Ｆｅ２の誤りによる誤υを受信
器が検出した時、ＳＱ線が不正確な信号を示した時、不
正確なフレームが受信された時、またはアクセス制御フ
レームが予測された時にデータフレームが受信された時
に、値が常に増大させられる。

６　　このカウンタは、ＴＡＣが非確認応答アクセス開
側フレーム（ＮＶＡＬＯ〜ＮＶＡＬ２は０にセットさｔ
ｔていない）を受けた時に、値が常に増大させられる。

７　　この本殿カウンタは、ＴＡＣが確認応答アクセス
制御フレームを予測しておυ、しかもそのＴＡＣが別の
ｆｉｌ　ｕのアクセス制御フレームまたはトークン・・
２ス・フレームを受けた時は、その値が常に増大させら
れろう ８　　このカウンタは、Ｔ、ＡＣが複製トークンを受け
た時に、値が常に増大させられる。

９　　留保 １０　　　このカウンタは、他のノードが同一のアドレ
スを有することをＴＡＣが認めた時に、値が児に増大さ
せられる。ＴＡＣの凧レジスタに等しいソースアドレス
をＴＡＣが読取った時に、複製アドレスが常に検出され
る。

ホストによｐ構成される送信バッファの構成が第６図に
示されている。それらのバッファの初めの２バイトハ、
送信すべき（リンク）データの格納器として用いられる
次のバッファのアドレスを含む。次のバイトは送信フレ
ーム状態バイト（ＴＦＳＢ　）である。このバイトはＴ
ＡＣにより書かれる。表１９は送信フレーム状態バーｆ
　ｌ−（ＴＦＳＢ）によシ実行される機能を示す。バッ
ファ内の次のバイトは送信フレーム制御パイ）　（ＴＦ
ＣＢ）である。

ホストはＴＦＣＢを書込む。バイトの機能を表２０に示
す。フレーム中の次の２バイトはフレームの長さを与え
る。長さは、リンク・サイズと、フレーム状態バイトと
、フレーム制御バイトと、長さバイトと、他の全てのバ
イトとを含めて、フレーム中の全てのバイトを含む。長
さバイトの後には宛先アドレス（ＤＡ　）が続く。この
宛先アドレスは、バッファに含まれているフレーム’ｔ
　’Ｉ”ＡＣが送ル相手力である論理ループのノードで
める。ソース・アドレス（ＳＡ）はデータを送る装置で
ある。ノ々ツファ内の残すのスペースにはデータバイト
（もしられば）が含まれる。ＮＸＴＴ（Ｈ，６）が指す
・ぐツファの左側に示されているバッファは既に送られ
ており、リンク（Ｈ）の値が０でなければホストにより
使用できる。

リンクは、送信すべき次のバッファを常に指す。

バッファがそのチェーンの終りにあるとすると、そのバ
ッファのリンク（１１）の内容の値が零にセットされる
。したがって、トークン・アクセス制御器がリンク（Ｈ
）の内容として零ｆＫ：読取ると、伝送チ、−ンの終り
に達したことをその制御器は表　　　１９ 送信フレーム状態バイト ビット　名　　称　　　　　　　機　　　　　　能７’
　　ＤＯＮＥ　　ＴＡＣがフレームの送信を終了した時
に、このビットはそのＴＡＣによりセットされる。

６　　ＷＩＲＩＮＧこのビットは、アクセス制御フレー
ム内のＷＩＲＩＮＧビットの対応する値にセットされる
。

５　　　　　　留保 ・５４　　　　　留保 ３　　８ＥＬＦ　　　このビットがセットされをと、そ
れは、下位３ビツトがＴＡＣによりセ・ノドされたこと
を示す・さもないと、下位３ビ・ットは、アクセス制御
フレーム下位３ビツトから複写される。

２〜ＯＶＡＬ　　　それら３つのビットの意味はＳ　Ｅ
ＬＦの値に依存する。

５ＥＬＦがクリヤされると、 ０００−フレームはうまく送信された。

００１−送信されるフレームに対して不十分な″ソファ
０ ０１〇−送信が始まった時に受信器は可能状態にされな
かった。

０１１−受信器は十分な速さでＤＭＡできなかった。

１００−フレーム送信（Ｍ　Ｒａのバッファ・チェーン
内の１６のバッファよシ長 かった。

５ＥＬＦがセットされると、 ００〇−送信器誤りなし。

０１０−アンダーラン状態の送信器が検出された。

０１１−送信バッファ・チェーンの終シに達した。

１００−送信されたフレームは１６フレームより長かっ
た。

００１−送信失敗。

Ｓ　ＥＬＦがクリヤされた時にこのフレニムを受けたＴ
ＡＣによｊ５、ＴＦＳＢ内のＶＡＬビットが決定される
ことに注意すべきでめる。５ＥＬＦがセットされた時に
ＶＡＬはこのＴＡＣによシ決定される。したがって、Ｖ
ＡＬの説明において述べた受信器は宛先の受信器であｌ
）、５ＥＬＦがセットされた時の説明において述べた送
信器はこのＴＡＣの送信器である。

表　　　２０ 送信フレーム制御バイト ７　　ＷＡＣＫ　　　このビットがセットされると、Ｔ
ＡＣがアクセス制御フレームを受けるか、ＴＡ　タイマ
が時間切れするまで、そのＴＡＣは別のフレームを送ら
ない。

６　　ＰＣＢＬＦ　　このフレームの終りにＴＡＣがト
ークンをパスする。

５　　ＴＲＡＮＳＰ　　ＴＡＣはこのバッファを、送信
すべきバイトの正確なシーケンスと解釈する。ＴＣとＴ
Ａの発生機能が抑制される。

４〜０　　　　　留保。

受信・々ッファ・チェーン構造は送信・々ッファ・チェ
ーンのそれに非常に類似する（　Ｆ　７図参照）。

ＮＸＴＲ（Ｈ，Ｌ）は、ＴＡＣによシ受信されたフレー
ムのために利用できる次の・ンッファを指す。バッファ
・リンク（Ｈ，）と（Ｌ）の初めの２バイトυ次のバッ
ファのスタート・アドレスを含む。受信フレーム状態パ
イ）　ＲＦＳＢがある。ＤＯＮＥと呼ばｈる最上位のビ
ットがＴＡＣによりセットさｉｔ−ると、それは、妥当
フレームがメモリに書込まれていることを意味する（Ｄ
ＯＮｇ　＝　１　）。仙のビットは現在は使用されない
。受信フレーム制御器ぐイトＲＦＣＢもある。このバイ
トは現在は機能しない・次の２つのバイト長（Ｈ）、（
Ｌ）は・ぐッファの長さを示す。次はＤＡ（宛先アドレ
ス）である。こｉｔ　ｊｄ、このフレームを受けたＴＡ
ＣのＭＡに′帛に等しいか、または、Ｃ０ＰＹ（ＣＲＯ
２）がセットされなければ、全体的な放送アドレス２５
５に常に等しくなければならない。ＤＡの後にソース・
アドレス（ＳＡ）がある。

これはこのフレームを送ったノードのアドレスである。

このフレームの残りは情報である。ＮＸＴＲ（Ｈ山）が
指している・々、ファの左側の・々ッファには情報が既
に入れられでぶ・シ、ホストによシ刺べられる。

Ｃ０流れ図。

、第８〜２４図けＴＡＣプロトコルのための流れ図であ
る。２８８〜１０図はエグゼクティブ？すれ図でを・る
。第１１〜１５図はフレーム送信のための流れ図、第１
７〜２１図はフレーノ、受信のための流れ図、卯＋２３
．２４図は釉々のサブルーチンのための流れ図である。

ＴＡＣは分１？ｌ１４　、診断外よひネットワークの３
つの状態を有する。

電源が投入されると、ＴＡＣけ自動的に分離状態に入る
。電源が投入されると、ステップ１１０において、マイ
クロ制御器７０がＣＲＯｎがセットされているかどうか
調べることによｐ、ＴＡＣがネットワーク上にあるか、
または分離状−であるかを判定する。ＣＲＯＯがセット
されているとすると、分離状態１１１と５ＴＡＴＥ（Ｓ
Ｒ２］　）にあるＴＡＣがステップ１１２において「１
」にセットさノする。ステップ１１４において、マイク
ロ制御器７０　ｉ　ＤＩＡＧＣ’＝１　（ＣＲ１７）’
かどうかを調べる。ホストがいくつかの診断状ｋ［・の
うちの１つを実行することによｐＴＡＣを・それ１月で
ＰＩべたけｔｌ、ば、そのビットげ゛ホストによりセッ
トされる。ＤＩＡＧＣがセットさ）１ていなりれは、Ｔ
ＡＣけ分ｎｆｔ状態に留１す、マイクロ制御器７０はル
ープを元に戻って、ｌ５ＯＬ（ＣＲＯ（す（ステップ１
１０）’ｉ：たけＤＩＡＧＣ（ＣＲ１７）　（ステップ
１１４）のいずｉｌかにおける変化を待つ。

ＤＩＡＧＣ（ＣＲ１７）　ｌ）’　セｙトさｉｔ　ルト
、’Ｉ’ＡＣはＲａ断状態に入シ（ステップ］１５）、
マイクロ制御器７０は、ホストにより選択されている診
断テストケ行って、ＤＮＡＧＣがクリヤさＴ７．るまて
診断状ｔ７１に留まる。ＤＩＡＧＣがクリアされるとぐ
ステップ１】８）、ＩＴＮがセットされて、ＴＡＣが状
朋を畏えたことをホストに知らせる。

ｌ５ＯＬ（ＣＲＯ（＋）がホストによってクリヤされる
と、ＴＡＣはネットワーク状態に入る（　１２８）。ネ
ットワーク状爬に入ると、制御ブロック（表１７）の初
めの５バイトがＴＡＣの適切なレジスタ７８にロードさ
れる（ステップ１３０）。ＢＳＩＺＥの下位４ビツトは
ＳＲＯの下位４ビツト（ＢＳＺ３〜ＢＳＺＯ）にロード
しなければならないから、各送信器・ぐツファと各受信
器・ぐッファの長さをＴＡＣけ知る。

ＮＸＴＴ（Ｉ（、Ｌ）とＮＸＴＲ（Ｈ、Ｌ）がｎ　ｘ　
ｔ　ｔ　（Ｈ，ｒ　Ｌ　）どｎｘｔｒ（Ｔ（、Ｌ）にそ
れぞれロードきノ１．る。次に、状鮮レジスタ２（ＳＲ
２）とカウンタ・レジスタ０　（ＣＴＩ？、ｎ）が初期
設定される（ステップ１３０）。

次に、送信バッファと受信バッファが既にセットアラ・
ブ′されているかどうかをＴＡＣは判定上ねはならない
（ステップ］３４）。受信・ぐッファが設定さｉｌ、る
と（ｎｘｔｒｈ　ｒＪ（０に等しくない）、ＮＸＴＲ０
がセットされる。次にＴＲ（８Ｒ２５）がクリヤされて
トークンが受りられなかっ１ζことを示しくステップ１
４４）、かツ５ＴＡＴＥ（ＳＲ２］）　、　Ｔ１．ＥＴ
ＲＹ（ＳＲ２３）ＴＳＥＮＴ（ＳＲ２２）が全てクリヤ
される（ステップ１４６）。

１′ＡＣがいまはネットワークモードであることを確認
するために５ＴＡＴＥをクリヤしなければなら２ｒい。

次に、確認応答が要求さｉｌなかったことを指示するた
めにＡＣＫＲＱをクリヤせねばならない（ステップ１４
８）。ＩＤＬＥ（１５０）　、　ＩＤＬＥＩ（１５２）
、ＩＬＩＬＥ２（１５４）ＩＤＬＥ３（１５６）により
表される「へ飛越す」、壱もある。

それらの「へ飛熔す」点は、ある条件でマイクロ制御器
が飛越ず流れド１内の点である。それらのステップの後
で、タイマＴＡとＴＤをスタートさせて、Ｎ２ｚ＊をセ
ットし、タイマはいずれも時間切れしないことを指示さ
せねばならない（ステップ１５８）。

１’ＡＣには２つのタイマがある。一方のタイマは確認
応答（Ｔａ２６　）のためのタイマとして用いられ、他
方のタイマは、ネット・ワークが死んでいるかどうかを
決定するために用いられる（ＴＤ９８）。ＴＤＬレジス
タにおいてセットさノ１．ている限界にＴＤ９８が達す
る前はネットワークにおいで活ｊｊｉ！＋　（’　）−
クンのノクスを含む）がｆｊわれていないとすると、そ
れはネットワークが槙能を停止したことを慧味する１、
後で説明するように、ＴＤタイマが時間切れすると、’
ｒＡＣけネットワークを再び構成しようと試みる。ＴＡ
タイマは確認応答のための時間な泪るために用いられる
。送信フレーム制御・々イトにおいて確認応答が要求さ
れるとすると（ＷＡＣＫ　＝　］　）、タイマＴＡが時
間切ノ１となるか、あるいは確認応答が受けられるまで
ＴＡＣは別のメツセージを送らない。また、Ｎ２Ｚ（Ｓ
Ｒ３０）がセットさｉ″Ｃ甘だいずれのタイマも時間切
れしていないことを示す。もぢろん、ＴＯＦＦ（ＣＲ（
１４）がセットされると、ＴＡＣけタイマを無視する。

ここでＴＡＣは主アイドル・ループに入る（第９図の１
６０）。このループにおいては、ＴＡＣｒｊ：、ネット
ワーク上で検出ナベき活ｊｉｂ、または一方のタイマが
時間切れするのを待つ。

ＴＡＣが行う第１のことは、ホストが新しい後継ノード
を供給したかどうかを％べることである。

したがって、ＴＡＣはＮＥＷＮＡ（ＣＲＩ　Ｏ）を調べ
る。新しい後継ノードがホストプロセツサにより寿見ら
れておれは、ＴＡＣけＮＡＲをＮＡにロードし、Ｎ呪瀕
（１６２）をクリヤする。ＮＥｔ■Ａのクリヤの後で、
またはＮα／ＮＡがセットされなかったとすると、新し
いフレームの第１の・ぐイトが受信器により検出された
かどうかをＴＡＣけ調べる。マイクロ制御器はＢＯ（Ｒ
ＣＲＯ）をポーリングすることによシそｉｌ−を行う。

ＢＯがセットされると、新しいフレーノ・の第１のバイ
トが検出されたことになるから、マイクロ制御器７０は
受信器流れ図（第１７〜２１図）へ飛び越す。

ＢＯがセットさｉｌなければ、ＴＯＦＦ（ＣＲＯ４）が
セットされたかどうかをＴＡＣけ判定する。ＴＯＦ’Ｆ
がセットされていると、ＴＡＣはそれの白州（タイマＴ
Ａ。

ＴＤを無視する。したがって、ＴＡｃは主アイドルルー
ズのスタートをふＩ）返える（ステップ１６ｏ）。

これノｌ１ｌｆｉ　−ノ例外ｉ、ＴＡＣが分子＋＋を状
５．ｐ　（ＩＳＯＬ＝１）に戻ることをホストがＴＡＣ
に求めたとすると、そノＴＡＣ７％　トークンを有しな
いことである（ステップ］７２）。それから、ｌ５ＯＬ
がセットされ、ＴＲがクリヤづれるとすると、ＴＡＣは
Ａにおいて分離状爬］　］　１に直ち匝入る（第８図の
ステップ１１６）。

ＴＯＦＦがセットされていないとすると（ステラ、　プ
１６８）、ネットワークが死んでいるかどうかを調べる
ためにＴＡＣはそれのＴＤタイマをポールし、ＴＤが時
間切れになるとＴＡＣはネットワークを古び設定するこ
とを試みる。ＴＤが時間切れになると、マイクロ制御器
７０が■ＴＤ（ＩＲｎｏ）をセットする。そうすると、
Ｎ０ＩＮＴ（ＣＲ，ｆｌ　１　）がゼットされていなけ
ｉｌ、ばｌＮＴＲ＊が自動的に仏レベルにされる（ステ
ップ１７６）。ＩＮＲＩＮＧ（１２０）がクリヤされて
、’１’ＡＣがもはや動作論理ループにも１やないこ占
を示す（ステップＪ７７）。事象カウレンＡ３のカウン
ト値が１だけ増加させられる（ステップ１７８）。

時間切れしたタイマＴＤを有するＴＡＣｉｒｌ　ＩＮＩ
Ｔ（ＣＲＩ５）をポーリングして、ネットワークを杓ひ
４Ｂ定することをそれが許されているかどつかをイ′１
］定する。

ネットワークをｒＴ↓ひ設定することを装置が許されな
いとすると、マイクロ制御器７０はＩＤＬＥ３へ飛び越
しくステップ１５６）、タイマＴＡ、：ＴＤを再スター
トさせる。ネットワークを初期設定する（ＩＮＩＴ＝１
）ことを装置が許されたとすると、次のステップ１８６
においてＴＡＣけそれの送ＩＬ器がＴＸＥＮ（ＣＲＯ６
）をポーリングすることによシ可能状態にされることを
確認するために検査を行う。ＴＸＥＮ′がセットされな
、いと、このＴＡＣが送信することを許されないから、
ネットワークを再スタートできないことを意味する。し
たがって、マイクロ制御器７０はＩＤＴ、Ｅ３へ飛越し
くステップ１５６）、タイマＴＡとＴＤをリセットする
。ＴＸＥＮがセット芒ｈ−ｆｃとすると、ＴＡＣｉｚ、
Ｊ走ＩＦモード（第１０図）に入ることによねネットワ
ークを一、ｉＴｉび設定することを試みる。

走査モードｔｄ１Ｔ’、Ａｃが応答を受けるまで、ネッ
トワーク上のトークン制御フレームを別のノードｔ　Ｔ
　ＴＡＣに送り続りさぜる。走査モードにおいてｎ、マ
イクロ制御器７０はＴＡＣの次のアドレスＮＡをＡｃｃ
７６にロードさせ（ステップ’２２０　）、可能な最高
ノード・アドレス１＝ＮＡ７５ｆセツトされるかどうか
を決定する（ステップ２２２）６ＮＡがその可能な最高
ノード・アドレス（２５４に辱しい）にセットさり、る
と、ＮＡは１にセットされる（ステップ２２４）。ＮＡ
レジスタ内のアドレスがＴＡＣのアドレスと同じである
とすると（ステップ２２６）、それはＴＡＣが後継ノー
ドを見つけることができなかったことを意味する。した
がって、ＮＡはＮＡ＋１にセットされ（ステップ０２２
８）、マイクロ制御器７０けＩ　ＤＬＥへ飛越す（ステ
ップ１５０、第８図）。ＮＡがＭ八に等しくなければ、
アドレスがＡＣＣ７６にあるノードへ、５ＥＮＤ　ＴＯ
ＫＥＮザブルーチン（１２４図１）を・用いてＴＡＣは
トークンを送る（ステップ２３　（１）。ＴＡタイマは
スタートされて（ステップ２３２）確認応答を待つ。そ
れから、ＴＡＣけネットワーク上における任意の応答活
動を待つ。ＴＡが時間切ｉ］になる前に受イｂ器が任意
の活動を検出したとするさくステップ２３６　）、Ｎ　
Ａｌ：ＡＣＣの覗、在の内容にセットされ、ＴＳＥＮＴ
がセット芒ノｌ、ＩＮＳ　；がセットされる（ステップ
２３８）。ＴＡＣけ受イ言器モードに飛越しで（第１７
図）この次のフレーノ・ケ受ける。

走査モードは、論理ループに入ること２望んでいる新し
いノードのためにポーリング′！？、たけ走査を行うた
めに使用できる。そｉｌ、らの機能を実行するために、
１つまたはそれ以上のポストプロセッサをプログラムし
なけｔｌばならない。

活動が１られなけｉｌば、タイマＴＡがまだ時間切れし
ているか否かをＴＡＣは調べる。もし時°開切ノ′シシ
ていなけｆｌ、ば、活動が見ら第１るか（ステップ２３
４）、またはタイマＴＡが時間切れする（ステップ２３
６　）ｔでＴＡＣけモニタを続ける。タイマＴＡが時間
切れになると、ＡＣＣの内容が１だけ増加させらｉＬ　
、ＴＡＣはステップ２２２へ飛越す。

再ひ８Ｐ、９図を参傅して、トークン送信の後で応答が
待だ力でいるとすると（ステップ１８４）、マイクロ制
御器７０はＲＥＴＲＹをポールして、トークンが送られ
たのが１回目でるるか、または２回目で′ｊ！５るかを
決定する（ステップ０１８６）。ＲＥＴＲＹがセットさ
れると、それは、トークンが２回送られたことを意味し
、トークンが２回送られたということは、トークンが失
われたことを意味する。

ＲＥＴＲＹが「１」に等しいと、マイクロ制御器はステ
ップ１８２へ飛越す。ＲＥＴＲＹがｒｌＪＫ停しくなけ
れば、それはトークンが１回だけ送られたことを意味す
る。その場合には、ＲＥＴＲＹはナツトされて（ステラ
ｆ１８−８）、５ＥＮＤ　ＴＯＫＥＮサブルーナンによ
シト−クン・フレームがＮＡにおいて識別されているノ
ードアドレスへ送られる（ステップ１９０）。そｉｌ−
、ｙｊｓらＴＡＣけＩＤＬＥ３へ進み（ステップ１５６
）、タイマＴＡとＴＤを男スタートさせる。

ＴＳＥＮＴがセットされていないとすると、マイクロ割
病ｊ器７０はＡＣＫＲＱ　（Ｓ　Ｒ２４）をポールして
、データフレームの最後の送（Ｍ後に応答を予１１４ｉ
ｉてきるか否かを決定する。もし予…りできないとする
と、タイマＴＡｄ単に再スタート書せら）７−（ステッ
プ１９４）、ホストがネットワークモードフ）Δら出る
ことを要求しなけｉ″Ｌは、マイクロ制御器は主アイド
ルループに入る（ステップ１７２）。確認応答が求めら
れたとすると（ステップ１９２）、マイクロ制御器７０
はＲＥＴＲＹをポールして、確認応答すべきデータフレ
ーム送信が１回送られたか、または２回送られたかを決
定する（ステップ１９５）。

２回目の送信が既に行われたとすると（Ｒ，ＥＴＲＹ　
＝　１　）、ＴＡＣは送信フレーム状態ノぐイト（ＴＦ
ＳＢ　）をセットして、２回の試みの後は送信が失敗し
たことを示す（ステップ１９６）。ＩＴＡ割込みがＩＲ
ＯＩをセットすることによってトリガされるから、デー
タフレームの送信が成功しなかったことをホストは知る
（ステップ’１９Ｂ）。マ”イクロ制釧１器はＦＲ八へ
ＥＮＤへ飛購す（ステップ’２０’（１、るＨ、ｚ５図
）。

ＩｔＥＴＲＹがセットされなかった七すると（ステップ
１９５　ＬデータフレームがただＪ回送イ目されたこと
になる。したがって、マイクロ制ｆｉｉＩ器ｔ」ＲＦ、
ＴＲＹ２Ｏ２をセットし、ＲｇＴｘｈｑへ飛越すこと４
Ｃ，よシ角送４Ｍし＝Ｃ（ステップ２０４　）　、デー
タフレームを用送価する。聞送佃の手ｊ１自を第１１図
に示す。

受信器流れ図を第１６〜２１図に示す。第１のバイトを
受けた後で、受信器マイクロ制彷）器８８がＢＯをセッ
トして、第１のバイトが受信されたことをマイクロ制御
器７０に知らせる（ステップ６００）。受信器マイクロ
制御器８８は全ての初期手順をパスで取扱う。次に、Ｔ
ＳＥＮＴがポールされて、トークンがちょうどノモスさ
れたかどうかを判定する（ステップ６０２）。ＴＳＥＮ
Ｔがセットされたとすると、それは、トークンがうま＜
ノソスされたばかりであシ、ＴＳＥＮＴとＴＲがクリヤ
され、ＩＮＲＩＮＧがセットされることを意味する（ス
テップ６０４）。ＴＳＥＮＴがセットされないとすると
、このステップはスキツプされる。次に、これがフレー
ム終シであるかどうかを受信器マイクロ制御器（Ｕ１８
８が判定する（・ステップ６０６）。ＵＲ８８は、フラ
ッグ・パターンを調べることにより、フレーム終りに達
したかどうかを決定できる。データの初めのバイトの後
にもう２つのバイトが続き、その後にフラッグが続くこ
とは、３バイトだけのフレームはトークン制御フレーム
であるから、初めのバイトがトークンで、次の２ノぐイ
トがＦｅ２であることを意味する。フレームの終シのフ
ラッグをマイクロ制御器８８が検出すると、それはＢ２
をセットする。マイクロ制御器７０けトークンを検査し
て、トークンがこのＴＡＣのＴＯＫＥＮ　ＦＲＡＭＥ　
ｔでパスされたかどうかを判定する（ステップ６０８、
第１８図）。

このトークン・フレームがトークンをこのＴＡＣまで・
やスさせるかどうかの検査を行う手順ｔ」、良いフレー
ムが受けらノしていることを確認するための最初の検査
が含まれる（ステップ６１０）。これは、標準的な技術
を用いてＦｅ２を検査する受信器１００によシ行われ　
ＳＱ＊伯号を調べることにより、外部″パスの信号が特
定された信号品質に適合するかどうかを判定する。フレ
ームが悪いとすると、事象カウンタＡ４のカウント値が
増大させられて、悪いフレームが受けられたことを示し
くステップ６１２　）、マイクロ制御器７０はＩＤＬＥ
　３へ飛越す（ステップ１５６、第８図）。

フレームが良いとすると、ネットワーク内に複製のトー
クンがあるかどうかをＴＡＣが決定する。

これは、ＴＲがセットされているかどうかを調べること
によシ行われる゛（ステップ６１４）。ＴＲが既にセッ
トされているとすると、ネットワークには複製のトーク
ンが存在するか゛ら、事象カウンタＡ８のカウント値が
増大させられて、そのことをホストに示す（ステップ６
１６）。それからマイタロ制笹ＩＩ器７０はＩＤＴ、Ｅ
へ飛越す（ステップ１５　ｏ、ｇｓ図）０トークンが復
調でないとすると、それがこのＴＡＣにアドレスされた
ものであるかどうかを調べなければならない。これは、
受けたトークンの値を凧の内容と比較することによって
行われる（ステップ６１８）。トークンがこのＴＡＣヘ
アドレスされたものでないとすると、それがセットされ
たがどうかを調べるためにＧＩＲＩＮＧがポールされる
。

Ｇ　Ｉ　ＲＩ　ＮＧがセットされるとすると、ＴＡＣＦ
ｉ論理ループにアクセスすることを許され、かつ’ｌ”
Ｒをセットすることによシト−クンを受けることをそれ
は意味する（ステップ６２２）。それからとのＴＡＣは
送信モードへ飛越す（ステッ７’２５０．第１１図＼Ｇ
　Ｉ　ＲＩ　ＮＧがセットされないとすると、ＩＮＲＩ
ＮＧがクリヤされて、このＴＡＣが論理ループ中にない
ことを示す（ステップ６２４）。それからマイクロ制御
器はＩＤＬＥ　１へ飛越す（ステップ１５２）。

フレームの終りがオだ受けられていないとすると（ステ
ラｆ６０６．第１６図）。第２のノＺイトが受けられて
いるかどうかをＴＡＣｌ−を判定する（ステップ’６２
４）。受信器マイクロ制御器８８はフラッグの捜索を続
け、第２のバイトなしにフレームの終りに達した時は、
それはトークン・フレームが送られたことを意味する。

そうすると、ＴＡＣけＴＯＫＥＮ　ＦＲＡＭＥＲＡＭ−
チン（棺１７図）へ飛越す（ステラ７’　６０８　）。

第２のバイトに達しだとすると（ステップ６３２）、マ
イクロ制御器７０はＢ２をポーリングすることによりそ
れがフレームの終りであるかどうかを判定する。Ｂ２が
セットされているものとすると、そのフレームはアクセ
ス制御フレームであるから、マイクロ制御器７ｏは、第
１８図のステラｆ６５０でスタートするＡｃ（ＪＳＳ　
ＦＲＡＭＢルーチンへ飛越す。

第３のバイトが受けられたとすると、マイクロ制御器７
０は第３のバイトを得て、バイトが受けられてｂること
を艶信器マイクロ制御器に示す（ステラｆ　６４２　）
。受信器１００が第３のバイトを受けたとすると、受け
たフレームはデ゛−タフレームである。

アクセス制御フレームが受けられたとすると（ステップ
６３８．第１８図）、ＴＡＣはアクセス・フＬ／−ムが
良いか悪いかを判定する。これはＦｅ２とＳＯを割べる
ことにより行われる。それが悪いフレームであれば、プ
ロ十ッサはＢＡＤＦ’ｍｒ＞へ飛越しくステップ６１１
．第１７図）、適切な事象カウンタのカウント値を増大
させてから（ステップ６１２）、ＩＤＬＥ　３へ飛越す
（ステップ１５６）。

それが良いフレームであれば、ＴＡＣはＡＣＫｒ？Ｑを
ポーリングすることにより、このＴＡＣが確認応答を待
っていたのかどうかを調べる（ステップ６５４）。

それから宛先アドレス（ＤＡ）が凧に等しいかどうかを
ＴＡＣは調べる（ステップ６５６）。ＤＡがＭＡ　ｉＣ
等し〈なければ、そのＤＡが放送アドレス（とれは２５
５に等しい）に等しいかどうかをマイクロ制御器７゜が
調べる（ステラ：７’６５７）。ＤＡが放送アドレスに
等しくなければ、　ＴＡＣｌｄ　ＩＤＴ、Ｅ　３へ戻っ
てのちフレームを無視する（ステップ１５６．第８１４
）。

ＤＡ　＝　ｈ情か、ＤＡが故送アトｌ／スに等１７いと
し、アクセス制御バイトの５ＣＡＮＦビツトがセットさ
れていないと干ると、これは妥当でないフレームが受信
さｈ−たことを意味する。マ・イクロ制御器７゜はＰへ
飛越し７（ステラ７６６６４）％事象カウンタ４７０カ
ウント値が増大させられ（ステップ６６６）、それから
マイクロ制御器７０１１：　ＩＤＬＥへ飛越す（ステッ
プ１５０Ｌ第８図）。

ＡＣＫＲＱがセットさ゛れているとすると（ステップ６
５４　）、これはこのＴＡＣが確一応答を待っているこ
とを意味する。妥当でないフレームが受けられたとする
と（ステップ６６３）、事象カウンタ篇７のカウント値
が増大させられ（ステラ：７’６６８）、ＴＡＣがＩＤ
ＬＥへ飛越す（ステップ１５０）。

フレームが妥当であると判定した後で、ＴＡＣはＲＦ！
ＴＲＹ　′ｆ、！？−リングしてＲＥＴＲＹがセットさ
れているかど２か判定する。ＲＥＴＲＹがセットされて
おれば、事象カウンタＡ１のカウント値が増大さぜられ
て、データフレームの最初の送信の試みが失敗したが、
２回目は成功したことを示す。事象カウンタ４１のカウ
ント値が増大された後で、まだｆＪ、　Ｒ１（ＴＲＹが
セットされていないとすると、送信フレーム状態パイ）
　（ＴＦＩ）の値がアクセス制御バイトを基にして計算
され、送信されるフレームのための最初のバッファにＴ
ＦＳ　Ｂが書込まれる（ステップ’６’／４）。それか
ら、送信の誤りの有無を調べるためＩ／？ＣＴＡＣがア
クセス制御バイトを分析する。もし誤りがあれば、ＩＴ
’ＡピッＢｘ面ｔ）がセットされて、宛先ノードによっ
てそのフレームが、不適切に受けらｊｌ−ｆｒ、ことを
ホストに警報するために割込を発生−する（ステップ０
６７４）。この点で、マイクロ制御器７（）はＦＩｌｆ
ｉ罷ＮＤへ飛越す（ステップ６８０．第１５１顯）。

データフレームが送られたとすると（これｔよ、第３の
バイトがステップ６４２　（ｆＨ１６図）において見出
されたことを意味する）、それが確認応答フレーム（Ａ
ＣＫＲＱ　＝　１　）を予測しているかどうかを判定す
るためにマイクロ制御器７０けテストを行う（ステラフ
０６９０．第１９図）。ＡＣＶ、ＦＬＱ濾セットされて
いるとすると、それは妥当でないフ１／−ム、すなわち
悪いフレームが受けられて、ＴＡＣがフレーノ・の終り
を受けることを待っていることを意味する（ステラ７６
６９２）。白、（へフレームが受けられたとすると（ス
テップ６９４）、ＴＡＣけＬへ飛越」２て（ステップ６
９６．第１７図）、２つのトーク：／がネットワークに
存在するこ七をホストへ知らぜる。

Ｆｅ２またｕ−８Ｑ＊により検出された誤、りのために
フレーノ、が悪かったとすると（ステラ７６６９４）、
事象カウンタ゛Ａ５のカウント値が増大させられて、（
ステップ６９８）、悪い７１／−ムが受けられたことを
示す。それからマイクロ割目）器７０！″ＬＩＤＩＪ　
３へ飛越す（ステップ６１５６）。

ＡＣＲＫＱがセットされていないとすると（ステラｆ６
９０）、宛先アドレス（ＤＡ）　７５；　Ｒ仏に等しい
か（ステップ７００）、ＴＡＣ’が複写モードに力）る
か（これは、このノードがバッファ（ＣＲＯ２＝　１）
上の全てのデータフレームをネリ写することを意味する
）（ステップ７０２）、またはネットワーク上の全ての
ノードが受信すべき放送フレーム（ＤＡ　＝　２５５）
テアルカ（スオッ７″７０４　）の慣１定を行うために
、゛Ｔ八へは受信したブ′−タフレームを５周べる。そ
れらの判定のいずれに対する結果も肯定で夛・れげ、Ｔ
ＡＣＩｉフレームを受けるために別のステップへ進む。

フレームがこのノードを意図していついとすると、ピッ
ギイバック・・やスを経てトークンを１けたかどうかを
調べるためＫ　ＴＡＣＩｒ、’ｉ　ｇｌ査を行う（ステ
ップ７０６　）。トークンについての調査の後て、マイ
クロ制御器７０はフレームの端部を探し続け（ステップ
７０８）、フレームの端部を受けたら、受信器のオーバ
ーランがあるかどうが？ｙ−ＲＯＲＵＮ（ＲＣＲ５）を
ポーリングすることにより判定する（ステップ７１０）
。受信器オーバーラインが存在すると、ＩＲＯＲ（ＬＲ
Ｏ６）がセットされてホストへ割込みを行わせ、受信器
オーバーラインがあったことを示す（ステラｆ７１２　
）。それからＴＲがクリャされて、ＴＡＣがトークンを
有［２ないことを示す（ステップ７１４）。それからマ
イクロ制御器７０はＩＤＬＥ　３へ飛越す（ステップ１
５６．第８図）。

受信器のオーバーランが存在し、なければ、Ｆｅ２とＳ
Ｑ＊が調べられて、それが良いフレームか、悪いフレー
ムかの判定が行われる。悪いフレームが受けられたとす
ると、マイクロ制御器７０は２へ飛越す（ステラｆ７１
８．第２１図）。さもないとＴＲがポーリングされ（ス
テップ７２０）、Ｔ’Ｒがセットされて、トークンがこ
のノードへパスされたことを示すと、マイクロ制御器は
送信へ飛越す（ステップ２５０）。ＴＲがセットされて
いないとすると、マイクロ制御器７０はＩＤＬＥ３へ飛
越す（ステップ１５６．第８図）。

ＴＡＣ’がデータ□フレーム（ＤＡ＝ＭＡ　、　Ｃ０Ｐ
Ｙ＝　１またはＭＡ＝２５５）を受けると仮定すると、
受信器が可能状態にあるかどうかを判定するためにＴＡ
ＣがＲＸＥＮ　（ＣＲＯ５）を調べる（ステラ７６７２
２）。ＲＸＥＮがセットされないと、マイクロ制御器７
０はＴｌ５ＴＦＯＲＴＯＫＥＮサブルーチンを実行する
（ステップ８１０）。

それからＡＸ３に適切なアクセス制御バイトがロードさ
れて（ステップ８１２）、即時確認応答が要求されたな
ら、ノードヘト−クンを送らせる０それからマイクロ制
御器はＲＣＲ８ＴＯＰルーグ・ンを実行する（ステップ
７６２）。

ＲＣＲ３ＴＯＰルーチンにおいては、マイクロ制御器は
フレームの終りを待つ。ＲＯＲＵＮがポーリングされ（
ステップ８１６　）、それがセットされたとすると、マ
イクロ制御器はＲＯＲへ飛越す（ステップ８１８）。Ｒ
ＯＲＵＮがクリヤされると、悪いフレームが受けられた
かどうかを判定するためにＦｅ２とＳＱ＊が調べられる
（ステップ’８２０）。悪いフレームが送られたとする
と、マイクロ制御器はＹへ飛越す（ステップ８２２．第
２１図）。さも々いと５ＤＡＣＫがポーリングされる（
ステップ’８２４　）。

５ＤＡＣＫがセットされると、事象カウンクＡ６０カウ
ント値が増大させられ（ステップ８２６Ｌマイクロ制御
器が５ｅｎｄ　Ａｃｋ／Ｎａｋ　ＦＲＭ　ヘ飛越して（
ステップ８０４）、適切なアクセス制御フレームを送る
。さもないと、マイクロ制御器がＳへ飛越して（ステラ
７６８００）、ノードがトークンをパスされたばかりか
どうかを５周べる。

受信器が可能状節にきれた（ＲＸＥＮがセットされり）
トすると（ステップ７２２）、マイクロ制御器７０がＮ
ＸＴＲ０ｉテストして、受信器チェーンが適切にｔｊＲ
成されるようにする（ステップ７２６）。

受信器チェーンがｉ７５成されでいないとすると、マイ
クロ制御器けＴＦＥＳＴ　ＦＯＲＴｏＫｇＮルーチンを
実行しくステップ’７２８）、そｔｌからＵへ引速ｐ鷺
″′Ｆ（ステラ　ン’　　７　３　０　　）　　。

受信器バッファが適切に制定されておれ）ｉ’、受信器
はＤＭＡ８２を用いてデータの入力を開始する。

ＤＭＡ　＠設定するためＵて、ＤＭＡ　（Ｈ、Ｌ　）に
ｎｘｔｒ（Ｈ，Ｌ）＋８がロードこれる。内部受信器レ
ジスタＬＩＭにバッファサイズから８を引いた値がロー
ドされ、ＣＴＲ０が８にセットされ、受信器が可能状縛
（ＥＮＲ＝　ｉ）にされる（ステップ７２９）。それか
らＴＥＳＴ　ＦＯＲＴＯＫＥＮサブルーチンが実行され
る（ステラ：７’７３１）。次にＤＡ　（！：　ＳＡが
受信器バッファへ出力されるから、ＤＡとＳＡを起り得
る確認応答のため如保持しておくことができる。次にｎ
ｘｒｔｒ（ＩＴｅＬ）の内容がＬＡ＋ｑｔ（Ｈ，Ｌ）に
ロードされる（ステップ７３４）。バッファ・カウント
のために１／ジスタとして用いられるＳＴｔ　３がクリ
ヤこれる（ステップ７３６）。

次に、マイクロ制御器７０がフレームの終りを探す（ス
テ、プ７３８、第２０図）。フレームの終シが受けられ
ると、マイクロ制御器はＥＮＤＲＣＦＲＭへ飛越す（ス
テップ７４０、第２１図）。しかし、それがフレームの
終シでないとすると、ＴＡＣが受信データを十分な速度
でホストのメモリへＩ）ＭＡでき々かったかどうかを判
定するために、マイクロ制徊１器７０は内部レジスタを
調べる＜　ＲＯＲＵＮ−１）（ステップ７４２）。十分
な・ぐッファがないとすると、受信器】００は動作を停
止させられ（ステップ７４４）、ＩＴＯＫがトリガされ
（ステップ７４６）ＴＲ，がクリヤされる（ステップ７
４８）。それからマイクロ制御器７０はＩＤＬＥ３へ飛
越す（ステップ１５６）。

オー・ぐ−ランが々ければ（ステップ７４２）、ＴＡＣ
は受信機待機ループ内に残り（ステップ７５０）、ＥＮ
Ｉ”ｔがクリヤされたかどうかの検査を行う。ＥＮＲが
クリヤされたとすると、それはＤＭＡ−８２が現在のバ
ッファの終りに達していないことを意味するから、現在
のバッファが終らされるか、フレームの終りがあるかす
るまで、ＴＡＣは受信器マイクロ制御器８８によるＤＭ
Ａを許し続ける。現在のバッファの終９に達したとする
と、マイクロ制御器７０はフレームのＭ、？についてテ
ストを行つ（ステップ７５４）。フレームの終９に達し
たとすると、マイクロ制御器７０はＥＮＤＲＣ’ＦＲＭ
へ飛越す（ステップ７４０）。

現在のバッファの終りに達したが（ステップ７５２）、
それがフレームの終シででいとすると（ステップ７５４
）、次の受信器バッファを得るために内部レジスタを更
新せねば力ら々い。これは、バッファサイズの限界を不
可視レジスタ７８に再ロードし、Ｌａ５ｔ（ＨｌＬ）の
アドレｙ、ｆＤＭＡ（Ｈ，Ｌ）にロードすることによシ
行われる。現在のＮＸＴＲ（Ｈ，Ｌ）がｎｘｔｒ（Ｈ，
Ｌ）にロードされる〔ステップ７５６）。ｎｘｔｒ　（
Ｈ）が「０」であれｔＪ’、利用できるバッファはもう
ない（ステップ７５８）。

その場合に、マイクロ制御器７０は分岐してフレーム状
態バイト（ＲＦＳＢ）をセットし、不十分なバッファを
利用できることを示す（ステラ：７’７６０）。

それからマイクロ制御器はｒｔｃＶ１１８ＴＯＰへ飛越
す（ステップ７６２）。もしｎｘｔｒ　（Ｈ）がｒＯＪ
に等しくなければ、それは他の・ぐッファを依然として
利用できることを意味するから、使用された・ゞツファ
の数をかぞえる内部レジスタＳＲ３の内容が１だけ増加
させられる（ステップ７６４）。

ＳＲ３の値が１６をこえないとすると、新しいバッファ
が一杯にされるか、フレームの終りに達するかするまで
、受信器１００はデータＤＭＡを継続することを許され
る。Ｌｉ５ｔ　（）ＴＬＬ）にｎｘｔｒ（ＴＬＬ）の内
容がロードされる（ステップ７６８）。ちょうど一杯に
されたばかりの・々ッファのリンク・フィールドに含ま
れているアドレスにＤＭＡ（Ｈ，Ｌ）レジスタがセット
され、受信器は可能状態にされる（ステップ７７０）。

それからマイクロ制御器７０が受信待機ループへ飛越し
くステップ７５０）、フレームの終りをテストする（ス
テラｆ７３Ｆ３）。

前記のように、受信待機ループにある間にフレームの終
シが見出されたとすると（ステップ７５０）、マイクロ
制御器７０がＥＮＤＲＣＦＲＭへ飛越す（ステップ７４
０、第２１図）。マイクロ制御器７０はＥＣ８とＳＱ＊
’ｌｃ調べることにより、そのフレームが良いかどうか
の検査を行う（ステップ７７２）。

次に、フレームが悪いとすると、５ＤＡＣＫがクリヤさ
れ（ステラ７°７７４）、事象カウンタ１６．５のカウ
ント値が増加させられ（ステップ７７６）、マイクロ制
御器はＩＤＬＥ　１５０へ飛越す（ステップ１５０、紀
８図）。

良いフレームが受信されたことをＦ’Ｃ８とＳＱ　　が
示すと、受けたフレーム情報フィールドと、フィールド
ＤＡ　、　ＳＡ　、　ＴＣとのバイトの数を６に加え、
それに、そのフレーム（ＣＴＲＯ）のために用いられた
バッファの数の２倍を加えることによりフレームの長さ
が割算される（ステップ７７５）。受けた情報フィール
ドと、フィールドＤＡ　、　ＳＡ　、　’Ｉ’Ｃとにお
けるバイトの数はＤＭＡによシカラントされて不可視レ
ジスタに格納さＪしる。次に、Ｌｉ５ｔ　Ｏ［、Ｌ）が
ＤＭＡ（Ｈ，Ｌ）にロードされ（ステップ７７６）、受
信器フレーム状態バイトが読出され（ステップ７７８）
、最後のノクツファのリンク・フィールド“がｎｘｔｒ
　（Ｈ＋Ｌ）にロードされる（ステップ７８０）。

それからｎｘｔｒｈが零であるかどうかについての検査
が行われる（ステップ７β２）。ｎｘｔｒｈが零である
と、Ｌａ５ｔ（Ｈ，Ｌ）がｎｘｔｒ（Ｈ，Ｌ）にロード
され（ステップ７８４）、ＮＸＴＲ０がクリヤされる（
ステラ７’７８６）。ｎｘｔｒが零でないと（ステップ
７８２）、ステップ７８４とステップ７８６がスキップ
される。ＲＦＳ　Ｂはこのフレームのために用いられた
第１の受信器・ぐッファに書込まれて、妥当なデータフ
レートが受信されたことを示す（ステップ７８８）。Ｉ
ＩＣ（ＩＲＯ３）がセットされて、フレームが受けられ
たことを示す（ステップ７９０美また、ソースアドレス
ＳＡがＭＡに等し、いかどうかの検査をＴＡＣが行う（
ステップ７９２）。

ＳＡ＝ＭＡであると、これは、同じアドレスを有する２
つのノードがネットワークに存在することを示す。Ｓ　
、ＡがＭＡＲ等しいとすると、５ＤＡＣＫがクリヤされ
て確認応答を送らないことを示しくステップ７９４）、
ホストが複製ノードアドレスについて知るよ５に事象カ
ウンタ扁１０のカウント値が増加させられる（ステ、シ
フ６９）。次に、制御はＩＤＬＥ　１５０へ進む。

ＳＡがＭＡＩＣ等しくないとすると、ＴＡＣが５ＤＡＫ
をポーリングする。５ＤＡＫがセットされていないとす
ると、それは確認応答を送る必要がないことを示すから
、マイクロ制御器Ｓへ飛越す（ステップ８００、第１９
図）。５ＤＡＣＫがセットされると、５ＥＮＤ　ＡＣＫ
７ＮＡＣＫ　ＦＲＭサブルーチンを用いるとと如よ勺確
認応答フレームが送られる。そのサブルーチンが呼出さ
れる前は、「誤シなし」アクセス制御バイトがＡＸ３に
ロードされる（ステラｆ　８０２）。

送信器の流れ図を第１１〜１５図に示す。送信モードに
入ると（ステップ２５０）、ＴＡＣがＴＳｇＮＴ。

ＲＥＴＲＹ　、　５ＴＡＴＥをクリヤする（ステップ２
５２）。

次に、ＴＡＣはＩＴＯＫＯＮ（ＣＲＯ４）をポーリング
してＩ　ＴＯＫ割込みをトリガするかどうかを判定する
（ステップ２５４）。もしセットされると　Ｉ　ＴＯＫ
割込みがトリガされて（ステップ２５６）、トークンが
ＴＡＣによシ受けられたことをホストに示す。

それから、ＴＸＥＮ　（Ｃ８Ｏ６）がセットされたか否
か・の検査をＴＡＣが行う。ＴＸＥＮがセットされてい
ないと、送信器は不能状態にされるからマイクロ制御器
７０はＩＤＬＥへ飛越す（ステップ１５０、第８図）。

さもないと、送信器が可能状態にされると、ＴＡＣがＴ
ＸＤＥＮ　ｆ　ｙＷ　−＋Ｊ　ン／’すル（ステラ７’
２６０　）　、ＴＸＤＥＮがセットされると（ＣＲＯ７
）正常な送信が許される。

しかし、ＴＸＤＥＮがクリヤされると　それは・アクセ
ス・フレームトド−クン・フレームのミラ送ることがで
き、データフレーム送信が抑制されることを意味する。

ＴＸＤｇＮがクリヤされると、マイクロ制御器７０はＪ
へ飛越しくステラ７”２６２、第１５図）、単にトーク
ンを送る。

ＴＸＤＥＮがセットされると、次に検査すべきことは、
ＣＴＲ０７５Ｅアクセス・ホールドオフ・リミット（Ａ
ＨＯＬＴ）に等しいかどうかの検査そある（ステップ２
６４）。レジスタＡＨＯＬＴは、データをネットワーク
に送ることを許されるまでにこのＴＡＣがトークンを送
ら力ければなら力い回数を含む。したがって、ネットワ
ークのあるメンバーがトークンを有する時は常に送るこ
とができるのに、他のメンバーはトークンをｎ回（ｎは
ＡＨＯＬＴにおける数に等しい）受けるたびに１回だけ
送ることができるから、このネットワークは優先系を有
する。

ＣＴＲ０がＡＨＯＬＴに等しくないとすると、それはこ
のＴＡＣがデータフレームを送ることができないことを
意味する。したがって、トークンをパスさせねばならず
、それのＣＴＲ０を１だけ増加させねばならない（ステ
ップ２６６）。それからマイクロ制御器はＪへ飛越さな
ければならない（ステップ２６２、第１５図）。

ＡＨＯＬＴ　＝　ＣＴＲ０であるとＣＴＲ０がクリヤさ
れ（ステップ２６７）、送信バッファ・チェーンが既に
制定されているかどうかを判定するためにＮＸＴＴＯが
ポーリングされる（ステップ２６８）。ＮＸＴＴＯがセ
ットされると、それは、ｎｘｔｊ　（Ｈ＋Ｌ）において
送る次のフレームのスタートのアドレ２′ｆ＝有するこ
とを示す。ＮＸＴＴＯがクリヤされると、受信器バッフ
ァ・チェーンが設定されたのと同様にして送信チェーン
を設定せねばならない（ステップ２７０）。

Ｌａ５ｔ（Ｈ）が零に等しいとすると（ステップ２７２
）、それは、送るべきフレームがなく、マイクロ制御器
がＪへ分岐して（ステップ２６２、第１５図）、トーク
ンを送ることを意味する。Ｌｉ５ｔ　（Ｈ）が零に等し
くないと、それは、送るべきデータフレームがあり、最
後のリンクがｎｘｔｔ　（Ｈ，Ｌ）にロードされて送信
バッファ・チェーンを設定することを意味する（ステッ
プ２７６）。ＮＸＴＴＯがセットされると（ステップ２
６８）、ｎｘｔｔ　（Ｈ，Ｌ）がＬａ５ｔ（Ｈ，Ｌ）に
格納される（ステップ２７４）。

次に、ＮＸＴＴＯがセットされて、送信チェーン・バッ
ファが設定され、ＬＡＳＴＦがクリヤされることを示す
（ステップ２７８）。ＣＴＲ０が１だけ増加させられ（
ステップ２８０）、５Ｒ３（これは送られたバッファの
数をカウントする）がクリヤされ、ＤＭＡ　（Ｈ，Ｌ）
がＮＸＴＴ　（Ｈ，Ｌ）　＋　２にセットされる。

ＮＸＴＴ　（Ｔ（、Ｌ）はＴＦＳ　Ｂのためのアドレス
である。

ＴＦＳＢは捨てられ、ＴＦＣＢと長さがバッファから続
出される。長さとＴＦＣＢは設定され、不可視レジスタ
７８内の適切な場所に格納される（ステップ２８２）。

不可視レジスタである送信器カウントＴＸＣＮＴがバッ
ファの長さから６を差し引いたものにセットされる。

次に、Ｌ２がクリヤされ、ＡＣＫ、ＲＱがクリヤされる
（ステップ２８４、第１２図）。それから、次のフレー
ムが最後に送るべきフレームであるかどうかをＴＡＣが
判定する。

次の一フレームが最後例送られるフレームかどうかを判
定するために、ＴＡＣはいくつかのビットをポーリング
しなければならない。ＴＡＣはそのＴＡＣをネットワー
ク状態から離すべきかどうかを決定する。ＴＡＣｌｄ　
ｌ５ＯＬを調べることによりそれを行う。ｌ５ＯＬがセ
ットすると、これが最後のフレームである７次に、ＴＸ
ＤＥＮがセットされているかどうかを調べるためにＴＸ
ＤＢＮがチーリングされる。［相］’Ｉ’ＸＤＥＮがセ
ットされていると、データ送信が依然として許されるが
、ＴＸＤＥＮがセットされていないと、それはそれが最
後に送られるデータであることを意味する。次に、ＰＣ
ＢＬＦ　（ＴＦＣＢのビット６）がセットされているか
どうかをｎ；＾１べるためにＦＣＢＬＦがポーリングさ
れる。ＰＣＢＬＦがセットされていると・それは、ホス
１がＴＡＣを変更しており、そ。れが最後に送るフレー
ムであることを意味する。次に〜　トークンを１同右し
た時にとのＴＡＣが送信できるフレームの最大数に達し
たかどうかを判定するために、　ＣＴＲ０がＴＸＬＴ　
、と比較される（ステップ２９６）。そ・の最大数に達
すると、それはそれが最後のフレームであることを意味
する。

それらの争件のいずれかが起ると、「最後のフレーム」
ルーチンを実行し々ければ々ら々゛い。まず最後のフレ
ーム・フラッグＬＡＳＴＦをセットしなければならない
（ステップ２９８）。次に、ホストがＴＡＣに確認応答
を待つことを望んでいるかを判定するために、ＴＦＣＢ
　（ＷＡＣＫ）の最上位のビットがポーリングされる（
ステップ３００）。ホストが望んでいるとすると、トー
クン制御フィールドがｒ２５５Ｊにセットされ、ＡＣ’
ＫＲＱがセットされる（ステップ３０２）。また、ホス
トが望んでいないとすると、ビッギーパックを望んでい
るかどうかを判定するためにＴＡＣがＰＩＧＴをポーリ
ングする（ステップ３０４）。ＰＩＧＴがセットされる
と、ＡＸ３がＮＡに等しくセットされ、ＴＳｇＮＴがセ
ットされる（ステップ３０６）。

フレームの最大数に達してい々いとすると、ホストが確
認応答を望んでいるか否かを判定するために、ＴＥＣＢ
のＷＡＣＫビットがポーリングされる。

確認応答が望まれていると、トークン制御フィールドが
ｒ２５５Ｊにセットされ、ＡＣＫＲＱがセットされる（
ステップ２９７）。また、確認応答が望まれていないと
、ＴＣが「０」Ｋセットされて、トークン・パスまたは
確認応答が要求されていないことを示す（ステップ３０
３）。

最後に、ステップ３０６，３０２または３０３の後で送
信器を設定しなければなら々い（ステップ３０８）。次
に、送信器を可能状態にし々けれは彦らない。

それから、透明なフレームを送るべきかどうかを判定す
るために、ＴＡＣはＴＦＣＢをｉ＝１ベガければならな
い。これはＴＲＡＮＳＰをポーリングすることによｐ“
行われる（ステップ３１２、第１３図）。

正常なデータフレームを送るものとすると、ＡＸ３に格
納されているＴＣフィールドがＬＡＮへ送られる（ステ
ップ３１８）。次に、宛先アドレスバイトがネットワー
クへ送られる（ステップ３２２）。

それからＭＡがネットワークへ送られる（ステップ３２
４）。これはそのフレームのためのソースアドレスであ
る。この点で送信ループが入れられる（ステップ３２６
、第１４図）。

透明なフレームを送るものとすると（ＴＲＡＮＳＰ　＝
１）（ステップ３１２）、ＡＣＫＲＱとＴＳ　ＢＮＴが
クリヤされる（ステップ３３２）。それから、そのフレ
ーノ・の長さを調べるためにＬ２がポーリングされる。

フレームの長さが２バイトであると（ステップ３３４）
、このフレームは送られ（ステップ３６６）、マイクロ
制御器はＴＸＬＯＯＰへ飛越す（ステップ３２６）。

フレームが２バイトより長いと、第１のバイト（トーク
ン制御フィールド）を得るためにＤＭＡが用いられ、こ
のトークン制御バイトは送られる０テツプ３４４）。確
認応答が期待されているかどうかを判定するために、こ
の・ぐイトが調べられる（ステップ３４８）。このバイ
トがｒ２５５ｊに等しくないとすると、マイクロ制御器
はこのバイトが零に等しいかどうかを調べる（ステップ
’３５２）。

ＴＣが零に等し跣とすると、それｄ、透明々フレームが
トークンに影響を及はさカいことを意味する。

ＴＣが零に等しく力いことは、トークンがビッギー・々
ツクとして送られ、ＴＳＥＮＴとＬＡＳＴＦがセットさ
れていることを意味する（ステップ３５４）。

２バイトのアクセス制御フレームを送った後（ステップ
３６６）、または確認応答要求が送られた後（ステップ
９５０）、あるいはＴＳＥＮＴ　ＬＡＳＴＦがセットさ
れた後（ステップ３５４）で、流れ図は第１４図のＴＸ
ループへ分岐して送信器ループ（ＴＸループ）へ入る（
ステップ３２６）。この送信器ループの最初のステップ
は、現在のリンクフィードから次のバッファ・アト１／
スを得ることである（ステップ３２６）。次のバッファ
・アドレスの最上位のパイ）　（Ｌｉｎｋ（Ｈ））が零
に等しいと（ステップ０３６０　）、−１ｔｌｔｉ、バ
ッファ・チェーンの終シに達しており、ＮＸＴＴＯとク
リヤしくステップ３６２）、ＬＡＳＴＦをセットして（
ステップ３６４　）、こげフレームの送信の終りにトー
クン・パスを行わせねばならないことを意味する。その
他の場合には、送信器バッファを更新しくステップ３６
６）、Ｓ　Ｒ３を増加しなければならない（ステップ０
３６８）、、それら２つのプロセスのいずれかの後で、
この流れ図はＴＸＬＯＯＰのＴＳＴＴＵＲ部に入る。

ＴＳＴＴＵＲで最初に行われることはＴＵＲがポーリン
グされることである。データ出力をネットワークへ送る
ためにＴＡＣが送信バッファからのデータを十分に速く
得ることができないほぼ十分に長い期間にわたって、ホ
ストがメモリへのＤＭＡアクセスを拒否する時に、ＴＵ
Ｒピットはセットされる。

アンダーラン状態が存在すると、事象力、ウンタＮ０１
２０カウント値が増加させられる（ステップ３７２）。

送信器が動作できるようになったら、ＴＡＣが送信フレ
ーム状態バイトを直ちに選択して、Ｓ　ＥＬＦをセット
し、かつ下位３ビツトをｒ　０１　（Ｉ　Ｊにセットす
ることによって送信器アンダーラン状態を示す（ステッ
プ３７６）。次に、その値はホストメモリのＴＦＳ　Ｂ
アドレスに入れられる（ステップ３７８）。それから、
ＩＴＵＲ（ＩＲＯ７）がセットされてホストへの割込み
を行わせ、送信器アンダーランが存在したことを示す（
ステップ３８　（１）。それからマイクロ制御器７０は
フレームの終りへ飛越す（ステップ２００．第１５図）
。

送信器アンダーラン誤りが存在しなかったとすると（ス
テップ３７０）、マイクロ制御器７０は送信器が動作状
態になっているかどうかを調べる（ステップ３８２）。

送信器が動作状態になっていると、それは、フレームが
依然として送られているからＴＸＷＡＩＴルーズに入り
（ステップ３８４）、ＤＭＡが依然として続行中である
かどうかを判定するためにＥＮＸがポーリングされるこ
とを意味する（ステップ３８６）。ＤＭＡが続行中であ
れば（ＥＮＸ＝１）、流れ図は元へ再び分岐してアンダ
ーラン状態を調べる（ステップ３７０）。送信器１）Ｍ
Ａが停止したとすると（ステップ３８６）、マイクロ制
御器７０は６クロツク・ザイクルだけ待つ（ステップ３
８８）。次に、フレームの終りに達したかどうかを調べ
るためにＸＲＤＹがポーリングされる（ステップ３９０
）。フレームの終シに達しているとすると、ＴＡＣは元
へ分岐して、確認応答が期待されているかどうかについ
てのテストを行う（ステップ３９３）。

ステップ３８２または３９０においてフレームの終りが
検出されたとすると、確認応答が期待されているかどう
かを判定するためにＡＣ，ＫＲＱがポーリングされる（
ステップ３９３）。確認応答が期待されているとすると
、マイクロ制御器７０がＩＤＩ、Ｒ３へ飛越して（ステ
ップ１５６、第８図）確認応答を待つ。ＡＣＫＲＱがク
リヤされると、マイクロ制御器は送信フレーム状態バイ
トを適切な送信バッファ４０１に書込み（ステップ４０
１）、ＦＲλ（ＥＮＤへ飛越ず（ステップ２００）。

ＸＲＤＹがクリヤされると（ステップ３９０　）、送る
べき余分のバッファがあるかどうかを判定するためにＮ
ＸＴＴＯがポーリングされる（ステップ０３９２）。

ＮＸＴＴＯが依然としてセットされているとすると、１
６個またはそれ以下のバッファが送られているか否かを
判定するためにバッファ・カウント（ＳＲ３）がポーリ
ングされる（ステップ３９４）。

１６個以上のバッファが送られたとすると、）ＦＩ　Ｄ
であるからＡＢＯＲＴがセットされ（ステップ３９６）
、事象カウンタＮ０．２のカウント値が増加させられて
、多すぎるバッファが送られたことを示しくステップ３
９８　）、ＴＦＳＢがセットされて多すぎるバッファが
送られたことを示す（ステップ４００）。それからプロ
グラムは分岐してこのＴＦＳ　Ｂを書込む（ステップ３
７８）。１６個以下のバッファが送られたとすると、Ｄ
ＭＡ　８２がリセットされて別のバッファを送る（ステ
ップ３９６）。それからＥＮＸがセットされ（ステップ
３９７）、マイクロ制御器７０はＴＸＬＯＯＰへ分岐す
る（ステップ３２６）。

ＮＸＴＴＯがクリヤされると（ステップ３９２）、５Ｅ
ＬＦ　（ＴＦＦＩＢ）がセットされてＴＦＳＢの下位３
ビツトがｒｏｌｏＪにセットされ、チェーンの終夛に達
したことを示して（ステップ３９９　）　、ＡＢＯＲＴ
がそれからセットされる（ステップ３９５）。その後で
流れ図は分岐してＴＦＳ　Ｂを書込む（ステップ３７８
）。

ＦＲＭＦＮＤルーチン（ステップ２００）においては、
ＲＥＴＲＹがクリヤされる（ステラ７’４０２　）。次
に、送信器のアンダーランが起きたか、または１６個以
上のバッファが送られたかを判定するためにＴＦＳＢが
テストされる（ステップ４０４）。いずれかの誤シが生
じたとすると、ＴＳＥＮＴをクリヤし、かつＮＸＴＲ０
をセットしなければならない（ステップ４０６）。また
、いずれの誤シも生じなければ、次の送信バッファのア
ト１／スがＤＭＡ（Ｈ，Ｌ）にロードされる（ステップ
４０８）。トークンをパスする前に送るべき最後のフレ
ームであるか否かを判定するためにＬＡＳＴＦがポーリ
ングされる（ステップ４１０）。それがその最後のフレ
ームでなければ、マイクロ制御器７０は■（第１１図の
ステップ４１２）へ飛越す。ＬＡＳＴＦがセットされ、
または送信器のアンダーランあるいは多すぎるバッファ
が送られたことをＴＦＳＢが示したとすると、ＩＴＲ，
ＡＮをセットすることによりＩＴＲＡＮ割込みがトリガ
される（ステップ４１４）。ＣＴＲ０がクリヤされ（ス
テップ４１６　）、トークンが２千スされたかどうかを
判定するためにＴＳＥＮＴがポーリングされる（ステラ
７’４１８　）。トークンがパスされたとすると、マイ
クロ制御器７０はＩＤＬＥ　３　（第８図のステップ１
５６）へ飛越す。トークンがパスされていなければ、Ｔ
ＳＥＮＴがセットされ（ステップ４２２）、５ＥＮＴ　
ＴＯＫＥＮフレーム・サブルーチンが呼出されて（第２
３図のステップ４２４）、戻ったら流れ図はＩＤＩ、Ｅ
　２　（ステップ１５４）へ飛越す。それら、３つのス
テップによシ明らかにトークンパスが実行させられる。

５ＥＮＤ　ＡＣＬ／ＮＡＫフレーム・サブルーチン（第
２２図）は、メツセージの確認応答受取シに対してアク
セス制御フレームを送ることを求めるルーチンである。

最初の５ＥＮＴ）ＡＣＫ　（８１１０６）はクリヤされ
る（ステップ８５０）。それから、送信器が動作可能状
態であるか否かを送信器はＴＸＥＮ　（ＣＲＯ６）のポ
ーリングによシ判定する（ステップ８５２）。送信器が
動作可能状態でないと、マイクロ制御器７０はＩＤＬＥ
Ｉ（ステップ１５２）へ飛越す。また、送信器が動作可
能状態であると、マイクロ制御器７０はＧＩＲＩＮＧ　
（ＣＲ１３＞をポーリングする（ステップ８５４）。Ｇ
　Ｉ　ＲＩ　ＮＧがセットされると、ＩＮＲＩＮＧがポ
ーリングされる（ステップ８５６）。ＧＩＲＩＮＧがセ
ットされ、かつＩ　ＮＲＩＮＧがクリヤされると、ＷＩ
ＲＩＮＧがセットされる（ステップ８５８）。

ＧＩＲＩＮＧがセットされないか（ステップ８５４）、
’ＩＮＲＩＮＧがセットされ（ステップ８５６）、ある
いはＷＩ　ＲＩＮＧのセット（ステップ８５８）後にＸ
ＭＩＴがセットされると、ＮＯＩがセットされ、ＦＩ、
八〇ＸがセットされてＴＡＣが送信できるようにする（
ステップ８９０）。それから、ＴＡＣはＴＨＲＥＸがセ
ットされるのを待つ（ステップ８９２）。次に、送信器
は、確認応答のために宛先アドレスコードとして用いる
ために、ちょうど受信したデータフレームのＳＡを得る
（ステップ８９４）。それカラ、ＴＨＲＥＸが１になる
まで待ち（ステップ８９６）、このサブルーチンが呼出
される前にマイクロ制御器によシ既に設定されている適
切なアクセス制御フィールドを送る（ステップ８９８）
。それからＸＭＩＴがクリヤされ、ＮＯＩがセラ）され
、ＦＬＡ、ＧＸがクリヤされる（ステップ９００）。次
に、ＴＡ、ＣはＸＲＤＹがクリヤされるまで待つ（ステ
ップ９０２）。

ＸＲＤＹがクリヤされると、ＴＡＣがトークンを有する
か否かについてマイクロ制御器（ｄ、ＴＲをテストする
（ステラ′ｆ９０４　）。もしそれがセットされている
とすると、マイクロ制御器は送信を継続するが（ステッ
プ２５０）、ＴＡＣがトークンを有し７ないと制御はＩ
ＤＬＥ　１　（第８図のステップ１５２）へ進む。

ＴＡＣがどの種類のトークンを受けたかを判定するため
にＴＥＳＴ　ＴＯＫＥＮルーチンが用いられる（第２３
図のステップ９７０）。ＴＣフィールドがｒ２５５Ｊに
等しいと（ステップ９７２）、それは確認応答要求が望
まれていることを示す。したがって、フレームがこのノ
ードにアドレスされているか否かを判定するために、マ
イクロ制御？５７０はＤＡをこの’ｒ　Ａ　ＣのＭＡと
比較する（ステップ９７４）。フレームがそのノードに
アト１／スされていると、ＴＡＣは５ＤＡＣＫをセット
しくステップ０９７６）、またフレームがそのノードに
アドレスされていなければ５ＤＡＣＫがクリヤされる（
ステップ９７８）。マイクロ制御器７０は、流れ図のう
ちそのサブルーチンが呼出された点へ飛越しによシ戻る
。トークン制御がｒ２５５Ｊに等しくないと、５ＤＡＣ
Ｋは自動的にクリヤされる（ステップ９８０）。

この点で、［ピッギーバック・トークンのためのテスト
（ＴＥＳＴ　４ＰＩＧＹＴＣ）　Ｊと呼ばれるサブルー
チンが入れられる（ステップ９８２）。ここで、それが
このノーＰへ送られたトークンであるか否かについて調
べるためにＴＣが調べられる（ステップ９８４）。その
トークンがＭＡに等しくなければ、マイクロ制御器は戻
シ、また等しければ、それがトークンを受けることを許
されているか否かを判定するために、マイクロ制御器７
０はＧＩＲＩＮＧを調べる（ステップ９８６）。ＧＩＲ
ＩＮＧがセットされると、それは、ＴＡＣがトークンを
受けることを許されてお、９、ＴＲがセットされること
を意味する（ステップ９８８）。ＧＩＲＩＮＧがセット
されていないと、Ｉ　ＮＲＩ　ＮＧがクリヤされてＴＡ
Ｃがリング内にないことを示す（ステップ９９０）。

５ＥＮＤ　ＴＯＴ（ＥＮルーチン（ステップ１０１０）
はＮＡをＴＣバイト（第２４図）として用いることを含
む。

ＮＡＦｉＡＸ２に格納される（ステップ１０１１）。

ＡＬＴＥＲＮＡＴＥ　５ＥＮＤ　ＴＯＫＥＮ手続もある
（ステップ１０１２）。それは、ＴＣが累算器内に設け
られているのであれば、用いられる。それからＸＭＩ　
Ｔがセットされ、ＦＬＡＧＸがセットされ、ＮＯＩがセ
ットされる（ステ、ゾ１０１４）。送信器は保持レジス
タがＴ）ＩＲＥＸの２−リングにより空にされるのを待
つ（ステップ１０１６）。送信器が動作できるようにな
占と、送信器はＴＣを送信する（ステラ７°１０１８）
。

それからＸＭＩＴがクリヤされ、ＦＬＡＧＸがクリヤさ
れ（ステップ１０２０）、マイクロ制御器７ｏはＸＲＥ
ＡＤＹがクリヤ状態になるのを待つ（ステップ″１０２
２）。ＸＲＥＡＤＹがクリヤされると、マイクロ制御器
は復帰する。

要約すれば、本発明は、トークン・プロトコルを用いて
、いくつかのノードを共通外部バスを介して相互に通信
できるようにする装置を提供するものである。大規模集
積回路トークン・アクセス制御装置のためのアーキテク
チャも開示した。このンロトコルはネットワークの初期
設定、ネットワークの回復、およびネットワークへのノ
ードの付加を行うものである。

−り（ＬＡＮ）の構成図、第２ａ図はトークン・プロト
コルを用いる４ノードＬＡＮの構成図、第２ｂ図は５番
目のノードを付加した後の第２ａ図のＬＡＮの構成図、
第３図は本発明を具体化した集積回路がネットワークへ
どのようにして接続されるかを示すブロック図、第４図
は本発明を実施した集積回路（キャッシュメモリを有す
る）をネットワークへどのようにして接続するかを示す
ブロック図、第５図は本発明を実施した大規模集積回路
の論理アーキテクチャを示すブロック図、第６図は送信
器バッファ・チェーンの線図、第７図は受信器バッファ
・チェーンの線図、第８〜２４図は本発明のプロトコル
の流れ図である。

３０・・・ＴＡＣ，３２・・・ネットワークバス、３４
・・・内部バス、３８・・・プロセッサ、４０・・・メ
モＩＪ、５４・・・ディスク制御器、５６・・・２ポー
ト・キーヤ２シユメモリ、５８・・・ドライバおよび受
信器、６ｏ・・・アドレスデコーダ、６２・・・ホスト
タイミングおよび制御器、６４・・・トークン・アクセ
ス制御器およびホスト仲裁回路、７０・・・マイクロ制
御器、７２１９０．９４・・・ＲＯＭ、７４・・・ＡＬ
Ｕ、７６・・・アキュムレータ・レジスタ、７８・・・
レジスタ・ファイル、８０・・・制御ロジック、８２・
・・直接メモリアクセス回路、８６・・・ＦＩＦＯバッ
ファ、８８・・・受信マイクロ制御器、９２・・・送信
マイクロ制御器、９６・・・確認応答タイマ、１００・
・・受信器、１０２・・・送信器。

手続７巾正書く方式） 昭和５０（Ｔ：　６Ｊ１２８１Ｅｌ 特δ′［庁長官　殿 １、事１′１の表示 昭和５９年特８′［願第４６３７１号 ２、発明の名称 ネットワークによる情報フィールドの伝）スを制ｉζ［
ｉりるための（−一クシ・アクセス制御装置 ３．７市止をりる者 事件との関係　　特γ［出願人 つ１スタン、ア゛ジタル、コーポレーション４、代理人 （〒１０４）東京都中央区銀座２丁目１′１番２弓銀座
大作ビル６階　電話０３−５４５−３５０８　（代表）
７、補正の内容 別紙の通り、但し図面は郡内（内容１ご変更な（−１）
。

Claims (6)

【特許請求の範囲】
1. （１）　　フレームを伝送するための伝送媒体により接
   続される複数のノードを備え、各ノードには独自のネッ
   トワーク・アドレスが指定されておシ、各ノードはトー
   クン・アクセス制御器と、ホストプロセッサと、メモリ
   と、内部パスと、この内部パスを前記伝送媒体に接続す
   るためのインターフェイス要素とを有する、ネットワー
   クによる情報フィールドの伝送を制御するためのトーク
   ン・アクセス制御装置において、 任意の情報フィールドを送るための権利゛をノード間に
   通すための要素と、 前記トークン・アクセス制御器が伝送を終った時を決定
   するだめの要素と、 後継ノードを決定するだめの要素と、 前記トークン・アクセス′制御器のノードのホストプロ
   セッサに、伝送すべき情報が前！己トークン・アクセス
   制御器のノードのメモリ内に格納される場所を前記トー
   クン・アクセス制御密番で命令させるために要素と、 前記ホストプロセッサが前記トークン・アクセス制御器
   のメモリ内の情報の場所を前記トークン・アクセス制御
   器に知らせた時に、前記トークン・アクセス制御器のノ
   ードのホストプロセッサの助けなしに、前記トークン・
   アクセス制御器のノードのメモリに格納されている情報
   を別のノードへ伝送するための要素と、 別のノードから受けられる情報を前記トークン・アクセ
   ス制御器のメモリ内に格納すべき場所を、前記トークン
   ・アクセス制御器のノードのホストプロセッサに前記ト
   ークン・アクセス制御器へ知らせるための要素と、 前記トークン・アクセス制御器のホストプロセッサが情
   報を格納すべき場所をトークン・アクセス制御器に知ら
   せた時に、前記ホストプロセッサの助けなしに、別のノ
   ードから情報を受けて、その情報を前記トークン・アク
   セス制御器のノードのメモリに格納するための要素と、 を備え、 任意の情報フィールドを送る権利を有するノードは、ネ
   ットワークの伝送媒体上で伝送可能とされるノードだけ
   であシ、他の全てのノードは伝送されたフレームを受け
   ることを可能にできるだけであシ、 前記後継ノードは、前記トークン・アクセス制御器が、
   前記ノードが伝送を終る時にトークンを送るべきノード
   であシ、その後継ノードは１つだけであることを特徴と
   するネットワークによる情報フィールドの伝送を制御す
   るためのトークン・アクセス制御装置。
2. （２）トークン・アクセス制御器は前記インターフェイ
   ス要素の一部であることを特徴とする特許請求の範囲の
   第１項に記載のトークン・アクセス制御装置。
3. （３）　　ネットワーク初期設定のための要素と、情報
   フィールドを受けた時に、前記トークン・アクセス制御
   器が伝送が受けられたかどうかを指示する確認情報フィ
   ールドを送るだめの要素と、トークンが失われた時にネ
   ットワークを再び設定するための要素と、 複製トークンをなくすための要素と、 を更に含むことを特徴とする特許請求の範囲の第２項に
   記載のトークン・アクセス制用ｌ。
4. （４）全ての情報フィールドは、独自の予め定められて
   いるフィールドを含むフラッグでスタートし、かつフレ
   ーム・チェック・シーケンヌト前記フラッグで終る、伝
   送媒体上で伝送されるフレームであシ、前記トークン・
   アクセス制御装置は、情報フィールドのスタート時にフ
   ラッグを検出するだめの要素と、フレーム・チェック・
   シーケンスが正しいかどうかを検証するための要素と、
   そのフレーム・チェック・シーケンスの結果をトークン
   ・アクセス制御器に知らせるだめの要素と、フレームの
   終シにフラッグを検出するための要素を備える受信器と
   、 情報フィールドのスタート時に７ラグを作るための要素
   と、フレーム・チェック・シーケンスを発生するだめの
   要素と、フレームの終シにフラッグを検出するだめの要
   素とを備える送信器と、を更に含むことを特徴とする特
   許請求の範囲の第２項に記載のトークン・アクセス制御
   装置。
5. （５）　　ネットワークに入れさせたいノードを中央で
   ポーリングするための要素と、 ネットワークに入れたいノードを分布ポーリングするだ
   めの要素と、 ポストプロセッサに後継ノードを異なるノードへ変更さ
   せるだめの要素と、 を備え、 中央ポーリングされる前記ノードのうちの１つのノード
   は、どのノードがネットワークに入ることを望んでいる
   かを決定するために、ノードのアドレスの全範囲にわた
   って予め定められている情報フィールドを送υ、 分布ポーリングされる前記ノードの各ノードは、ネット
   ワークに入ることを望んでいるノードがあるかどうかを
   決定するために、アドレスの限られた範囲にわたって予
   め定められている情報フィールドを送ることを特徴とす
   る特許請求の範囲の第２項に記載のトークン・アクセス
   制御装置。
6. （６）伝送媒体によ多接続されている複数のノードを備
   えるネットワークを介して情報フィールドの伝送を制御
   するだめのトークン・アクセス・プロトコルであって、
   各ノードはトークン・アクセス制御器と、ポストプロセ
   ッサと、メモリおよび内部パスと、内部パスを伝送媒体
   に接続するだめのネットワーク・インタフェースとを有
   する、前記ネットワークを介しての情報フィールドの伝
   送を制御するためのトークン・アクセス・プロトコルに
   おいて、 ａ、各ノードにざ出自のネットワーク・アドレスと独自
   の次のアドレスを指定する過程と、ｂ、任意の情報フィ
   ールドを送る権利を有するノードから任意の（ｆｆ報ス
   フイールド送る権利をトーク／を有するノードの次のア
   ドレスであるノードまでくシ返えし送る過程と、 Ｃ０ある期間だけフィールドが送られてこないことを少
   くとも１つのノードによりネットワークについて監視す
   る過程と、 ｄ、ネットワークからノードを削除する過程と、 ｅ、新しいノードをネットワークに入れる過程と、 を備え、 各ノードの次のアドレスはネットワーク上の別のノード
   のネットワーク・アドレスであり、それによシ論理ルー
   プが形成され、 トークンを有するノードは、ネットワーク上の情報フレ
   ームを仙の任意のノードへ送ることを可能にされる、そ
   のネットワーク上のノードだけであシ、トークンを有す
   る前記ノードが情報フィールドの送信を終了するまで、
   トークンを有するノードは前記権利を送らず、 前記期間中に送られるフィールドがなければ、ネットワ
   ークを監視している任意のノードがネットワークを再設
   定でき、 ネットワークからのノードの削除はプロトコル中の任意
   の点で行うことができ、 新しいノードの前記加入は少くとも１つのノードによシ
   行われることを特徴とするネットワークを介しての情報
   フィールドの伝送を制御するためのトークン・アクセス
   訃１鳴隻’ｆｒ。