JPS59216A - 自動等化器 - Google Patents
自動等化器Info
- Publication number
- JPS59216A JPS59216A JP10930982A JP10930982A JPS59216A JP S59216 A JPS59216 A JP S59216A JP 10930982 A JP10930982 A JP 10930982A JP 10930982 A JP10930982 A JP 10930982A JP S59216 A JPS59216 A JP S59216A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bit error
- counter
- fixed
- equalizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
- H04B3/14—Control of transmission; Equalising characterised by the equalising network used
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は自動等化器に関する。
従来、Ｎ回路の固定等化器を有し、そのうちの１回路を
選択する手動調整型等化器では、伝送路の損失特性を測
定し、それに見合う等化特性を有する等化器の選択を行
なっていた。
選択する手動調整型等化器では、伝送路の損失特性を測
定し、それに見合う等化特性を有する等化器の選択を行
なっていた。
Ｌ７たがってその設定時には伝送路の損失特性測定のた
めの測定器および作業者による伝送路の損失特性測定並
びに等化器の選択・設定の作業が必要であるという欠点
があった。
めの測定器および作業者による伝送路の損失特性測定並
びに等化器の選択・設定の作業が必要であるという欠点
があった。
本発明の目的は、この様な欠点を解決し、等化器の選択
・設定を自動的に可能とする自動等化器を提供すること
にある。
・設定を自動的に可能とする自動等化器を提供すること
にある。
本発明の自動等化器は、等化特性の異なる複数の固定等
化器およびそのうちの−を出方するスイッチ回路および
その出力信号のビットエラーを検出する回路およびスイ
ッチ回路を制御する回路′で構成される。又、β回路と
複数のβ回路で複数の固定等化器を構成する場合も含む
。
化器およびそのうちの−を出方するスイッチ回路および
その出力信号のビットエラーを検出する回路およびスイ
ッチ回路を制御する回路′で構成される。又、β回路と
複数のβ回路で複数の固定等化器を構成する場合も含む
。
次に本発明の実施例について図面を参無して説明する。
第１図は本発明による自動等化器の一実施例を示す。第
１図に於て、１はＮ個の固定等化器１１〜ＩＮからなる
等化回路で、例えば＃ｌの固定等化器１１は最短線路長
に対する等化特性を有し、＄２． ＄３．・・・、＃（
Ｎ−１）の固定等化器１２〜ｌ （Ｎ−１）は順次長い
線路長に対する等化特性を有し、＃Ｎの固定等化器ｌＮ
は最長線路長に対する等化特性を有する。２は制御情報
によシＮ入力のうち１入力を選択して出力するアナログ
スイッチである。３はアナログ信号をディジタル信号に
変換するアナログ・ディジタル（以下ＡＤと略称する）
変換回路である。４はビットエラー検出回路で、例えば
受信信号から抽出したクロックによシ対向する装置の送
信側と同じパターン列を発生し、このパターン列と受信
信号のパターン列とを比較しエラー監視をする回路であ
る。５はカウンタで、前記制御情報の発生源である。６
はカウンタ５を制御する制御回路である。
１図に於て、１はＮ個の固定等化器１１〜ＩＮからなる
等化回路で、例えば＃ｌの固定等化器１１は最短線路長
に対する等化特性を有し、＄２． ＄３．・・・、＃（
Ｎ−１）の固定等化器１２〜ｌ （Ｎ−１）は順次長い
線路長に対する等化特性を有し、＃Ｎの固定等化器ｌＮ
は最長線路長に対する等化特性を有する。２は制御情報
によシＮ入力のうち１入力を選択して出力するアナログ
スイッチである。３はアナログ信号をディジタル信号に
変換するアナログ・ディジタル（以下ＡＤと略称する）
変換回路である。４はビットエラー検出回路で、例えば
受信信号から抽出したクロックによシ対向する装置の送
信側と同じパターン列を発生し、このパターン列と受信
信号のパターン列とを比較しエラー監視をする回路であ
る。５はカウンタで、前記制御情報の発生源である。６
はカウンタ５を制御する制御回路である。
次にこの実施例の動作について説明する。
初期状態に於てはカラ／り５の内容ｔ−”ｏ″とする。
このとき固定等化器１１の出力がスイッチ２１で選択さ
れ、ＡＤ変換回路３でディジタル信号に変換した後、ビ
ットエラー検出回路４でパターン列の比較を行なう。次
にカラ／り５の内容を１つ上げ１″とし、固定等化器１
２の出力をスイッチ２２で選択し、ＡＤ変換回路３で変
換した後、ビットエラー検出回路４でパターン列の比較
を行なう。以下、順次カウンタ５の内容ｔ−１ずつ上げ
て、同様にしてパターン列の比ｖ、ｔ−行なう。
れ、ＡＤ変換回路３でディジタル信号に変換した後、ビ
ットエラー検出回路４でパターン列の比較を行なう。次
にカラ／り５の内容を１つ上げ１″とし、固定等化器１
２の出力をスイッチ２２で選択し、ＡＤ変換回路３で変
換した後、ビットエラー検出回路４でパターン列の比較
を行なう。以下、順次カウンタ５の内容ｔ−１ずつ上げ
て、同様にしてパターン列の比ｖ、ｔ−行なう。
ビットエラーを検出しなくなった時のカウンタの内容に
および再びビットエラーを検出し始めた時のカウンタの
内容Ｌ（Ｋ、Ｌは０≦に≦Ｌ≦Ｎ−１の整数）ｔ−制御
回路６に記憶しておき、例えばＫとＬの平均値に近い整
数を制御回路６で演算し、この値にカラ／り５を制御・
設定して動作を終了定して動作を終了する。（〔〕はガ
ウス記号）。
および再びビットエラーを検出し始めた時のカウンタの
内容Ｌ（Ｋ、Ｌは０≦に≦Ｌ≦Ｎ−１の整数）ｔ−制御
回路６に記憶しておき、例えばＫとＬの平均値に近い整
数を制御回路６で演算し、この値にカラ／り５を制御・
設定して動作を終了定して動作を終了する。（〔〕はガ
ウス記号）。
この例ではＫとＬの平均値に近い番号の固定等化器を選
択したが、Ｎ個の固定等化器の特性によっては平均値で
ない場合も有シ得る。
択したが、Ｎ個の固定等化器の特性によっては平均値で
ない場合も有シ得る。
又、簡易な方法としては、ビットエラーを検出しなくな
った時にカウンタの内容を保持して、この固定等化器の
設定で動作を終了する方法も考えられる。
った時にカウンタの内容を保持して、この固定等化器の
設定で動作を終了する方法も考えられる。
さらに固定等化器ＩＮ、 １ （Ｎ−１）、・・・の
順に選択していく制御方法も考えられるが、これは制御
回路６による。
順に選択していく制御方法も考えられるが、これは制御
回路６による。
次に第二の実施例として負帰還回路、いわゆるμｍβ回
路のβ回路をアナログスイッチによって切替える場合を
第２図に示す。この例は１つΩβ回路に対しＮ個のβ回
路を組合わせてＮ通シの固定等化器を実現する点が第１
図の実施例と異なるだけで、制御動作は第１図の実施例
と同様である。
路のβ回路をアナログスイッチによって切替える場合を
第２図に示す。この例は１つΩβ回路に対しＮ個のβ回
路を組合わせてＮ通シの固定等化器を実現する点が第１
図の実施例と異なるだけで、制御動作は第１図の実施例
と同様である。
第２図に於て、７はβ回路、８はＮ個のβ回路８１〜８
Ｎで、例えば＃ｌのβ回路８１はβ回路７と組合せて最
短線路長に対する等化特性を有し、＃２． ＃３．・・
・、＃（Ｎ−１）のβ回路８２〜８（Ｎ−ｉ ）はそれ
ぞれβ回路７と組合わせて順次長い線路長に対する等化
特性を有し、＃Ｎのβ回路８Ｎはβ回路７と組合わせて
最長線路長に対する等化特性を有する。
Ｎで、例えば＃ｌのβ回路８１はβ回路７と組合せて最
短線路長に対する等化特性を有し、＃２． ＃３．・・
・、＃（Ｎ−１）のβ回路８２〜８（Ｎ−ｉ ）はそれ
ぞれβ回路７と組合わせて順次長い線路長に対する等化
特性を有し、＃Ｎのβ回路８Ｎはβ回路７と組合わせて
最長線路長に対する等化特性を有する。
次にこの実施例の動作例について説明する。
初期状態に於てはカウンタ５の内容を”０”とする。こ
のときβ回路８１がスイッチ２１で選択されβ回路７と
組合わされる。このμｍβ回路で等化した信号ｔ−ＡＤ
変換回路３でディジタル信号に変換した後、ビットエラ
ー検出回路４で二くターン列の比較を行なう。次にカウ
ンタ５の内容に１つ上げｌ”とし、β回路８２をスイッ
チ２２で選択しβ回路７と組合わせ、このμｍβ回路で
等化した信号をＡＤ変換回路３で変換した後、ビットエ
ラー検出回路４でパターン列の比較を行なう。
のときβ回路８１がスイッチ２１で選択されβ回路７と
組合わされる。このμｍβ回路で等化した信号ｔ−ＡＤ
変換回路３でディジタル信号に変換した後、ビットエラ
ー検出回路４で二くターン列の比較を行なう。次にカウ
ンタ５の内容に１つ上げｌ”とし、β回路８２をスイッ
チ２２で選択しβ回路７と組合わせ、このμｍβ回路で
等化した信号をＡＤ変換回路３で変換した後、ビットエ
ラー検出回路４でパターン列の比較を行なう。
以下、順次カウンタ５の内容ｔ’ｌずっ上げて、同様に
してパターン列の比較を行なう。ビットエラーを検出し
なくなった時のカウンタの内容におよび再びビットエラ
ーを検出し始めた時のカウンタの内容Ｌ（Ｋ、Ｌは０≦
に≦Ｌ≦Ｎ−１の整数）全制御回路６に記憶しておき、
例えばＫとＬの平均値に近い整数を制御回路６で演算し
、この値にカウンタ５を制御・設定して動作を終了する
。すせて動作を終了する。
してパターン列の比較を行なう。ビットエラーを検出し
なくなった時のカウンタの内容におよび再びビットエラ
ーを検出し始めた時のカウンタの内容Ｌ（Ｋ、Ｌは０≦
に≦Ｌ≦Ｎ−１の整数）全制御回路６に記憶しておき、
例えばＫとＬの平均値に近い整数を制御回路６で演算し
、この値にカウンタ５を制御・設定して動作を終了する
。すせて動作を終了する。
この例ではＫとＬの平均値に近い番号のβ回路を選択し
たが、Ｎ個のβ回路の特性によっては平均値でない場合
も有シ得る。
たが、Ｎ個のβ回路の特性によっては平均値でない場合
も有シ得る。
又、簡易な方法としては、ビットエラーを検出しなくな
った時にカウンタの内容を保持して、このβ回路の設定
で動作を”’ｈ了する方法も考えられる。
った時にカウンタの内容を保持して、このβ回路の設定
で動作を”’ｈ了する方法も考えられる。
さらにβ回路８Ｎ、８（Ｎ−１）、・・・の順に選択し
ていく制御方法も考えられるが、これは制御回路６によ
る。
ていく制御方法も考えられるが、これは制御回路６によ
る。
以上述べた様に、本発明はビットエラーの有無を判定条
件として等化器の選択・設定を自動的にかつディジタル
制御で行なえるという効果がある。
件として等化器の選択・設定を自動的にかつディジタル
制御で行なえるという効果がある。
四
４、図面の簡単な説明
−第１図は本発明による自動等化器の一実施例の 幾
ブロック図、第２図は本発明の他の実施例のプａツク図
である、
−第１図は本発明による自動等化器の一実施例の 幾
ブロック図、第２図は本発明の他の実施例のプａツク図
である、
Claims (1)
- 出力信号のビットエラーを検出する間は等化特性の異な
る複数の固定等化回路を一つずつ所定の順序に選択し、
前記ビットエラーを検出しないときに前記固定等化回路
の選択を保持するようにしたことを特徴とする自動等化
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10930982A JPS59216A (ja) | 1982-06-25 | 1982-06-25 | 自動等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10930982A JPS59216A (ja) | 1982-06-25 | 1982-06-25 | 自動等化器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59216A true JPS59216A (ja) | 1984-01-05 |
Family
ID=14506930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10930982A Pending JPS59216A (ja) | 1982-06-25 | 1982-06-25 | 自動等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59216A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62214736A (ja) * | 1986-03-14 | 1987-09-21 | Nec Corp | 等化器 |
| JPS62242425A (ja) * | 1986-04-15 | 1987-10-23 | Nec Corp | 等化器 |
| US5420884A (en) * | 1991-04-11 | 1995-05-30 | Canon Kabushiki Kaisha | Automatic equalizer |
-
1982
- 1982-06-25 JP JP10930982A patent/JPS59216A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62214736A (ja) * | 1986-03-14 | 1987-09-21 | Nec Corp | 等化器 |
| JPS62242425A (ja) * | 1986-04-15 | 1987-10-23 | Nec Corp | 等化器 |
| US5420884A (en) * | 1991-04-11 | 1995-05-30 | Canon Kabushiki Kaisha | Automatic equalizer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2067669A1 (en) | Method and apparatus of estimating data sequence transmitted using viterbi algorithm | |
| US5361327A (en) | Waveform equalizer apparatus formed of neural network, and method of designing same | |
| JPS5781787A (en) | Error correcting device for digital television signal | |
| KR920005219B1 (ko) | 신호 처리 회로 | |
| US3544779A (en) | Self-adjusting radix converter | |
| JPS59216A (ja) | 自動等化器 | |
| JPS63257330A (ja) | 各種レベルを有する信号のａ／ｄ変換回路装置 | |
| US5105440A (en) | Method and apparatus for adaptive equalization of pulse signals | |
| US4821298A (en) | Method and apparatus for reproducing digitized signals | |
| TWI291811B (en) | Method for suppressing impulse noise and device thereof | |
| JP2702773B2 (ja) | データモニタ装置 | |
| JPH0685775A (ja) | デジタル信号受信用の同期信号検出回路 | |
| JP3048504B2 (ja) | 信号検出回路及びフレーム同期回路 | |
| JPH01137752A (ja) | 受信回路 | |
| JPS5921564Y2 (ja) | 選択形自動等化装置 | |
| SU886262A1 (ru) | Устройство адаптивной коррекции межсимвольных искажений | |
| JPS6244444B2 (ja) | ||
| KR920007264B1 (ko) | Pcm 디코더에서의 뮤팅신호 발생회로 | |
| SU1192148A2 (ru) | Устройство дл передачи дискретной информации многопозиционным кодом | |
| SU1410080A2 (ru) | Устройство дл приема избыточной информации | |
| JPH05276200A (ja) | ディジタル光伝送装置評価方式 | |
| JPH05249190A (ja) | Ｌｓｉ用テスタ | |
| JPH05315958A (ja) | アナログ入力装置 | |
| JPH0335633B2 (ja) | ||
| JPH05227226A (ja) | ディジタル信号伝送システム |