KR920007264B1 - Pcm 디코더에서의 뮤팅신호 발생회로 - Google Patents

Pcm 디코더에서의 뮤팅신호 발생회로 Download PDF

Info

Publication number
KR920007264B1
KR920007264B1 KR1019890020083A KR890020083A KR920007264B1 KR 920007264 B1 KR920007264 B1 KR 920007264B1 KR 1019890020083 A KR1019890020083 A KR 1019890020083A KR 890020083 A KR890020083 A KR 890020083A KR 920007264 B1 KR920007264 B1 KR 920007264B1
Authority
KR
South Korea
Prior art keywords
frame
signal
output
muting
threshold value
Prior art date
Application number
KR1019890020083A
Other languages
English (en)
Other versions
KR910013748A (ko
Inventor
현재영
권희성
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019890020083A priority Critical patent/KR920007264B1/ko
Publication of KR910013748A publication Critical patent/KR910013748A/ko
Application granted granted Critical
Publication of KR920007264B1 publication Critical patent/KR920007264B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Noise Elimination (AREA)

Abstract

내용 없음.

Description

PCM 디코더에서의 뮤팅신호 발생회로
제1도는 본 발명에 따른 회로도.
제2도는 본 발명에 따른 데이타 포멧도.
본 발명은 음성데이타 전용시스템의 PCM 디코더에 있어서 뮤팅회로에 관한 것으로, 특히 PCM 음성데이타의 2중에러 빈도를 체크하여 일정한 기간내에 드레쉬홀드값에 따라 뮤팅을 온/오프할 수 있는 PCM 디코더에서의 뮤팅신호 발생회로에 관한 것이다. 일반적으로 PCM 음성데이타의 전송도중 2출에러가 발생될수 있는데, 이를 PCM 디코더에서 뮤팅시켜야만 양질의 PCM 음성데이타를 얻어낼 수 있다.
따라서 본 발명의 목적은 일정한 프레임 기간을 몇가지 정해두고 해당되는 프레임 기간내에 뮤팅온 드레쉬홀드값 및 뮤팅해제 드레쉬홀드 값을 설정하여 상기 뮤팅 온/해제 드레쉬홀드값에 따라 뮤팅을 온/오프하여 양질의 PCM 음성데이타를 수신할 수 있는 회로를 제공함에 있다.
상기 목적을 수행하기 위한 본 발명은 PCM 음성신호중 음성데이타에 2중 에러(1샘플 데이타중 2개의 에러가 있을시)가 발생했을 때 2중 에러의 빈도가 일정기간에 일정한 값을 초과하였을시 뮤팅을 걸거나 뮤팅을 해제하기 위해 일정한의 프레임수를 카운트하는 카운터와, 상기 뮤팅 드레쉬홀드값을 발생시키는 쉬프트레지스터와, 상기 발생된 뮤팅드레쉬홀드값과 2중에러가 발생한 Frame수를 비교하는 비교회로와, 상기 비교기에서 출력으로부터 2중에러가 상기 뮤팅 드레쉬홀드값을 초과했을시 뮤팅온하고 뮤팅 드레쉬홀드값 이하로 내려가면 뮤팅을 오프하는 뮤팅제어 신호 발생수단으로 구성됨을 특징으로 한다.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.
제1도는 본 발명에 따른 회로도로써, 프레임 동기신호단(1)으로 입력되는 프레임 동기신호를 직렬연결가운터(CNT1-CNT3)에시 1024프레임까지 카운트하는 카운팅 수단과, 사용자의 선택에 따라 프레임수를 선택기(SEL1)에서 선택하는 프레임 선택수단과, 2중에러 드레쉬홀드 데이타 입력과 뮤팅 온/오프상태 식별신호에 따라 클럭신호를 쉬프트 레지스터(SR1)에 입력하여 뮤팅 드레쉬홀드값의 출력을 제어하는 선택수단과, 상기 프레임 선택수단의 출력에 따라 상기 카운팅수단의 카운터(CNT2-CNT3)애서 출력된 프레임수를 선택하는 제1스위치부(SW1)와, 상기 프레임 선택수단의 출력에 따라 프레임수 데이타를 선택하는 제2스위치부(SW2)와, 상기 제2스위치(SW2)의 프레임수 선택에 의해 선택된 프레임수를 상기 선택수단에서 발생하는 출력클럭 신호에 의해 제1쉬프트 레지스터(SR1)에서 쉬프트하여 직렬로 드레쉬홀드치를 출력하고 상기 직렬로 출력된 드레쉬홀드치를 제2쉬프트 레지스터(SR2)에서 쉬프트하여 드레쉬홀드 데이타값으로 출력하는 드레쉬홀드치 발생수단과, 상기 제1스위치부(SW1)의 선택된 프레임수에 의한 로딩신호와 상기 2중에러 신호를 클럭으로 하여 상기 드레쉬홀드치 발생수단에서 출력된 데이타를 다운 카운터(CNT4)에서 다운카운팅하여 2중에러 신호의 수가 상기 드레쉬홀드값을 초과했을시 발생되는 바로우(Borrow)신호를 래치(LAT)에서 래치하여 뮤팅신호를 발생하는 뮤팅신호 발생수단으로 구성된다.
제2도는 본 발명에 따른 PCM 음성시스템의 프레임 구성도이다.
따라서 본 발명의 구체적 일 실시예를 제1도-제2도를 참조하여 상세히 설명하면, PCM 음성 시스템에서의 프레임은 제2도와 같이 구성되어 있다. 즉 프레임의 선두에 프레임 동기신호가 있고, 상기 프레임동기 신호는 동기검출기에 의하여 동기검출이 되어서 인버터(N1)를 통해 반전된다. 상기 인버터(N1)를 통해 반전된 동기신호가 카운터(CNT1-CNT3)의 클럭단(CK)으로 입력된다. 제2도와 같이 프레임 동기신호 다음에는 제어부호 및 영역비트가 따라오며 1프레임에서 음성은 4채널로 구성되어 있고, 각 채널은 32샘플링의 음성데이타로 구성되어 있다.
즉, 프레임 동기신호를 카운터(CNT1)의 카운팅에 발생된 리플캐리(RC) 신호를 카운터(CNT2)에서 카운팅하여 출력단(QD)의 출력이 있으면 128프레임을 카운팅한 점과 같다. 상기 카운터(CNT2)에서 카운팅에 따라 출력단(QA)의 출력이 있으면 256프레임, QB의 출력이 있으면 512프레임, QC의 출력이 있으면 1024프레임이 된다.
그리고 상기 카운터(CNT2-CNT3)의 출력단(QD, QA, QB, QC)에 제1스위치(SW1)을 연결하고, 전원단(B+)으로부터 쉬프트 레지스터(SR1)의 레지스터단에 제2스위치(SW2)를 연결하여 선택기(SEL1)로 입력되는 프레임 선택단(2)의 입력에 따라 프레임수를 선택하도록 한다.
그리고 방송도중 각 채널의 음성데이타에서 2중 에러가 연속으로 발생할 수 있는데 이는 송신신호의 C/N(Carrier to nosie ratio)비가 드레쉬홀드값 이하로 내려갈때 발생할 수 있다. 따라서 일정기간의 뮤트를 온하고, 몇번이하로 2중 에러가 줄면 온되어 있는 것을 뮤트오프 상태로 하기 위해 프레임수 데이타와 해당되는 프레임에서의 2중 에러 드레쉬홀드치를 기준으로 정하면 다음 표 1과 같다.
[표 1]
Figure kpo00001
상기 표 1에서와 같이 선택기(SEL1)의 프레임수 선택단(2)의 데이타가 "1,0"으로 세팅되고, 선택기(SEL2)의 드레쉬홀드선택단(3)의 데이타가 "0,1"로 선택되면 5l2프레임 안에서 2중에러가 512/16번, 즉 32번을 초과하면 뮤팅이 온되고, 뮤트온상태가 된 후 2중에러의 수가 512프레임 안에 512/32번 즉 16번으로 줄면 뮤팅이 해제될 수 있도록 한다.
프레임 동기 입력단(1)을 통한 프레임동기 신호가 인버터(N1)에서 반전되어 4비트 2진카운터(CNT1-CNT3)에 클럭단(CK)의 클럭으로 입력됨으로서 프레임수를 카운트한다. 이때 프레임수 선택단(2)의 데이타에 의하여 제어되는 선택기(SEL1)는 제1스위치(SW1)를 제어하게 되어 해당되는 상기 카운터(CNT1-CNT3)의 프레임수 출력단자(QD, QA-Qc)를 선택한다.
예를들면 데이타기 상기 표 1와 같이 00이면 선택기(SEL1)는 스위치(S1)을 온시키고 이 단자는 표 2와 같이 128프레임째에 "하이"로 된다.
[표 2]
Figure kpo00002
각 카운터(CNT1-CNT3)의 출력은 해당되는 프레임째에서 "하이"로 되고, 이는 다운카운터(CNT4)로 연결되어 드레쉬홀드값으로 로드(Load)하여 다운카운트를 시작하는 동시에 또 인버터(N1)을 통하여 각 카운터(CNT1-CNT3)의 클리어단자(CL)로 연결되어 있으므로 "로우"로 되는 동시에 각 카운터(CNT1-CNT3)가 클리어되어 프레임 카운트를 처음부터 다시 시작하게 된다.
다음에는 드레쉬홀드값을 정하는 방법을 설명하면 예를들어서 프레임수 선택데이타가 프레임수 선택단(2)으로, 1,0(512프레임)로 입력되고 드레쉬홀드 데이타단(3)으로 "0,1"(1/16)가 입력되면(이때 뮤트오프 상태임) 프레임수 선택데이타에 따른 제2스위치(SW2)의 동작은 아래 표 3과 같다.
[표 3]
Figure kpo00003
해당되는 스위치가 연결되면 B+가 연결되어 있으므로 쉬프트 레지스터(SR1)의 해당되는 비트는 "하이"상태를 유지한다. 즉 프레임수 선택단(3)의 데이타가 "1,0"(512프레임)이므로, 쉬프트 레지스터(SR1)의 상태가 0(MSB), 1, 000, 000, 000(LSB) (512)이면 선택기(SEL2)의 출력에 따라 4회 우(Right) 쉬프트하면 0(MSB), 0, 0, 0, 0, 1, 00000(LSB) (32)가 된다. 이 값을 쉬프트 레지스터(SR2)에서 병렬 데이타로 변환하고 상기 병렬로 변환된 데이타를 다운카운터(CNT4)에 입력하면 상기 제1스위치부(SW1)에서 선택되는 프레임수에 따라 로딩시킨다. 예를들어 프레임수 선택단(3)의 데이타가 "11일때 제1스위치부(SW1)의 스위치(S4)가 스위치되어 1024프레임수를 선택한다.
그리고 드레쉬홀드 데이타단(3)에 "1,0"(1/32)이면 선택기(SEL2)의 출력에 따라 5회 우쉬프트하면 제1쉬프트 레지스터(SR1)의 출력은 32가 된다. 1024/32=32가 된다. 상기 우쉬프트 동작은 드레쉬홀드값에 의하여 선택기(SEL2)의 출력이 제1쉬프트 레지스터(SR1)의 클럭을 조정함으로 쉽게 이루어진다.
상기 제1쉬프트 레지스터(SR1)의 출력을 제2쉬프트 레지스터(SR2)에서 병렬로 변환하여 다운카운터(CNT4)로 입력하면 다운 카운터(CNT4)의 로드입력단으로 입력되는 프레임수에 따라 2중에러 신호단(4)의 입력으로 입력이 있을때따다 1씩 감소(Decrement)됨으로 만일 2중에러 신호의 수가 드레쉬홀드값을 초과하게 되면, 즉 다운카운터(CNT4) 내용이 "0"이 되면, 바로우신호가 출력되므로 이 신호를 래치(LAT)에서 래치하여 선택기(SEL2)의 뮤팅신호로 사용된다.
뮤팅온에서 뮤팅오프로 될때는 뮤팅온 드레쉬홀드 데이타보다 1/2로 되므로 선택기(SEL1)에 입력되는 뮤팅온/오프 상태 신호에 의하여 뮤팅온에서 팅오프에는 우쉬프트를 1번더 해줌으로서 뮤팅온 드레쉬홀드 데이타의 1/2로 되는 데이타를 쉽게 얻을 수 있다.
상술한 바와 같이 일정한 프레임 기간을 몇가지 정해두고 해당되는 프레임 기간내의 뮤팅온 드레쉬홀드값 및 뮤팅해제 드레쉬홀드값을 설정함으로서 이들 값을 초과 또는 아래로 내려갈시 뮤팅 온/오프를 자동으로 제어할 수 있는 이점이 있다.

Claims (1)

  1. PCM 디코더에 있어서, 프레임 동기신호단(1)으로 입력되는 프레임 동기신호를 카운트하는 카운팅 수단과, 사용자의 선택에 따라 프레임수를 선택하는 프레임 선택수단과, 2중에러 드레쉬홀드 데이타 입력과 뮤팅 온/오프상태 식별신호에 따라 클럭신호를 선택기(SEL2)에 입력하여 뮤팅 드레쉬값의 출력을 제어하는 선택수단과, 상기 프레임 선택수단의 출력에 따라 상기 카운팅수단의 출력된 프레임수를 선택하는 제1스위치부(SW1)와, 상기 프레임 선택수단의 출력에 따라 프레임수 데이타를 선택하는 제2스위치부(SW2)와, 상기 제2스위치(SW2)의 프레임수 선택에 의해 선택된 프레임수를 상기 선택수단에서 발생하는 출력신호에 의해 쉬프트하여 직렬로 드레쉬홀드치로 출력하고 직렬로 출력된 드레쉬홀드치를 쉬프트하여 드레쉬홀드 데이타값으로 출력하는 드레쉬홀드치 발생수단과, 상기 제1스위치부(SW1)의 선택된 프레임수에 의한 로딩신호와 상기 2중에러 신호를 클럭으로 하여 상기 드레쉬홀드치 발생수단에서 출력된 데이타를 다운카운팅하여 2중에러 신호의 수가 상기 드레쉬홀드값을 츠과했을시 발생되는 바로우(Borrow) 신호를 래치하여 뮤팅신호를 발생하는 뮤팅신호를 발생수단으로 구성됨을 특징으로 하는 PCM 디코더에서의 뮤팅신호 발생회로.
KR1019890020083A 1989-12-29 1989-12-29 Pcm 디코더에서의 뮤팅신호 발생회로 KR920007264B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890020083A KR920007264B1 (ko) 1989-12-29 1989-12-29 Pcm 디코더에서의 뮤팅신호 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890020083A KR920007264B1 (ko) 1989-12-29 1989-12-29 Pcm 디코더에서의 뮤팅신호 발생회로

Publications (2)

Publication Number Publication Date
KR910013748A KR910013748A (ko) 1991-08-08
KR920007264B1 true KR920007264B1 (ko) 1992-08-28

Family

ID=19294123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890020083A KR920007264B1 (ko) 1989-12-29 1989-12-29 Pcm 디코더에서의 뮤팅신호 발생회로

Country Status (1)

Country Link
KR (1) KR920007264B1 (ko)

Also Published As

Publication number Publication date
KR910013748A (ko) 1991-08-08

Similar Documents

Publication Publication Date Title
US5202761A (en) Audio synchronization apparatus
KR100225063B1 (ko) 다중비디오출력장치(Multiple Video Displayer)
GB1582563A (en) Digital control system and a method of transmitting control data in such a system
US3261001A (en) Telemetering decoder system
US4301531A (en) Three-party conference circuit for digital time-division-multiplex communication systems
KR920007264B1 (ko) Pcm 디코더에서의 뮤팅신호 발생회로
US4361896A (en) Binary detecting and threshold circuit
KR100214503B1 (ko) 피에이엠방식 통신장치의 타이밍 복구회로
US5774079A (en) Circuit arrangement for converting a serial data signal into a parallel data signal
KR910006154B1 (ko) 디지탈 뮤팅 회로
US5371771A (en) Circuit for calculating DC value in digital recording and reproducing system
EP0573295B1 (en) Level detection circuit and automatic color control circuit
US5724277A (en) Background noise generating apparatus
US4317080A (en) Signal monitor system
KR0137032B1 (ko) 기록및재생장치
CA1164059A (en) Binary detecting and threshold circuit
EP1168706B1 (en) Method and circuit for aligning data flows in time division frames
JPH06311457A (ja) ミュート回路及び方法
USRE31814E (en) Three-party conference circuit for digital time-division-multiplex communication systems
KR960001028B1 (ko) 고선명 텔레비젼용 디지탈 오디오 기기의 동기 신호 검출장치
JP2969623B2 (ja) ディジタル再生信号のピークレベル検出装置
KR950011038B1 (ko) 디지탈 영상데이타 재생회로
JPH0595566A (ja) デイジタル信号伝送装置
JPH03171889A (ja) 文字放送受信機の文字データ再生方法
KR910005933B1 (ko) 다중화면 발생장치에서의 화면 스트로브 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee