KR950011038B1 - 디지탈 영상데이타 재생회로 - Google Patents

디지탈 영상데이타 재생회로 Download PDF

Info

Publication number
KR950011038B1
KR950011038B1 KR1019910010495A KR910010495A KR950011038B1 KR 950011038 B1 KR950011038 B1 KR 950011038B1 KR 1019910010495 A KR1019910010495 A KR 1019910010495A KR 910010495 A KR910010495 A KR 910010495A KR 950011038 B1 KR950011038 B1 KR 950011038B1
Authority
KR
South Korea
Prior art keywords
data
image data
channel
integrator
signal
Prior art date
Application number
KR1019910010495A
Other languages
English (en)
Other versions
KR930001735A (ko
Inventor
김기범
Original Assignee
삼성전자주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 강진구 filed Critical 삼성전자주식회사
Priority to KR1019910010495A priority Critical patent/KR950011038B1/ko
Publication of KR930001735A publication Critical patent/KR930001735A/ko
Application granted granted Critical
Publication of KR950011038B1 publication Critical patent/KR950011038B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level

Abstract

내용 없음.

Description

디지탈 영상데이타 재생회로
제1도는 본 발명에 따른 디지탈 영상데이타 재생회로도.
제2도는 제2도의 데이타 상태 판별부(70)의 구체 회로도.
제3도는 제2도중 제1-제2전압검출기(73,74) 및 데이타 재생부(75,76)의 출력 상태도.
제4도는 제1도중 병직렬 변환기(80)의 출력 상태도.
* 도면의 주요부분에 대한 부호의 설명
10 : 로우패스필터 20 : A/D변환기
30 : 반송파발진기 40 : 다중화부
50 : 적분기 60 : 샘플링부
70 : 데이타 상태 판별부 80 : 병/직렬변환기
본 발명은 고선명 텔리비젼 시스템의 디지탈 영상데아타 재생회로에 관한 것으로, 특히 반송파 신호에 다중 변조되어 송싱되는 고화질 디지탈 영상신호를 다중변조 이전의 원디지탈 영상신호로 재생하기 위한 디지탈 영상데이타 재생회로에 관한 것이다.
일반적으로 디지탈 지상 전송 방식을 채택하고 있는 미국형 고선명 텔레비젼(Advanced TV)가 시스템은 광대역 영상신호를 기존의 NTSC 칼라텔레비젼 채널로 전송하기 위해서 대역 압축은 물론 전송단에서도 4배 8배 이상의 효율로 채널 전송을 하여야 한다.
종래에는 롬(Read Only Memory) 테이블을 이용하여 전압값 판별 및 디지탈 영상데이타 재생회로를 구성하였으나, ROM을 이용하므로써 어드레스 발생회로 및 콘트롤 회로가 별도로 필요할 뿐만이 아니라 복잡하고, 필요한 데이타량에 비해 롬(ROM)의 용량이 크므로 비용면에 있어서도 비효율적이다. 또한 프로그램에 의해 데이타를 기억시키므로 수정하기 불편하고, 전기적 노이즈에 의해 에러를 발생하는 문제점이 있었다.
따라서 본 발명의 목적은 반송파 신호에 다중 변조되어 송신되는 고화질 디지탈 영상신호를 다중변조 이전의 디지탈 영상데이타로 복원하는 디지탈 영상데이타 재생회로를 제공함에 있다.
본 발명의 다른 목적은 영상데이타 전송시 전송비트률을 떨어뜨려 전송채널 대역 이용율을 높일 수 있는 디지탈 영상데이타 재생회로를 제공함에 있다.
본 발명의 또다른 목적은 압축전송되는 디지탈 고화질 영상신호를 재생하는 디지탈 영상데이타 재생회로를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명은 변조송신된 영상신호를 수신하여 저역필터링 출력하는 로우패스필터와, 상기 로우패스필터에서 필터링된 영상신호를 디지탈 신호로 변환하는 A/D변환기와, 상기 A/D변환기에서 디지탈 변환된 신호를 국부발진 주파수에 다주화시키는 다중화부와, 상기 다중화부에서 다중화된 신호를 적분하여 출력하는 적분기와, 상기 적분기에서 적분한 신호를 일정주기로 샘플링하여 출력하는 샘플링부와, 상기 샘플링부에서는 샘플링한 신호를 받아 소정의 임계값과 비교하여 데이타 상태를 판별하는 데이타 상태 판별부와, 상기 데이타상태 판별부에서 출력된 신호를 직렬데이타로 변환하여 원래의 영상데이타로 복원하는 병/직렬 변환기로 구성함을 특징으로 한다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
제1도는 본 발명에 다른 디지탈 영상데이타 재생회로도로서, 변조송신된 영상신호를 수신하여 저역 필터링 출력하는 로우패스필터(10)와, 상기 로우패스필터(10)에서 필터링된 영상신호를 디지탈 신호를 변환하는 A/D변환기(20)와, 상기 A/D변환기(20)에서 디지탈 변환된 신호를 국부발진 주파수에 다중화시키는 다중화부(40)와, 상기 다중화부(40)에서 다중화된 신호를 적분하여 출력하는 적분기(50)와, 상기 적분기(50)에서 적분한 신호를 일정주기로 샘플링하여 출력하는 샘플링부(60)와, 상기 샘플링부(60)에서 샘플링한 신호를 받아 소정의 임계값과 비교하여 데이타 상태를 판별하는 데이타 상태 판별부(70)와, 상기 데이타상태 판별부(70)에서 출력된 신호를 직렬데이타로 변환하여 원래의 영상데이타로 복원하는 병직렬 변환기(80)로 구성된다.
상기 구성중 다중화부(40)는 국부발진 주파수를 발생하는 반송파 발진기(30)와, 디지탈 변환된 영상데이타를 상기 국부발진 주파수에 믹싱하여 1채널(In phase channel)을 출력하는 제1믹서(41)와, 상기 디지탈 변환된 영상데이타를 상기 국부발진 주파수에 믹싱하여 Q채널(Quadrature channel) 데이타르 출력하는 제2믹서(42)로 구성되고, 상기 적분기(50)는 상기 제1믹서(41)에서 출력된 I채널 데이타를 적분하는 제1적분기(51)와, 상기 제2믹서(42)에서 출력된 Q채널 데이타를 적분하는 제2적분기(52)로 구성되며, 상기 샘플링부(60)는 상기 제1적분기(51)에서 적분한 I채널 데이타를 샘플링하는 제1샘플러(61)와, 상기 제2적분기(52)에서 적분한 Q채널 데이타를 샘플링하는 제2샘플러(62)로 구성되고, 상기 데이타 상태판별부(70)는 상기 제1샘플러(61)에서 샘플링한 데이타를 소정의 임계값과 비교하여 I채널 데이타의 상태를 판별하는 제1데이타 상태 판별부(71)와, 상기 제2샘플러(62)에서 샘플링한 데이타를 소정의 임계값과 비교하여 Q채널 데이타의 상태를 판별하는 제2데이타 판별부(72)로 구성된다.
제2도는 제1도중 데이타 판별부(70)의 구체 회로도로서, 샘플링한 I채널 및 Q채널 영상데이타를 입력하여 소정의 임계값과 비교하여 I채널 및 Q채널 영상데이타가 갖고 있는 전압값을 검출하는 제1-제2전압검출기(73,74)와, 상기 제1-제2전압 검출기(73,74)에서 검출된 전압을 논리 연산하여 I채널 및 Q채널 디지탈 영상데이타를 재생하는 제1-제2영상데이타 재생부(75,76)와, 상기 제1-제2영상데이타 재생부(75,76)에서 재생된 I채널 및 Q채널 영상데이타를 각각 안정화시키는 제1-제2버퍼루(77,78)로 구성된다.
제3도는 제2도중 제1-제2전압검출기(73,74) 및 제1-제2영상데이타 재생부(75,76)의 출력상태도이고, 제4도는 제1도의 병직렬 변환기(80)의 출력상태도이다.
상술한 구성에 의거 본 발명의 일실시예를 제1도-제3도를 참조하여 상세히 설명한다.
변조 송신되는 영상데이타를 입력하는 로우패스필터(100는 저역필터링하여 일정주파수 대역만을 통과시키게 된다. 상기 로우패스필터(10)에서 필터링된 영상데이타는 A/D변환기(20)에 의해 디지탈 영상데이타로 변환되어 제1-제2믹서(41,42)로 인가된다. 그러므로 상기 제1믹서(410는 상기 디지탈 변환된 영상데이타를 상기 반송파 발진기(30)에서 발생되는 국부발진 주파수에 실어 1채널 영상데이타를 다중화 출력하게 된다. 상기 제1믹서(41)에서 출력되는 I채널 영상데이타를 입력하는 제1적분기(51)는 소정주기마다 적분하여 출력하게 된다. 상기 제1적분기(51)에서 적분된 I채널 영상데이타는 제1샘플러(61)에서 샘플링되어 전송율로 구간을 나눈 전압값으로 출력하게 된다.
상기 제1샘플러(61)에서 샘플링되어 전송율로 구간을 나눈 전압값(Vi)은 제2도의 입력단자(a)로 입력되어 비교기(OP1-OP4)의 한입력단자로 인가된다. 또한 가변저항(VR1-VR4)에 의해 설정된 제1-제4입력값(V1-V4)이 상기 비교기(OP1-OP4)의 다른 입력단자로 입력된다. 이때 상기 입력단자(a)로 입력되는 전압값(Vi)에 따라 상기 비교기(OP1-OP4)의 출력 상태가 제3(a)도와 같이 나타난다.
상기 비교기(OP1-OP4)의 출력신호는 인버터(I1-I3)와 앤드게이트(AN1-AN3) 및 오아게이트(OP1)로 구성된 제1영상데이타 재생부(75)로 입력되어 상기 비교기(OP1-OP4)의 출력에 따라 최상위 비트와 최하위 비트의 논리상태가 제3(b)도와 같이 출력하게 된다. 상기 제1영상데이타 재생부(75)에서 출력된 최상위 비트와 최하위 비트 데이타는 제1-제2버퍼(B1-B1)를 통해 안정화되어 병/직렬 변환기(70)의 입력단자(c,d)를 통해 병/직렬 변환기(70)의 입력단자(c,d)로 인가된다.
한편 제2믹서(42)에서 상기 A/D변환기(20)에서 디지탈 변환된 영상데이타를 상기 반송파 발진기(30)에서 발생되는 국부발진주파수에 실어 I채널 영상데이타를 출력하게 된다. 상기 제2믹서(42)에서 출력되는 Q채널 영상데이타를 입력하는 제2적분기(52)는 소정 주기마다 적분하여 출력하게 된다.
상기 제2적분기(52)에서 적분된 Q채널 영상데이타는 제2샘플러(62)에서 샘플링되어 전송율로 구간을 나눈 전압값(Vi')으로 출력하게 된다. 상기 제2샘플러(62)에서 샘플링되어 전송율로 구간을 나눈 전압값(Vi')은 제2도의 입력단자(b)로 입력되어 비교기(OP5-OP8)의 한입력단자로 인가된다. 또한 가변저항(VR5-VR8)에 의해 설정된 제5-제8임계값(V5-V8)이 상기 비교기(OP5-OP8)의 다른 입력단자로 입력된다.
이때 상기 입력단자(b)로 입력되는 전압값(Vi')에 따라 상기 비교기(OP5-OP8)의 출력 상태가 제3(c)도와 같이 나타난다. 상기 비교기(OP5-OP8)의 출력신호는 인버터(I4-I6)와 앤드게이트(AN4-AN6) 및 오아게이트로 구성된 제2영상데이타 재생부(76)로 입력되어 상기 비교기(OP5-OP8)의 출력상태에 따라 최상위 비트와 최하위 비트의 논리상태가 제3(d)도와 같이 출력하게 된다. 상기 제2영상 데이타 재생부(72)에서 출력된 최상위 비트와 최하위 비트 데이타는 제3-제4버퍼(B3-B4)를 통해 안정화되어 병/직렬변환기(80)의 입력단자(e,f)로 각각 인가된다. 그러므로 상기 병/직렬 변환기(80)는 제4도와 같이 상기 제1-제4버퍼(B1-B4)에서 출력된 병렬 데이타를 직렬데이타로 변환 출력하게 된다.
상기 샘플링부(60)에서 출력된 전압값에 따른 제3도의 일예를 설명하면, 입력단자(a)를 통해 입력되는 전압(Vi)이 0V 보다 크고 제1임계전압(V1) 보다 작게 되면 상기 비교기(OP1-OP4)의 출력은 "1111"이 된다. 상기 비교기(OP1-OP4) 출력은 인버터(I1-I3)를 통해 반전되어 앤드게이트(AN1-AN2)와 오아게이트(OR1)을 통해 최상위 비트(MSB)를 출력하는 동시에 앤드게이트(AN3)를 통해 최하위 비트(LSB)를 출력하게 된다. 따라서 상기 비교기(OP1-OP(4)의 출력이 "1111"일때 상기 오아게이트(OR1)에서 출력된 최상위비트는 "0"가 되고 상기 앤드게이트(AN3)에서 출력된 최하위 비트는 "0"가 된다. 상기 오아게이트(OR1)의 출력인 최상의 비트 데이타 "0"와 상기 엔드게이트(AN3)의 출력인 최하위 비트 데이타 "0"는 제1-제2버퍼(B1-B2)에서 버퍼링되어 안정된 데이타를 병직렬 변환기(70)의 입력단자(c,d)로 출력하게 된다.
또한 입력단자(b)를 통해 입력되는 전압(VI')이 0V 보다 크고 제5임계전압(V5)보다 작게되면 상기 (OP5-OP8)의 출력은 인버터(I4-I6)를 통해 반전되어 앤드게이트(AN4-AN5)와 오가게이트(OR2)은 통해 최상위 비트(MSB)를 출력하는 동시에 앤드게이트(AM3)를 통해 최하위 비트(LSB)를 출력하게 된다.
따라서 상기 비교기(OP5-OP8)의 출력이 "1"일때 상기 오아게이트(OR2)에서 출력된 최상위 비트는 "0"가 되고 상기 엔드게이트(AN6)에서 출력된 최하위 비트는 "0"가 상기 엔드게이트(AN6)의 출력인 최하위 비트 데이타 "0"는 제3-제4버퍼(B3-B4)에서 버퍼링되어 안정된 데이타를 병직렬 변환기(80)의 입력단자(E,F)로 출력하게 된다. 따라서 상기 병직렬 변환기(80)는 제4도와 같이 "0000"인 영상데이타를 복원 출력하게 된다. 이때 데이타 변환속도는 송신단에서 변조시 데이타 전송율이 1/4로 줄었기 때문에 데이타 전송율의 4배로 높여 영상데이타를 재생하게 된다.
상술한 바와 같이 디지탈 영상데이타 재생회로를 간단한 디스크리트한 논리소자로 구성하여, 반송파 신호에 다중변조되어 송신되는 고화질 디지탈 영상신호를 다중변조 이전의 디지탈 영상데이타로 복원함으로서, 에러발생을 억제하고 비용절감 및 회로를 간소화 할 수 있는 이점이 있다.

Claims (7)

  1. 고선명 텔리비젼 시스템의 디지탈 영상데아타 재생회로에 있어서, 변조송신된 영상신호를 수신하여 저역 필터링 출력하는 로우패스필터(10)와, 상기 로우패스필터(10)에서 필터링된 영상신호를 디지탈 신호를 변환하는 A/D변환기(20)와, 상기 A/D변환기(20)에서 디지탈 변환된 신호를 국부발진 주파수에 다중화시키는 다중화부(40)와, 상기 다중화부(40)에서 다중화된 신호를 적분하여 출력하는 적분기(50)와, 상기 적분기(50)에서 적분한 신호를 일정주기로 샘플링하여 출력하는 샘플링부(690)와, 상기 샘플링부(60)에서는 샘플링한 신호를 받아 소정의 임계값과 비교하여 데이타 상태를 판별하는 데이타 상태 판별부(70)와, 상기 데이타상태 판별부(70)에서 출력된 신호를 직렬데이타로 변환하여 원래의 영상데이타로 복원하는 병직렬 변환기(80)로 구성함을 특징으로 하는 디지탈 영상데이타 재생회로.
  2. 제1항에 있어서, 상기 다중화부(30)는, 국부 발진 주파수를 발생하는 반송파 발진기(30)와, 다중화부(40)의 디지탈 변환된 영상데이타를 상기 국부발진 주파수에 믹싱하여 I채널을 출력하는 제1믹서(41)와, 상기 디지탈 변환된 영상데이타를 상기 국부발진 주파수에 믹싱하여 Q채널 데이타를 출력하는 제2믹서(42)로 구성함을 특징으로 하는 디지탈 영상데이타 재생회로.
  3. 제1항에 있어서, 상기 적분기(50)는, 상기 제1믹서(31)에서 출력된 I채널 데이타를 적분하는 제1적분기(51)와, 상기 제2믹서(42)에서 출력된 Q채널 데이타를 적분하는 제2적분기(52)로 구성함을 특징으로 하는 디지탈 영상데이타 재생회로.
  4. 제1항에 있어서, 상기 샘플링부(60)는, 상기 제1적분기(41)에서 적분한 I채널 데이타를 샘플링하는 제1샘플러(61)와, 상기 제2적분기(52)에서 적분한 Q채널 데이타를 샘플링하는 제2샘플러(62)로 구성함을 특징으로 하는 디지탈 영상데이타 재생회로.
  5. 제1항에 있어서, 상기 데이타 상태판별부(60)는, 상기 제1샘플러(61)에서 샘플링한 데이타를 소정의 임계값과 비교하여 I채널 데이타의 상태를 판별하는 제1데이타 상태 판별부(71)와, 상기 제2샘플러(62)에서 샘플링한 데이타를 소정의 임계값과 비교하여 Q채널 데이타의 상태를 판별하는 제2데이타 상태 판별부(72)로 구성함을 특징으로 하는 디지탈 영상데이타 재생회로.
  6. 제5항에 있어서, 상기 제1데이타 상태 판별부(71)는, 상기 샘플링한 I채널 영상데이타를 입력하여 소정의 임계값과 비교하여 상기 I채널 영상데이타가 갖고 있는 전압값을 검출하는 제1전압 검출기(73)와, 상기 제1전압 검출기(73)에서 검출된 전압은 논리 연산하여 I채널 영상데이타를 재생하는 제1영상데이타 재생부(75)로 구성함을 특징으로 하는 디지탈 영상데이타 재생회로.
  7. 제5항에 있어서, 상기 제2데이타 상태 판별부(72)는, 상기 샘플링한 Q채널 영상데이타를 입력하여 소정의 임계값과 비교하여 상기 Q채널 영상데이타가 갖고 있는 전압값을 검출하는 제2전압 검출기(74)와, 상기 제2전압검출기(74)에서 검출된 전압을 논리연산하여 Q채널 영상데이타를 재생하는 제2영상데이타 재생부(76)로 구성함을 특징으로 하는 디지탈 영상데이타 재생회로.
KR1019910010495A 1991-06-24 1991-06-24 디지탈 영상데이타 재생회로 KR950011038B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910010495A KR950011038B1 (ko) 1991-06-24 1991-06-24 디지탈 영상데이타 재생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910010495A KR950011038B1 (ko) 1991-06-24 1991-06-24 디지탈 영상데이타 재생회로

Publications (2)

Publication Number Publication Date
KR930001735A KR930001735A (ko) 1993-01-16
KR950011038B1 true KR950011038B1 (ko) 1995-09-27

Family

ID=19316214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910010495A KR950011038B1 (ko) 1991-06-24 1991-06-24 디지탈 영상데이타 재생회로

Country Status (1)

Country Link
KR (1) KR950011038B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009145505A2 (en) * 2008-05-30 2009-12-03 Korea Electronics Technology Institute The demodulator for simultaneous multi-node receiving and the method thereof

Also Published As

Publication number Publication date
KR930001735A (ko) 1993-01-16

Similar Documents

Publication Publication Date Title
AU597665B2 (en) Phase locked loop system including analog and digital components
US4613974A (en) Method and system for modulating a carrier signal
US5124706A (en) Analog to digital and digital to analog signal processors
US5457714A (en) Software controlled adaptive delta modulator
US5087973A (en) Clamp signal processing apparatus
JPH03127576A (ja) ビデオ信号ディジタルデータ抽出器
KR890005718A (ko) 디지탈신호기록 재생장치
US4491869A (en) Pulse code modulation system suitable for digital recording of broadband analog signals
US5974088A (en) Digital data slicer
JPH0537384A (ja) アナログ−デジタル・エンコーダ
KR0170259B1 (ko) 신호처리방법 및 장치
KR950011038B1 (ko) 디지탈 영상데이타 재생회로
US20080258953A1 (en) Digitizing an analog signal, and reconstituting an analog signal from a digitized version of the analog signal
US4225963A (en) Arrangement for processing a delta modulation signal, in particular for decoding these signals
GB2110023A (en) Digital to analogue converters
KR100430742B1 (ko) 텔레비전신호를처리하는a/d변환기를갖는장치
US6351507B1 (en) Reproducing apparatus capable of generating clock signal synchronized in phase with reproduced data
US4204163A (en) Minimum group pulse code modem having shape and amplitude codes
JPH0473838B2 (ko)
EP0534180B1 (en) MSK signal demodulating circuit
US5398006A (en) Method and apparatus for automatic loop control
JP2937071B2 (ja) 標本化クロック生成装置
EP0590938A2 (en) Digital frequency modulator
JPS6036671B2 (ja) デイジタル2値−3値変換回路
JPH0315395B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030829

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee