KR960001028B1 - 고선명 텔레비젼용 디지탈 오디오 기기의 동기 신호 검출장치 - Google Patents

고선명 텔레비젼용 디지탈 오디오 기기의 동기 신호 검출장치 Download PDF

Info

Publication number
KR960001028B1
KR960001028B1 KR1019930004064A KR930004064A KR960001028B1 KR 960001028 B1 KR960001028 B1 KR 960001028B1 KR 1019930004064 A KR1019930004064 A KR 1019930004064A KR 930004064 A KR930004064 A KR 930004064A KR 960001028 B1 KR960001028 B1 KR 960001028B1
Authority
KR
South Korea
Prior art keywords
signal
unit
synchronization
counter
output
Prior art date
Application number
KR1019930004064A
Other languages
English (en)
Other versions
KR940023244A (ko
Inventor
고용철
윤정식
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019930004064A priority Critical patent/KR960001028B1/ko
Priority to JP6082161A priority patent/JPH0795192A/ja
Publication of KR940023244A publication Critical patent/KR940023244A/ko
Application granted granted Critical
Publication of KR960001028B1 publication Critical patent/KR960001028B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/60Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/50Tuning indicators; Automatic tuning control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Television Receiver Circuits (AREA)
  • Synchronizing For Television (AREA)
  • Television Systems (AREA)

Abstract

내용 없음.

Description

고선명 텔레비젼용 디지탈 오디오 기기의 동기 신호 검출장치
제1도는 1프레임의 오디오 데이터 형식 예시도.
제2도는 본 발명 고선명 텔레비젼용 디지탈 오디오 기기의 동기 신호 검출장치의 구성도.
제3도는 제2도의 동기 카운터부 및 카운터 로드 데이터부에 대한 상세구성도.
제4도는 (a) 내지 (i)는 제2도에 대한 동작 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 동기 신호 검출부 2 : 카운터 로드 데이터부
3 : 동기 카운터부 4 : 논리 연산부
5 : 프레임 카운터부 6 : 시간 지연부
7 : 동기신호 판별부 8 : 리세트부
9 : 디스플레이부 2A : 로드 데이터
2B : 제어 유니트 2C,3C : 선택기
3A,AB : 동기 카운터 3D : 카운트 완료 신호 발생기
본 발명은 고선명 텔레비젼(High Definition Television 이하 HDTV라 칭함)용 디지탈 오디오 기기에 관한 것으로, 특히 디지탈 오디오 기기에 있어서 외부로부터 오디오 데이터 형식에 의하여 전송되어진 데이터중 동기신호만을 검출하여 프레임 펄스를 출력함으로써, 오동작을 방지할 수 있는 고선명 텔레비젼용 디지탈 오디오 기기의 동기 신호 검출장치에 관한 것이다.
이하 도면을 참조하여 상세히 설명하면 다음과 같다.
부호화된 1프레임분의 오디오 데이터 형식은 제1도에 도시한 바와같이, 모두 32비트로 구성된 이 장치에서 필요한 동기 신호 및 디지탈 오디오 장치에서 필요한 각종 정보를 가지고 있는 헤더 데이터(10)와 ; 모두 16비트로 구성되어 있으며, 헤더 데이터(10) 및 비트할당 정보, 스케일 팩터 등에 발생할 수 있는 에러를 체크할 수 있도록 하는 기능을 갖는 에러체크 데이터(20)와 ; 디지탈 오디오 기기에서 샘플링 주파수, 채널수, 데이터 전송율에 따라 다른 데이터 압축 정보를 표시하는 것으로 총 88비트 또는 92비트로 구성된 비트 할당 정보(30)와 ; 오디오 데이터를 주파수 영역으로 표시하였을 때 나타날 수 있는 전 오디오 대역을 32등분하여 각 대역(이하 서브밴드라 칭함)에서 12샘플중 가장 큰 것을 스케일 팩터라하여, 이 스케일 팩터를 가지고 12개의 샘플을 나누어 일정량으로 그 절대 값을 증폭시키고 정규화할 때, 이들 스케일 팩터에 대한 정보를 줄이기 위하여 코딩을 하고, 그 정보를 2비트로 나타내는 스케일 팩터정보(40)와 ; 모두 6~18비트로 표현된 전송되어질 스케일 팩터(50)와 ; 비트할당 원칙에 의하여 전체 16비트 중 할당된 비트를 갖는 샘플을 양자화한 것을 나타내는 서브밴드샘플(60)과 ; 부호화된 오디오 데이터 외에 여러 정보 즉, 프레임 넘버, 정보문자 등을 포함하는 부가 정보(70)로 구성되며, 헤더 데이터(10)의 각 비트 데이터 정보는 [표 1]과 같다.
[표 1]
상기와 같이 구성된 오디오 데이터 프레임중 본 발명은 동기신호를 검출하여 프레임 펄스를 발생시킴으로써, 부호환된 오디오 데이터를 복호화하도록 하는 기능을 갖는다.
본 발명 고선명 텔레비젼용 디지탈 오디오 기기의 동기신호 검출장치는 제2도에 도시한 바와같이 입력된 오디오 데이터의 동기신호 데이터 12비트를 검출하는 동기신호 검출부(1)와 ; 입력 데이터채널, 샘플링 주파수, 데이터 전송율에 의해 카운트 값을 결정하고 로드신호에 의해 입력하는 카운터 로드 데이터부(2)와 ; 이 카운터 로드 데이터부(2)의 출력에 의해 로드된 데이터부터 1프레임분의 클럭을 카운트하는 동기 카운터부(30와 ; 이 동기 카운터부(3)의 출력 및 상기 동기 신호 검출부(1)의 출력을 비교, 논리곱 연산하는 논리 연산부(4)와 ; 이 논리 연산부(4)의 출력에 의해 카운트를 시작하여 5회의 카운트가 끝날 때마다 “로우”를 출력하는 프레임 카운터부(5)와 ; 상기 동기 카운터부(3)에서 출력된 신호를 일정신간 지연시켜 출력하는 시간 지연부(6)와 ; 상기 논리 연산부(4)의 출력을 시간 지연부(6)의 출력신호에 동기시켜, 검출된 동기신호를 판별하는 동기 신호 판별부(7)와 ; 이 동기신호 판별부(7)에서 판별된 동기 검출신호에 의해 전체 시스템을 제어하는 리세트부(8)와 ; 동기 신호의 정상적인 검출여부를 발광소자를 이용하여 표시하는 디스플레이부(9)로 구성한다.
상기 카운터 로드 데이터부(2) 및 동기 카운터부(3)는 제3도에 도시한 바와같이, 고정된 카운터 로드 값인 로드 데이터(2A)와 ; 채널수, 샘플링 주파수, 데이터 전송율에 따라 여러개의 로드값중 한 개를 선택하도록 제어하는 제어신호를 출력하는 제어 유니트(2B)와 ; 이 제어유니트(2B)에서 출력한 제어신호에 따라 여러개의 입력중 한 개를 선택하는 선택기(2C)와 ; 이 선택기(2C)에서 선택된 로드 데이터를 클럭신호에 동기시켜 카운트를 시작하는 동기 카운터(3A), (3B)와 ; 이 동기 카운터(3B)의 출력을 상기 제어유니트(2B)의 제어신호에 의해 선택하는 선택기(3C)와 ; 이 선택기(3C)의 출력을 클럭신호에 동기시켜 카운트 완료신호를 출력하는 카운트 완료신호 발생기(3D)로 구성한다.
제4도는 본 발명에 의한 동작 타이밍도로서 이에 도시한 바와같이, (a)는 본 방치에 입력되는 오디오 데이터로, 선두에 동기신호 “1111 1111 1111”을 포함하고 있다. (b)는 본 장치에 입력되는 시스템 클럭으로써, 이것은 데이터 전송 클럭이 된다. (c)는 동기 신호 검출부(1)의 출력신호(SYNC_EQ)로써, 동기 신호가 검출되면 그림과 같이 1클럭분의 논리 “0”를 출력하고, 그 외에는 논리 “1”이다. (d)는 동기 카운터부(3)의 출력을 나타낸 것이고, (d)는 동기 신호 판별부(7)이 출력을 나타내며, (f)는 시간 지연부(6)의 출력을 나타내고, (g)는 리세트부(8)의 출력을, (h)는 논리 연산부(4A)의 출력을 나타내며, (i)는 논리 연산부(4B)의 출력을 나타내고, (j)는 동기 신호검출부(1)에 출력된 즉, 입력 오디오 데이터를 11비트 지연시킨 오디오 데이터 출력을 나타낸 것이다.
상기와 같이 전송률, 샘플링 주파수, 채널수 등이 서로 다른 모든 디지탈 오디오 기기의 동기 신호 검출에 적용될 수 있으며, 동기 신호검출시 발생할 수 있는 에러를 감지, 정정하여 전체 오디오 시스템에 어떤 영향도 미치지 않도록 여러 가지 사항을 고려하여 설계한 본 발명의 작용 및 효과를 상세히 설명하면 다음과 같다.
동기 신호 데이터 12비트를 검출하는 동기 신호 검출부(1)는 데이터 “1111 1111 1111”이 입력되면 제4도의 (c)와 같이 논리“0”을 동기 검출신호(SYNC_EQ)로 출력하고, 보통은 논리“1”을 출력한다. 카운터로드 데이터부(2)는 입력 데이터 채널, 샘플링 주파수, 데이터 전송율에 의해 카운트 값을 결정하고, 리세트부(8)에서 출력된 제4도의 (g)와 같은 로드신호(LD1)에 의하여 동기 카운터부(3)에 그 값을 입력한다.
동기 카운터부(3)에서는 상기 카운터 로드 데이터부(2)의 카운트 로드값(LDDT)에 의해 로드된 데이터부터 제4도의 (g)와 같은 로드신호(LD1)에 의해 카운트를 시작하며, 카운트값이 “FFFF”일 때 카운트 완료신호(CNT_F)에 제4도의 (d)와 같은 논리 “1”을 출력하고, 보통은 논리 “0”을 출력한다. 논리 연산부(4)의 제1연산기(4A)는 상기 동기 신호 검출부(1)와 동기 카운터부(3)에서 입력된 동기 검출신호(SYNC_EQ)와 카운트 완료신호(CNT_F)의 값을 비교, 논리곱(AND) 연산하여 논리 “1”일때에는 동기 신호가 정상적으로 검출되어 동기 신호 판별부(7)에 그 값을 출력하고, 논리 “0”일때는 그 값을 프레임 카운터부(5)에 출력한다.
한편, 상기 논리 연산부(4)의 제2연산기(4B)는 상기 제1연산기(4A)에서 출력된 신호와 동기신호 판별부(7)에서 출력된 동기 검출완료신호(SYNC_OK)를 비교, 논리곱(AND) 연산하여 제4도의 (j)와 같은 프레임 펄스(FP)로 출력한다. 프레임 카운터부(5)는 상기 제1연산기(4A)에서 출력된 값(LD2)이 제4도의 (h)와 같이 논리 “0”이고, 동기신호 판별부(7)에서 출력된 신호가 논리 “1”이면, 카운트를 시작하여 5회의 카운트가 끝나면, 출력(RQST)에 논리 “0”를 출력하여 리세트부(8)를 리세트시킨다.
시간 지연부(6)는 상기 동기 카운터부(3)에서 출력된 카운트 완료신호(CNT_F)를 각 동작 회로에 일정시간 시간지연시켜 제4도의 (f)와 같은 지연신호(EP_CK)를 출력하며, 이 신호(FP_CK)는 상기 프레임 카운터부(5)의 클럭 및 동기 신호 판별부(7)의 시스템 클럭으로 사용된다. 동기 신호 판별부(7)는 상기 제1연산기(4A)에서 출력된 신호를 상기 시간 지연부(6)에서 출력된 지연신호(FP_CK)에 동기시켜, 제4도의 (e)와 같은 동기 검출완료 신호(SYNC_OK)로 출력하고, 이 신호(SYNC_OK)는 리세트부(8)를 클리어시켜 전체 시스템이 정상적으로 동작하도록 하며, 상기 제2연산기(4B)로 출력된 신호(SYNC_OK)는 제4도의 (j)와 같이 프레임 펄스(FP)로 출력된다.
리세트브(8)는 상기 동기신호 판별부(7)로부터 출력된 신호(SYNC_OK)에 의하여 전체 시스템을 정상적으로 동작시켜며, 상기 시간지연부(6)의 지연신호(FP_CK)에 동기시켜 신호(SYNC_OK)를 제4도의 (g)와 같이 로드신호(LD1)로 출력하여 동기 카운터부(3)의 로드 데이터(LDDT)로 입력시킴으로써 카운트시키고, 상기 프레임 카운터부(5)의 출력신호(RQST)를 입력하여 동기 카운터부(3)의 동작은 금지시키며, 카운터 로드 데이터부(2)로부터 로드 데이터(LDDT)를 입력시킨 후 다시 동기 카운터부(3)를 동작시킨다. 디스플레이부(9)는 출력되는 프레임 펄스(FP) 및 지연신호 (FR_CK)를 이용 프레임 펄스(FP)의 주기를 검출하여, 정상적으로 프레임 펄스(FP)가 출력되면 발광소자(LED)를 온(ON)시켜 동기 신호가 정상적으로 검출되고 있음을 나타내고, 반면에 동기 신호 검출이 정상적으로 이루어지지 않을 때에는 발광소자(LED)를 오프(OFF)시켜 본 장치가 정상적으로 동작하지 않음을 알려준다.
여기서, 상기 카운터 로드 데이터부(2) 및 동기 카운터부(3)의 동작을 살펴보면, 로드 데이터(2A)의 고정된 카운트 로드 값은 제어 유니트(2B)에 의해 선택기( 2C)에서 선택되어지는데, 이때 제어유니트(2B)에 입력되는 채널, 샘플링 주파수, 데이터 전송율과 그에 따른 로드값들은 [표 2]와 같으며, 입력 데이터에 따른 출력 데이터의 논리표는 [표 3]과 같다.
[표 2]
[표 3]
제어유니트(2B)에서 채널수, 샘플링 주파수, 데이터 전송율에 따라 여러개의 로드값중 1개를 선택하도록 제어하는 제어신호를 출력하면, 선택기(2C)는 상기 제어유니트(2B)에서 입력 데이터를 분석하여 출력한 제어신호에 따라 여러개의 입력중 한 개를 선택한다.
상기 선택기(2C)로부터 선택, 출력된 로드 데이터는 동기 카운터(3A), (3B)에 입력되고 클럭(CK)에 의해 동기되어 카운트를 시작하며, 카운트가 완료되면, 선택기(3C)에 의해 선택되어 카운트 완료 신호 발생기(3D)를 통해 제4도의 (d)와 같은 카운트 완료신호(CNT_F)를 출력한다.
이상에서 상세히 설명한 바와같이 본 발명은, 디지탈 오디오 장치중 외부로부터 전송되어진 디지탈 데이터중 동기 신호만을 검출하여 프레임 펄스를 출력하며, 동기 신호 검출시 내부 동기 카운터를 설치하여 오디오 데이터 전역에 걸쳐 존재할 수 있는 동기 신호 오검출을 방지하고, 5프레임분의 동기 신호 검출의 에러가 있어도 일정 동기 기간의 프레임 펄스를 출력하며, 디스플레이브를 통해 동기 신호 검출 정상 유무를 눈으로 확인할 수 있어, 제품에 대한 신뢰성 및 성능을 향상시킬 수 있는 효과가 있다.

Claims (4)

  1. 입력된 오디오 데이터중 동기신호 12비트를 검출하고, 논리 “1”이 12번 연속적으로 입력되면 논리“0”를 출력하는 동기 신호 검출부(1)와 ; 입력 데이터의 채널, 샘플링 주파수, 데이터 전송율 등 오디오 형식에 의해 가변적인 오디오 1프레임 카운터 로드값을 제공하는 카운터 로드 데이터부(2)와 ; 동기 신호가 검출되면 카운트를 시작하여 오디오 1프레임분의 클럭을 카운트하여 동기 신호 오검출을 방지하고, 동기 신호의 위치를 예측할 수 있는 동기 카운터부(3)와 ; 이 동기 카운터부(3)의 출력 및 상기 동기신호 검출부(1)의 출력을 비교, 논리곱(AND) 연산하는 논리 연산부(4)와 ; 동기 오검출을 카운트하는 프레임 카운터부(5)와 ; 상기 동기 카운터부(3)에서 출력된 신호를 일정시간 지연시켜 각 동작부의 시스템 클럭을 제공하는 시간 지연부(6)와 ; 검출된 동기 신호를 판별하는 동기 신호 판별부(7)와 ; 이 동기 신호 판별부(7)에서 판별된 동기 검출신호에 의해 시스템 전체를 제어하는 리세트부(8)와 ; 동기 신호의 정상적인 검출여부를 발광소자를 이요하여 표시하는 디스플레이부(9)로 구성함을 특징으로 하는 고선명 텔레비젼용 디지탈 오디오 기기의 동기 신호검출장치.
  2. 제1항에 있어서, 상기 카운터 로드 데이터부(2)는 고정된 카운터 로드값인 로드 데이터(2A)와 ; 채널수, 샘플링 주파수, 데이터 전송율 등 오디오 형식에 따라 여러개의 로드값중 한 개를 선택하도록 제어하는 제어신호를 출력하는 제어 유니트(2B)와 ; 이 제어 유니트(2B)에서 출력한 제어신호에 따라 여러개의 입력중 한 개의 로드값을 선택하는 선택기(2C)를 포함하여 구성함을 특징으로 하는 고선명 텔레비젼용 디지탈 오디오 기기의 동기 신호 검출장치.
  3. 제1항에 있어서, 상기 동기 카운터부(3)는 카운터 로드 데이터부(2)에서 제공된 카운터 로드값을 클럭신호에 동기시켜 카운트를 시작하는 동기 카운터(3A), (3B)와 ; 상기 동기 카운터(3B)의 출력을 상기 카운터 로드 데이터부(2)의 제어신호에 의해 선택하는 선택기(3C)와 ; 이 선택기(3C)의 출력을 클럭신호에 동기시켜 카운트 완료신호를 출력하는 카운트 완료 신호 발생기(3D)를 포함하여 구성함을 특징으로 하는 고선명 텔레비젼용 디지탈 오디오 기기의 동기 신호 검출장치.
  4. 제1항에 있어서, 상기 논리 연산부(4)는 동기 신호 검출부(1) 및 동기 카운터부(3)에서 출력된 신호를 논리곱(AND) 연산하여, 프레임 카운터부(5) 및 동기 신호 판별부(7)로 정상적인 동기 신호 검출이 이루어 졌는지를 알려주는 제1연산기(4A)와 ; 이 제1연산기(4A) 및 동기 신호 판별부(7)에서 출력된 신호를 논리곱(AND) 연산하여 프레인 펄스(FP)를 출력하며, 리세트부(8)를 제어하는 제2연산기(4B)를 포함하여 구성함을 특징으로 하는 고선명 텔레비젼용 디지탈 오디오 기기의 동기 신호 검출장치.
KR1019930004064A 1993-03-17 1993-03-17 고선명 텔레비젼용 디지탈 오디오 기기의 동기 신호 검출장치 KR960001028B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019930004064A KR960001028B1 (ko) 1993-03-17 1993-03-17 고선명 텔레비젼용 디지탈 오디오 기기의 동기 신호 검출장치
JP6082161A JPH0795192A (ja) 1993-03-17 1994-03-16 ディジタルオーディオ装置の同期信号検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930004064A KR960001028B1 (ko) 1993-03-17 1993-03-17 고선명 텔레비젼용 디지탈 오디오 기기의 동기 신호 검출장치

Publications (2)

Publication Number Publication Date
KR940023244A KR940023244A (ko) 1994-10-22
KR960001028B1 true KR960001028B1 (ko) 1996-01-17

Family

ID=19352298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930004064A KR960001028B1 (ko) 1993-03-17 1993-03-17 고선명 텔레비젼용 디지탈 오디오 기기의 동기 신호 검출장치

Country Status (2)

Country Link
JP (1) JPH0795192A (ko)
KR (1) KR960001028B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2817660B2 (ja) * 1995-03-30 1998-10-30 日本電気株式会社 同期回路
JP2950204B2 (ja) * 1995-06-23 1999-09-20 日本電気株式会社 同期信号検出回路およびその検出方法

Also Published As

Publication number Publication date
KR940023244A (ko) 1994-10-22
JPH0795192A (ja) 1995-04-07

Similar Documents

Publication Publication Date Title
KR100408299B1 (ko) 모드 판단 장치 및 방법
US5608734A (en) Method and apparatus for framing data in a digital transmission line
EP0320882A2 (en) Demultiplexer system
US4247936A (en) Digital communications system with automatic frame synchronization and detector circuitry
US5123020A (en) Phase synchronization pull-in system in bit error detecting apparatus
KR960001028B1 (ko) 고선명 텔레비젼용 디지탈 오디오 기기의 동기 신호 검출장치
US6160589A (en) Video frame detector readily adaptable to video signal formats without manual programming and method for same
US5557540A (en) Coding and transmitting system
US6784943B1 (en) Auxiliary digital data extractor in a television
KR950005765Y1 (ko) 디지탈 텔레비젼의 수직동기 발생장치
US5023892A (en) System for detecting and correcting signal distortion
KR0159390B1 (ko) 디지탈 오디오 데이타의 샘플링 레이트 변환 장치
KR0151499B1 (ko) 팔플러스 영상신호의 시작코드 검출장치
EP0724207A2 (en) Clock disturbance detection based on ratio of main clock and subclock periods
JPS6357992B2 (ko)
KR930004541Y1 (ko) 모니터용 다중모드 판별장치
KR0176345B1 (ko) 영상회의 시스템에서 영상신호와 음성신호의 자동 동기화 장치
SU736114A1 (ru) Коммутируемый цифровой коррел тор
KR0140918B1 (ko) 동기식 전송장치의 오버헤드 타이밍 검출회로
KR200151799Y1 (ko) 영상 신호의 판별 회로
KR960012506B1 (ko) 광 catv용 디지탈 오디오 접속포맷의 동기검출회로
KR100215461B1 (ko) 동기신호 검출장치 및 그 방법
JP3157536B2 (ja) マルチフレーム検出回路
JPH07218603A (ja) ビット誤り解析機能付きビット誤り測定器
JPS62181540A (ja) 同期式デ−タ入力回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041220

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee