JPH05315958A - アナログ入力装置 - Google Patents
アナログ入力装置Info
- Publication number
- JPH05315958A JPH05315958A JP11629492A JP11629492A JPH05315958A JP H05315958 A JPH05315958 A JP H05315958A JP 11629492 A JP11629492 A JP 11629492A JP 11629492 A JP11629492 A JP 11629492A JP H05315958 A JPH05315958 A JP H05315958A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- channel
- input
- analog
- selecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 アナログ入力装置における処理装置の負担を
軽減してアナログ入力信号の変換処理速度を高速化す
る。 【構成】 アナログマルチプレクサ１の複数の入力チャ
ネルの１つを残留電荷放出用信号入力チャネルとし、ア
ナログマルチプレクサ１で選択したアナログ入力信号を
サンプルホールド回路２に供給して保持した後、Ａ／Ｄ
変換器３でＡ／Ｄ変換処理を行って、ディジタルデータ
に変換し、これを処理装置４に格納する。このとき、ア
ナログマルチプレクサ１のチャネル切換及びこれに先立
つ残留電荷放出用信号入力チャネルの選択と、Ａ／Ｄ変
換器３の変換処理とをタイミング制御回路６で管理し、
処理装置４の負担を軽減させる。
軽減してアナログ入力信号の変換処理速度を高速化す
る。 【構成】 アナログマルチプレクサ１の複数の入力チャ
ネルの１つを残留電荷放出用信号入力チャネルとし、ア
ナログマルチプレクサ１で選択したアナログ入力信号を
サンプルホールド回路２に供給して保持した後、Ａ／Ｄ
変換器３でＡ／Ｄ変換処理を行って、ディジタルデータ
に変換し、これを処理装置４に格納する。このとき、ア
ナログマルチプレクサ１のチャネル切換及びこれに先立
つ残留電荷放出用信号入力チャネルの選択と、Ａ／Ｄ変
換器３の変換処理とをタイミング制御回路６で管理し、
処理装置４の負担を軽減させる。
Description
【０００１】
【産業上の利用分野】本発明は、複数チャネルから入力
されるアナログ入力信号を順次１つづつ選択してディジ
タルデータに変換するアナログ入力装置の改良に関す
る。
されるアナログ入力信号を順次１つづつ選択してディジ
タルデータに変換するアナログ入力装置の改良に関す
る。
【０００２】
【従来の技術】従来のアナログ入力装置としては、図６
に示すように、アナログマルチプレクサ１の入力側に複
数Ｎ個の入力チャネルＣＨ1 〜ＣＨN が接続され、これ
らＮ個の入力チャネルのうち（Ｎ−１）個のチャネルＣ
Ｈ1 〜ＣＨN-1 にアナログ信号が入力され、残りの１つ
のチャネルＣＨN に“０”Ｖの残留電荷放出用信号が入
力され、入力されるチャネル選択信号によって指定され
た１つのチャネルを選択して選択信号を出力する。
に示すように、アナログマルチプレクサ１の入力側に複
数Ｎ個の入力チャネルＣＨ1 〜ＣＨN が接続され、これ
らＮ個の入力チャネルのうち（Ｎ−１）個のチャネルＣ
Ｈ1 〜ＣＨN-1 にアナログ信号が入力され、残りの１つ
のチャネルＣＨN に“０”Ｖの残留電荷放出用信号が入
力され、入力されるチャネル選択信号によって指定され
た１つのチャネルを選択して選択信号を出力する。
【０００３】マルチプレクサ１から出力される選択信号
ＳS は、サンプルホールド回路２でサンプルホールドさ
れ、このサンプルホールドされた選択信号がＡ／Ｄ変換
器３に供給されてディジタルデータに変換され、この変
換されたディジタルデータが中央演算処理装置等の処理
装置４に入力される。そして、アナログ入力信号の処理
手順は処理装置４によって制御されている。すなわち、
処理装置４は、アナログマルチプレクサ１にアナログ入
力信号のチャネル選択信号を送出する前に、先ずチャネ
ルＣＨN を選択するチャネル選択信号を送出し、これに
よってサンプルホールド回路２での前回のサンプルホー
ルド信号の残留電荷を放出させて、サンプルホールド回
路２での残留電荷によるＡ／Ｄ変換値の影響を最小限に
抑制してから、正規のアナログ入力信号を選択するチャ
ネル選択信号をマルチプレクサ１に送出して、所望とす
るアナログ入力信号を選択し、これをサンプルホールド
回路２でサンプルホールドして、Ａ／Ｄ変換器３に入力
し、Ａ／Ｄ変換が完了した時点で変換データを格納し、
以上の動作をアナログ入力信号の読込みを継続する間繰
り返す。
ＳS は、サンプルホールド回路２でサンプルホールドさ
れ、このサンプルホールドされた選択信号がＡ／Ｄ変換
器３に供給されてディジタルデータに変換され、この変
換されたディジタルデータが中央演算処理装置等の処理
装置４に入力される。そして、アナログ入力信号の処理
手順は処理装置４によって制御されている。すなわち、
処理装置４は、アナログマルチプレクサ１にアナログ入
力信号のチャネル選択信号を送出する前に、先ずチャネ
ルＣＨN を選択するチャネル選択信号を送出し、これに
よってサンプルホールド回路２での前回のサンプルホー
ルド信号の残留電荷を放出させて、サンプルホールド回
路２での残留電荷によるＡ／Ｄ変換値の影響を最小限に
抑制してから、正規のアナログ入力信号を選択するチャ
ネル選択信号をマルチプレクサ１に送出して、所望とす
るアナログ入力信号を選択し、これをサンプルホールド
回路２でサンプルホールドして、Ａ／Ｄ変換器３に入力
し、Ａ／Ｄ変換が完了した時点で変換データを格納し、
以上の動作をアナログ入力信号の読込みを継続する間繰
り返す。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来のアナログ入力装置にあっては、アナログ入力信号の
切換え手順を処理装置４で一括して管理する構成となっ
ていたため、アナログ入力信号をディジタルデータに変
換する変換処理速度を高速化するにつれて処理装置４の
負担が増加し、変換処理速度を高速化するには一定の限
度があるという未解決の課題があった。
来のアナログ入力装置にあっては、アナログ入力信号の
切換え手順を処理装置４で一括して管理する構成となっ
ていたため、アナログ入力信号をディジタルデータに変
換する変換処理速度を高速化するにつれて処理装置４の
負担が増加し、変換処理速度を高速化するには一定の限
度があるという未解決の課題があった。
【０００５】そこで、本発明は、上記従来例の未解決の
課題に着目してなされたものであり、処理装置の負担を
軽減してアナログ入力信号の変換処理速度を高速化する
ことができるアナログ入力装置を提供することを目的と
している。
課題に着目してなされたものであり、処理装置の負担を
軽減してアナログ入力信号の変換処理速度を高速化する
ことができるアナログ入力装置を提供することを目的と
している。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係るアナログ入力装置は、入力処理手段
からのチャネル切換指令によって、複数チャネルから入
力されるアナログ入力信号の１つを選択し、これをディ
ジタルデータに変換して出力するアナログ入力装置にお
いて、前記複数のアナログ入力信号と残留電荷放出用入
力信号とが入力され、これらの１つを選択する信号選択
手段と、該信号選択手段で選択された入力信号をディジ
タルデータに変換するＡ／Ｄ変換手段と、該Ａ／Ｄ変換
手段で変換処理するアナログ入力信号を当該Ａ／Ｄ変換
手段より手前でサンプルホールドするサンプルホールド
手段と、前記入力処理手段からのチャネル切換指令によ
って前記信号選択手段で残留電荷放出用入力信号を選択
した後該当チャネルを指定し、且つ前記Ａ／Ｄ変換手段
を起動するタイミング制御手段とを備えたことを特徴と
している。
に、請求項１に係るアナログ入力装置は、入力処理手段
からのチャネル切換指令によって、複数チャネルから入
力されるアナログ入力信号の１つを選択し、これをディ
ジタルデータに変換して出力するアナログ入力装置にお
いて、前記複数のアナログ入力信号と残留電荷放出用入
力信号とが入力され、これらの１つを選択する信号選択
手段と、該信号選択手段で選択された入力信号をディジ
タルデータに変換するＡ／Ｄ変換手段と、該Ａ／Ｄ変換
手段で変換処理するアナログ入力信号を当該Ａ／Ｄ変換
手段より手前でサンプルホールドするサンプルホールド
手段と、前記入力処理手段からのチャネル切換指令によ
って前記信号選択手段で残留電荷放出用入力信号を選択
した後該当チャネルを指定し、且つ前記Ａ／Ｄ変換手段
を起動するタイミング制御手段とを備えたことを特徴と
している。
【０００７】また、請求項２に係るアナログ入力装置
は、入力処理手段からのチャネル切換指令によって、複
数チャネルから入力されるアナログ入力信号の１つを選
択し、これをディジタルデータに変換して出力するアナ
ログ入力装置において、前記複数のアナログ入力信号中
の１つを選択する信号選択手段と、該信号選択手段で選
択された入力信号が入力され、これをディジタルデータ
に変換するＡ／Ｄ変換手段と、前記信号選択手段及びＡ
／Ｄ変換手段との間の信号伝送路に接続された残留電荷
放出手段と、前記Ａ／Ｄ変換手段で変換処理するアナロ
グ入力信号を当該Ａ／Ｄ変換手段より手前でサンプルホ
ールドするサンプルホールド手段と、前記入力処理手段
からのチャネル切換指令によって前記残留電荷放出手段
を動作させた後、前記信号選択手段に対して該当チャネ
ルを指定し、且つ前記Ａ／Ｄ変換手段を起動するタイミ
ング制御手段とを備えたことを特徴としている。
は、入力処理手段からのチャネル切換指令によって、複
数チャネルから入力されるアナログ入力信号の１つを選
択し、これをディジタルデータに変換して出力するアナ
ログ入力装置において、前記複数のアナログ入力信号中
の１つを選択する信号選択手段と、該信号選択手段で選
択された入力信号が入力され、これをディジタルデータ
に変換するＡ／Ｄ変換手段と、前記信号選択手段及びＡ
／Ｄ変換手段との間の信号伝送路に接続された残留電荷
放出手段と、前記Ａ／Ｄ変換手段で変換処理するアナロ
グ入力信号を当該Ａ／Ｄ変換手段より手前でサンプルホ
ールドするサンプルホールド手段と、前記入力処理手段
からのチャネル切換指令によって前記残留電荷放出手段
を動作させた後、前記信号選択手段に対して該当チャネ
ルを指定し、且つ前記Ａ／Ｄ変換手段を起動するタイミ
ング制御手段とを備えたことを特徴としている。
【０００８】
【作用】請求項１に係るアナログ入力装置においては、
処理装置からのチャネル切換指令に基づいて、タイミン
グ制御手段で、複数のアナログ入力信号と残留電荷放出
用信号とが入力されたアナログマルチプレクサ等で構成
される信号選択手段に対するチャネル選択信号及びＡ／
Ｄ変換手段に対する変換信号を管理することにより、処
理装置の負担を軽減することができ、アナログ入力信号
の変換処理を高速化することができる。
処理装置からのチャネル切換指令に基づいて、タイミン
グ制御手段で、複数のアナログ入力信号と残留電荷放出
用信号とが入力されたアナログマルチプレクサ等で構成
される信号選択手段に対するチャネル選択信号及びＡ／
Ｄ変換手段に対する変換信号を管理することにより、処
理装置の負担を軽減することができ、アナログ入力信号
の変換処理を高速化することができる。
【０００９】また、請求項２に係るアナログ入力装置に
おいては、信号選択手段及びＡ／Ｄ変換手段間の信号伝
送路に残留電荷放出手段を設け、処理装置からのチャネ
ル切換指令に基づいて、タイミング制御手段で、残留電
荷放出手段の動作信号、信号選択手段に対するチャネル
選択信号、Ａ／Ｄ変換手段に対する変換信号を管理し、
処理装置の負担を軽減すると共に、信号選択手段の入力
側チャネルを全てアナログ信号入力用とすることができ
る。
おいては、信号選択手段及びＡ／Ｄ変換手段間の信号伝
送路に残留電荷放出手段を設け、処理装置からのチャネ
ル切換指令に基づいて、タイミング制御手段で、残留電
荷放出手段の動作信号、信号選択手段に対するチャネル
選択信号、Ａ／Ｄ変換手段に対する変換信号を管理し、
処理装置の負担を軽減すると共に、信号選択手段の入力
側チャネルを全てアナログ信号入力用とすることができ
る。
【００１０】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。第１図は本発明の第１実施例を示すブロック図で
ある。図中、１は信号選択手段としてのアナログマルチ
プレクサであって、その入力側に複数Ｎ個のチャネルＣ
Ｈ1 〜ＣＨN が接続され、入力されるチャネル選択信号
によって該当チャネルを選択して、選択したチャネルの
アナログ入力信号を選択信号として出力する。ここで、
複数Ｎ個のチャネルＣＨ1 〜ＣＨN は前述した従来例と
同様に、例えばチャネルＣＨ1 〜ＣＨN-1 の（Ｎ−１）
個のチャネルがアナログ入力信号用として設定され、残
りの１つのチャネルＣＨN が“０”Ｖの残留電荷放出用
として設定されている。
する。第１図は本発明の第１実施例を示すブロック図で
ある。図中、１は信号選択手段としてのアナログマルチ
プレクサであって、その入力側に複数Ｎ個のチャネルＣ
Ｈ1 〜ＣＨN が接続され、入力されるチャネル選択信号
によって該当チャネルを選択して、選択したチャネルの
アナログ入力信号を選択信号として出力する。ここで、
複数Ｎ個のチャネルＣＨ1 〜ＣＨN は前述した従来例と
同様に、例えばチャネルＣＨ1 〜ＣＨN-1 の（Ｎ−１）
個のチャネルがアナログ入力信号用として設定され、残
りの１つのチャネルＣＨN が“０”Ｖの残留電荷放出用
として設定されている。
【００１１】アナログマルチプレクサ１から出力される
選択信号は、サンプルホールド手段としてのサンプルホ
ールド回路２で後述する処理装置４からのホールド信号
ＳＨによってサンプルホールドされ、このサンプルホー
ルド値がＡ／Ｄ変換手段としてのＡ／Ｄ変換器３に入力
される。このＡ／Ｄ変換器３は、後述するタイミング制
御回路６からの変換信号ＳＳが入力されることにより、
サンプルホールド値のＡ／Ｄ変換を開始し、変換が完了
すると変換終了信号ＳＥを処理装置４に出力すると共
に、処理装置４から変換データ格納信号ＳＭが入力され
ると、変換データを処理装置４に送出する。
選択信号は、サンプルホールド手段としてのサンプルホ
ールド回路２で後述する処理装置４からのホールド信号
ＳＨによってサンプルホールドされ、このサンプルホー
ルド値がＡ／Ｄ変換手段としてのＡ／Ｄ変換器３に入力
される。このＡ／Ｄ変換器３は、後述するタイミング制
御回路６からの変換信号ＳＳが入力されることにより、
サンプルホールド値のＡ／Ｄ変換を開始し、変換が完了
すると変換終了信号ＳＥを処理装置４に出力すると共
に、処理装置４から変換データ格納信号ＳＭが入力され
ると、変換データを処理装置４に送出する。
【００１２】処理装置４は、中央演算処理装置等で構成
され、アナログ入力信号の読込み開始時にチャネル切換
信号ＣＣを後述するタイミング制御回路６に出力すると
共に、Ａ／Ｄ変換器３から変換終了信号ＳＥが入力され
ると、変換データ格納信号ＳＭをＡ／Ｄ変換器３に送出
して、変換データを格納する。そして、アナログマルチ
プレクサ１、サンプルホールド回路２、Ａ／Ｄ変換器３
がタイミング制御手段としてのタイミング制御回路６に
よって管理される。このタイミング制御回路６は、図２
に示すように、処理装置４からのチャネル切換信号ＣＣ
が入力される制御回路６ａと、この制御回路６ａからの
チャネル切換信号ＣＣに基づく制御信号Ａが入力される
チャネル更新回路６ｂ及びチャネル制御回路６ｃとを備
えている。ここで、制御回路６ａは、チャネル切換信号
ＣＣが入力された時点で、制御信号Ａをチャネル制御回
路６ｂ及びチャネル更新回路６ｃに送出すると共に、所
定時間経過後にＡ／Ｄ変換器３に変換信号ＳＳを出力す
る。チャネル更新回路６ｂは、現在選択されているチャ
ネルの次に選択されるチャネルを選択するものであり、
入力される制御信号Ａがオン状態となる毎に、チャネル
ＣＨ1 に対応する所定ビット数で構成されるチャネル選
択信号ＳＣ1 から順次チャネルＣＨN-1 に対応するチャ
ネル選択信号ＳＣN-1 までカウントアップし、チャネル
ＣＨN-1 に対応するチャネル選択信号からチャネルＣＨ
1 に対応するチャネル選択信号ＳＣ1 に戻り、該当する
チャネル選択信号をチャネル制御回路６ｃに送出する。
チャネル制御回路６ｃは、入力される制御信号Ａがオン
状態となると、先ずアナログマルチプレクサ１に対して
電荷放出用信号ＣＣのチャネルＣＨN を選択する所定ビ
ット数で構成されるチャネル選択信号ＳＣN を送出し、
次いで制御信号Ａがオフ状態となると、チャネル更新回
路６ｂで更新されたチャネル選択信号をＳＣi （ｉ＝
１，２……Ｎ−１）をアナログマルチプレクサ１に送出
する。
され、アナログ入力信号の読込み開始時にチャネル切換
信号ＣＣを後述するタイミング制御回路６に出力すると
共に、Ａ／Ｄ変換器３から変換終了信号ＳＥが入力され
ると、変換データ格納信号ＳＭをＡ／Ｄ変換器３に送出
して、変換データを格納する。そして、アナログマルチ
プレクサ１、サンプルホールド回路２、Ａ／Ｄ変換器３
がタイミング制御手段としてのタイミング制御回路６に
よって管理される。このタイミング制御回路６は、図２
に示すように、処理装置４からのチャネル切換信号ＣＣ
が入力される制御回路６ａと、この制御回路６ａからの
チャネル切換信号ＣＣに基づく制御信号Ａが入力される
チャネル更新回路６ｂ及びチャネル制御回路６ｃとを備
えている。ここで、制御回路６ａは、チャネル切換信号
ＣＣが入力された時点で、制御信号Ａをチャネル制御回
路６ｂ及びチャネル更新回路６ｃに送出すると共に、所
定時間経過後にＡ／Ｄ変換器３に変換信号ＳＳを出力す
る。チャネル更新回路６ｂは、現在選択されているチャ
ネルの次に選択されるチャネルを選択するものであり、
入力される制御信号Ａがオン状態となる毎に、チャネル
ＣＨ1 に対応する所定ビット数で構成されるチャネル選
択信号ＳＣ1 から順次チャネルＣＨN-1 に対応するチャ
ネル選択信号ＳＣN-1 までカウントアップし、チャネル
ＣＨN-1 に対応するチャネル選択信号からチャネルＣＨ
1 に対応するチャネル選択信号ＳＣ1 に戻り、該当する
チャネル選択信号をチャネル制御回路６ｃに送出する。
チャネル制御回路６ｃは、入力される制御信号Ａがオン
状態となると、先ずアナログマルチプレクサ１に対して
電荷放出用信号ＣＣのチャネルＣＨN を選択する所定ビ
ット数で構成されるチャネル選択信号ＳＣN を送出し、
次いで制御信号Ａがオフ状態となると、チャネル更新回
路６ｂで更新されたチャネル選択信号をＳＣi （ｉ＝
１，２……Ｎ−１）をアナログマルチプレクサ１に送出
する。
【００１３】次に、上記第１実施例の動作を図３のタイ
ムチャートを参照しながら説明する。今、各チャネルＣ
Ｈ1 〜ＣＨN-1 が予め設定されたアナログ信号の入力先
に接続されて、各入力先からのアナログ信号がチャネル
ＣＨ1 〜ＣＨN-1 に伝送されている状態にあり、且つタ
イミング制御回路６のチャネル更新回路６ｂで例えば最
終チャネルＣＨN-1 が選択されている状態であるものと
する。この状態で、処理装置４からタイミング制御回路
６に対して、図３（ａ）に示すように、時点ｔ 1 でチャ
ネル切換信号ＣＣが送出されると、このタイミング制御
回路６で、図３（ｂ）に示すように、時点ｔ2 で制御信
号Ａがオン状態に反転され、これがチャネル更新回路６
ｂ及びチャネル制御回路６ｃに出力される。このため、
チャネル更新回路６ｂでは、制御信号Ａを受信した時点
で現在のチャネルＣＨN-1 に対応するチャネル選択信号
ＳＣN-1 を最初のチャネルＣＨ1 に対応するチャネル選
択信号ＳＣ1 に更新し、これをチャネル制御回路６ｃに
送出する。一方、チャネル制御回路６ｃでは、図３
（ｃ）に示すように、制御信号Ａがオン状態を継続して
いる間“０”Ｖの電荷放出用信号が入力される残留電荷
放出用チャネルＣＨN に対応するチャネル選択信号ＳＣ
N がアナログマルチプレクサ１に送出される。これに応
じてアナログマルチプレクサ１で残留電荷放出用チャネ
ルＣＨN が選択され、これによってサンプルホールド回
路２がアナログマルチプレクサ１を介して“０”Ｖの残
留電荷放出用チャネルＣＨN に接続されるので、前回の
サンプルホールド時の残留電荷が放出される。
ムチャートを参照しながら説明する。今、各チャネルＣ
Ｈ1 〜ＣＨN-1 が予め設定されたアナログ信号の入力先
に接続されて、各入力先からのアナログ信号がチャネル
ＣＨ1 〜ＣＨN-1 に伝送されている状態にあり、且つタ
イミング制御回路６のチャネル更新回路６ｂで例えば最
終チャネルＣＨN-1 が選択されている状態であるものと
する。この状態で、処理装置４からタイミング制御回路
６に対して、図３（ａ）に示すように、時点ｔ 1 でチャ
ネル切換信号ＣＣが送出されると、このタイミング制御
回路６で、図３（ｂ）に示すように、時点ｔ2 で制御信
号Ａがオン状態に反転され、これがチャネル更新回路６
ｂ及びチャネル制御回路６ｃに出力される。このため、
チャネル更新回路６ｂでは、制御信号Ａを受信した時点
で現在のチャネルＣＨN-1 に対応するチャネル選択信号
ＳＣN-1 を最初のチャネルＣＨ1 に対応するチャネル選
択信号ＳＣ1 に更新し、これをチャネル制御回路６ｃに
送出する。一方、チャネル制御回路６ｃでは、図３
（ｃ）に示すように、制御信号Ａがオン状態を継続して
いる間“０”Ｖの電荷放出用信号が入力される残留電荷
放出用チャネルＣＨN に対応するチャネル選択信号ＳＣ
N がアナログマルチプレクサ１に送出される。これに応
じてアナログマルチプレクサ１で残留電荷放出用チャネ
ルＣＨN が選択され、これによってサンプルホールド回
路２がアナログマルチプレクサ１を介して“０”Ｖの残
留電荷放出用チャネルＣＨN に接続されるので、前回の
サンプルホールド時の残留電荷が放出される。
【００１４】その後、時点ｔ3 で制御信号Ａがオフ状態
となると、図３（ｄ）に示すように、チャネル制御回路
６ｃから残留電荷放出用チャネルＣＨN に代えてチャネ
ル更新回路６ｂで更新されたチャネルＣＨ1 に対応する
チャネル切換信号ＳＣ1 が出力され、これによってアナ
ログマルチプレクサ１がチャネルＣＨ1 を選択し、この
チャネルＣＨ1 のアナログ入力信号がサンプルホールド
回路２に供給される。その後、時点ｔ3 より僅かに遅れ
た時点ｔ4 でチャネル制御回路６ｂからサンプルホール
ド回路２に対して、図３（ｅ）に示すように、サンプル
ホールド信号ＳＨが出力され、これによってサンプルホ
ールド回路２でチャネルＣＨ1 のアナログ入力信号をサ
ンプルホールドする。
となると、図３（ｄ）に示すように、チャネル制御回路
６ｃから残留電荷放出用チャネルＣＨN に代えてチャネ
ル更新回路６ｂで更新されたチャネルＣＨ1 に対応する
チャネル切換信号ＳＣ1 が出力され、これによってアナ
ログマルチプレクサ１がチャネルＣＨ1 を選択し、この
チャネルＣＨ1 のアナログ入力信号がサンプルホールド
回路２に供給される。その後、時点ｔ3 より僅かに遅れ
た時点ｔ4 でチャネル制御回路６ｂからサンプルホール
ド回路２に対して、図３（ｅ）に示すように、サンプル
ホールド信号ＳＨが出力され、これによってサンプルホ
ールド回路２でチャネルＣＨ1 のアナログ入力信号をサ
ンプルホールドする。
【００１５】次いで、時点ｔ4 から僅かに遅れた時点ｔ
5 で、図３（ｆ）に示すように、制御回路６ｃからＡ／
Ｄ変換器３に対して、そのＡ／Ｄ変換処理時間より長く
設定された時間だけオン状態となる変換信号ＳＳが出力
され、これによってＡ／Ｄ変換器３でＡ／Ｄ変換処理が
実行される。その後、Ａ／Ｄ変換器３でのＡ／Ｄ変換処
理が終了した時点ｔ6 で、Ａ／Ｄ変換器３から処理装置
４に対して、図３（ｇ）に示すように、変換終了信号Ｓ
Ｅを出力し、これによって処理装置４から時点ｔ7 で、
図３（ｈ）に示すように、変換データ格納信号ＳＭがＡ
／Ｄ変換器３に対して出力されて、Ａ／Ｄ変換器３の変
換データを処理装置４に格納する。
5 で、図３（ｆ）に示すように、制御回路６ｃからＡ／
Ｄ変換器３に対して、そのＡ／Ｄ変換処理時間より長く
設定された時間だけオン状態となる変換信号ＳＳが出力
され、これによってＡ／Ｄ変換器３でＡ／Ｄ変換処理が
実行される。その後、Ａ／Ｄ変換器３でのＡ／Ｄ変換処
理が終了した時点ｔ6 で、Ａ／Ｄ変換器３から処理装置
４に対して、図３（ｇ）に示すように、変換終了信号Ｓ
Ｅを出力し、これによって処理装置４から時点ｔ7 で、
図３（ｈ）に示すように、変換データ格納信号ＳＭがＡ
／Ｄ変換器３に対して出力されて、Ａ／Ｄ変換器３の変
換データを処理装置４に格納する。
【００１６】次いで、時点ｔ1 から上記一連の処理が完
了するために必要な時間が経過した時点ｔ8 で処理装置
４から再度チャネル切換信号ＳC がタイミング制御回路
６に出力され、これによって、制御回路６ａから制御信
号Ａが出力されることにより、チャネル更新回路６ｂで
チャネル選択信号が次のチャネルＣＨ2 に対応する値Ｓ
Ｃ2 にカウントアップすると共に、チャネル制御回路６
ｃで残留電荷放出用チャネルＣＨN を選択するチャネル
選択信号ＳＣN をアナログマルチプレクサ１に出力して
サンプルホールド回路２の残留電荷を放出した後、チャ
ネル制御回路６ｃから次のチャネルＣＨ2 を選択するチ
ャネル選択信号ＳＣ2 が出力され、これによってチャネ
ルＣＨ2 のアナログ入力信号がサンプルホールド回路２
に入力され、次いでＡ／Ｄ変換器３によるＡ／Ｄ変換処
理が実行され、チャネルＣＨ2 のアナログ入力信号がデ
ィジタルデータに変換されて処理装置４に格納される。
了するために必要な時間が経過した時点ｔ8 で処理装置
４から再度チャネル切換信号ＳC がタイミング制御回路
６に出力され、これによって、制御回路６ａから制御信
号Ａが出力されることにより、チャネル更新回路６ｂで
チャネル選択信号が次のチャネルＣＨ2 に対応する値Ｓ
Ｃ2 にカウントアップすると共に、チャネル制御回路６
ｃで残留電荷放出用チャネルＣＨN を選択するチャネル
選択信号ＳＣN をアナログマルチプレクサ１に出力して
サンプルホールド回路２の残留電荷を放出した後、チャ
ネル制御回路６ｃから次のチャネルＣＨ2 を選択するチ
ャネル選択信号ＳＣ2 が出力され、これによってチャネ
ルＣＨ2 のアナログ入力信号がサンプルホールド回路２
に入力され、次いでＡ／Ｄ変換器３によるＡ／Ｄ変換処
理が実行され、チャネルＣＨ2 のアナログ入力信号がデ
ィジタルデータに変換されて処理装置４に格納される。
【００１７】このように、上記第１実施例では、処理装
置４から順次タイミング制御回路６にチャネル切換信号
が入力される毎に、このタイミング制御回路６でサンプ
ルホールド回路２の残留電荷放出とアナログマルチプレ
クサ１のチャネル切換えとを行いながらアナログ入力信
号をディジタルデータに順次変換して処理装置４に格納
することを繰り返す。このとき、処理装置４では、アナ
ログ入力信号をディジタル信号に変換する毎に、チャネ
ル切換信号ＣＣと変換データ格納信号ＳＭとを出力する
だけでよく、処理装置の負担を従来例に比較して大幅に
低減することができ、アナログ入力信号の入力処理を高
速化することができる。
置４から順次タイミング制御回路６にチャネル切換信号
が入力される毎に、このタイミング制御回路６でサンプ
ルホールド回路２の残留電荷放出とアナログマルチプレ
クサ１のチャネル切換えとを行いながらアナログ入力信
号をディジタルデータに順次変換して処理装置４に格納
することを繰り返す。このとき、処理装置４では、アナ
ログ入力信号をディジタル信号に変換する毎に、チャネ
ル切換信号ＣＣと変換データ格納信号ＳＭとを出力する
だけでよく、処理装置の負担を従来例に比較して大幅に
低減することができ、アナログ入力信号の入力処理を高
速化することができる。
【００１８】なお、上記第１実施例においては、サンプ
ルホールド回路２をＡ／Ｄ変換器３の前段に設ける場合
について説明したが、これに限定されるものではなく、
アナログマルチプレクサ１の前段に設けるようにしても
よい。次に、この発明の第２実施例を図４を伴って説明
する。この第２実施例は、アナログマルチプレクサ１に
残留電荷放出用チャネルＣＨ N を形成することなく、適
宜残留電荷を放出することができるようにしたものであ
る。
ルホールド回路２をＡ／Ｄ変換器３の前段に設ける場合
について説明したが、これに限定されるものではなく、
アナログマルチプレクサ１の前段に設けるようにしても
よい。次に、この発明の第２実施例を図４を伴って説明
する。この第２実施例は、アナログマルチプレクサ１に
残留電荷放出用チャネルＣＨ N を形成することなく、適
宜残留電荷を放出することができるようにしたものであ
る。
【００１９】すなわち、図４に示すように、前述した第
１実施例におけるサンプルホールド回路２が省略され、
これに代えてアナログマルチプレクサ１の入力側に各チ
ャネルＣＨ1 〜ＣＨN を通じて伝送されるアナログ入力
信号を一時にサンプルホールドするサンプルホールド回
路１２が介挿されており、且つアナログマルチプレクサ
１とＡ／Ｄ変換器３との間を接続する信号線７と“０”
Ｖとの間に残留電荷放出用スイッチング回路８が接続さ
れ、処理装置４でサンプルホールド回路１２のホールド
信号ＳＨを送出すると共に、タイミング制御回路６のチ
ャネル制御回路６ｃで制御回路６ａからの制御信号Ａが
オン状態である間残留電荷放出用スイッチング回路８を
オン状態として残留電荷放出状態に切換えるオン状態の
切換信号ＳＤを送出すると共に、この切換信号ＳＤがオ
ン状態となっている間にチャネル更新回路６ｂで更新さ
れたチャネル選択信号ＳＣi をアナログマルチプレクサ
１に送出することを除いては前述した第１実施例と同様
の構成を有する。
１実施例におけるサンプルホールド回路２が省略され、
これに代えてアナログマルチプレクサ１の入力側に各チ
ャネルＣＨ1 〜ＣＨN を通じて伝送されるアナログ入力
信号を一時にサンプルホールドするサンプルホールド回
路１２が介挿されており、且つアナログマルチプレクサ
１とＡ／Ｄ変換器３との間を接続する信号線７と“０”
Ｖとの間に残留電荷放出用スイッチング回路８が接続さ
れ、処理装置４でサンプルホールド回路１２のホールド
信号ＳＨを送出すると共に、タイミング制御回路６のチ
ャネル制御回路６ｃで制御回路６ａからの制御信号Ａが
オン状態である間残留電荷放出用スイッチング回路８を
オン状態として残留電荷放出状態に切換えるオン状態の
切換信号ＳＤを送出すると共に、この切換信号ＳＤがオ
ン状態となっている間にチャネル更新回路６ｂで更新さ
れたチャネル選択信号ＳＣi をアナログマルチプレクサ
１に送出することを除いては前述した第１実施例と同様
の構成を有する。
【００２０】この第２実施例によると、各チャネルＣＨ
1 〜ＣＨN-1 が予め設定されたアナログ信号の入力先に
接続されて、各入力先からのアナログ信号がチャネルＣ
Ｈ1〜ＣＨN-1 に伝送されている状態にあり、且つタイ
ミング制御回路６のチャネル更新回路６ｂで例えば最終
チャネルＣＨN が選択されている状態であるものとす
る。この状態で、処理装置４からタイミング制御回路６
及びサンプルホールド回路１２に対して、図５（ａ）及
び（ｂ）に示すように、時点ｔ1 でチャネル切換信号Ｃ
Ｃ及びホールド信号ＳＨが送出されると、サンプルホー
ルド回路１２で各チャネルＣＨ1 〜ＣＨN のアナログ入
力信号がサンプルホールドされると共に、タイミング制
御回路６で、図５（ｃ）に示すように、時点ｔ2 で制御
信号Ａがオン状態に反転され、これがチャネル更新回路
６ｂ及びチャネル制御回路６ｃに出力される。このた
め、チャネル更新回路６ｂでは、制御信号Ａを受信した
時点で現在のチャネルＣＨN に対応するチャネル選択信
号ＳＣN を最初のチャネルＣＨ 1 に対応するチャネル選
択信号ＳＣ1 に更新し、これをチャネル制御回路６ｃに
送出する。一方、チャネル制御回路６ｃでは、図５
（ｄ）に示すように、制御信号Ａがオン状態を継続して
いる間残留電荷放出用スイッチング回路８にオン状態の
切換信号ＳＤを送出する。このため、スイッチング回路
８でアナログマルチプレクサ１及びＡ／Ｄ変換器３間を
接続する信号線７を“０”Ｖに接続することにより、こ
の信号線７を含むサンプルホールド回路１２及びＡ／Ｄ
変換器３間の残留電荷が放出される。
1 〜ＣＨN-1 が予め設定されたアナログ信号の入力先に
接続されて、各入力先からのアナログ信号がチャネルＣ
Ｈ1〜ＣＨN-1 に伝送されている状態にあり、且つタイ
ミング制御回路６のチャネル更新回路６ｂで例えば最終
チャネルＣＨN が選択されている状態であるものとす
る。この状態で、処理装置４からタイミング制御回路６
及びサンプルホールド回路１２に対して、図５（ａ）及
び（ｂ）に示すように、時点ｔ1 でチャネル切換信号Ｃ
Ｃ及びホールド信号ＳＨが送出されると、サンプルホー
ルド回路１２で各チャネルＣＨ1 〜ＣＨN のアナログ入
力信号がサンプルホールドされると共に、タイミング制
御回路６で、図５（ｃ）に示すように、時点ｔ2 で制御
信号Ａがオン状態に反転され、これがチャネル更新回路
６ｂ及びチャネル制御回路６ｃに出力される。このた
め、チャネル更新回路６ｂでは、制御信号Ａを受信した
時点で現在のチャネルＣＨN に対応するチャネル選択信
号ＳＣN を最初のチャネルＣＨ 1 に対応するチャネル選
択信号ＳＣ1 に更新し、これをチャネル制御回路６ｃに
送出する。一方、チャネル制御回路６ｃでは、図５
（ｄ）に示すように、制御信号Ａがオン状態を継続して
いる間残留電荷放出用スイッチング回路８にオン状態の
切換信号ＳＤを送出する。このため、スイッチング回路
８でアナログマルチプレクサ１及びＡ／Ｄ変換器３間を
接続する信号線７を“０”Ｖに接続することにより、こ
の信号線７を含むサンプルホールド回路１２及びＡ／Ｄ
変換器３間の残留電荷が放出される。
【００２１】その後、制御信号Ａがオン状態を継続して
いる時点ｔ2 ′で、チャネル制御回路６ｃから図５（ｅ
１）に示すように、チャネル更新回路６ｂで更新された
チャネルＣＨ1 に対応するチャネル切換信号ＳＣ1 をア
ナログマルチプレクサ１に送出することにより、このア
ナログマルチプレクサ１でチャネルＣＨ1 が選択され、
これに応じてサンプルホールド回路１２で保持されたア
ナログ入力信号がアナログマルチプレクサ１を介してＡ
／Ｄ変換器３に入力される。
いる時点ｔ2 ′で、チャネル制御回路６ｃから図５（ｅ
１）に示すように、チャネル更新回路６ｂで更新された
チャネルＣＨ1 に対応するチャネル切換信号ＳＣ1 をア
ナログマルチプレクサ１に送出することにより、このア
ナログマルチプレクサ１でチャネルＣＨ1 が選択され、
これに応じてサンプルホールド回路１２で保持されたア
ナログ入力信号がアナログマルチプレクサ１を介してＡ
／Ｄ変換器３に入力される。
【００２２】そして、制御信号Ａが時点ｔ3 でオフ状態
となった後の時点ｔ4 で制御回路６ａからＡ／Ｄ変換器
３に対して図５（ｆ）に示すように変換信号ＳＳが出力
され、これに応じてＡ／Ｄ変換器３で変換処理が実行さ
れ、この変換処理が終了した時点ｔ5 でＡ／Ｄ変換器３
から処理装置４に対して図５（ｇ）に示す変換終了信号
ＳＥが送出され、これを受けて処理装置から図５（ｈ）
に示すように時点ｔ6で変換データ格納信号ＳM が出力
され、Ａ／Ｄ変換されたディジタルデータが処理装置４
に格納され、次いで所定時間経過後の時点ｔ8 で処理装
置４から前述したチャネル切換信号ＣＣが出力されて、
残留電荷放出用スイッチング回路８で残留電荷を放出し
てからアナログマルチプレクサ１がチャネルＣＨ2 に切
換えられて、これを通じて入力されるアナログ入力信号
をディジタルデータに変換にして処理装置４に格納し、
以上の処理がチャネル切換信号ＣＣが出力される毎に繰
り返される。
となった後の時点ｔ4 で制御回路６ａからＡ／Ｄ変換器
３に対して図５（ｆ）に示すように変換信号ＳＳが出力
され、これに応じてＡ／Ｄ変換器３で変換処理が実行さ
れ、この変換処理が終了した時点ｔ5 でＡ／Ｄ変換器３
から処理装置４に対して図５（ｇ）に示す変換終了信号
ＳＥが送出され、これを受けて処理装置から図５（ｈ）
に示すように時点ｔ6で変換データ格納信号ＳM が出力
され、Ａ／Ｄ変換されたディジタルデータが処理装置４
に格納され、次いで所定時間経過後の時点ｔ8 で処理装
置４から前述したチャネル切換信号ＣＣが出力されて、
残留電荷放出用スイッチング回路８で残留電荷を放出し
てからアナログマルチプレクサ１がチャネルＣＨ2 に切
換えられて、これを通じて入力されるアナログ入力信号
をディジタルデータに変換にして処理装置４に格納し、
以上の処理がチャネル切換信号ＣＣが出力される毎に繰
り返される。
【００２３】このように、上記第２実施例によると、タ
イミング制御回路６で、アナログマルチプレクサ１のチ
ャネル切換えの直前に、アナログマルチプレクサ１及び
Ａ／Ｄ変換器３間を接続する信号線７に接続された残留
電荷放出用スイッチング回路８によって、信号線７を
“０”Ｖとして残留電荷を放出するようにしているの
で、前述した第１実施例と同様に残留電荷の影響を除去
しながら処理装置の負担を低減させてアナログ信号の入
力処理を高速化することができると共に、アナログマル
チプレクサ１に残留電荷放出用チャネルを接続する必要
がなく、アナログマルチプレクサ１の全てのチャネルを
アナログ信号入力用として使用することができる。
イミング制御回路６で、アナログマルチプレクサ１のチ
ャネル切換えの直前に、アナログマルチプレクサ１及び
Ａ／Ｄ変換器３間を接続する信号線７に接続された残留
電荷放出用スイッチング回路８によって、信号線７を
“０”Ｖとして残留電荷を放出するようにしているの
で、前述した第１実施例と同様に残留電荷の影響を除去
しながら処理装置の負担を低減させてアナログ信号の入
力処理を高速化することができると共に、アナログマル
チプレクサ１に残留電荷放出用チャネルを接続する必要
がなく、アナログマルチプレクサ１の全てのチャネルを
アナログ信号入力用として使用することができる。
【００２４】なお、上記第２実施例においては、アナロ
グマルチプレクサ１の前段にサンプルホールド回路１２
を設ける場合について説明したが、これに限定されるも
のではなく、Ａ／Ｄ変換器３の前段に設けるようにして
もよい。
グマルチプレクサ１の前段にサンプルホールド回路１２
を設ける場合について説明したが、これに限定されるも
のではなく、Ａ／Ｄ変換器３の前段に設けるようにして
もよい。
【００２５】
【発明の効果】以上説明したように、請求項１に記載の
アナログ入力装置によれば、複数のアナログ入力信号と
残留電荷放出用入力信号とが入力され、これらの１つを
選択する信号選択手段と、この信号選択手段で選択され
た入力信号をディジタルデータに変換するＡ／Ｄ変換手
段と、このＡ／Ｄ変換手段で変換処理するアナログ信号
をサンプルホールドするサンプルホールド手段と、前記
入力処理手段からのチャネル切換指令によって前記信号
選択手段で残留電荷放出用入力信号を選択した後該当チ
ャネルを指定し、且つ前記Ａ／Ｄ変換手段を起動するタ
イミング制御手段とを備えた構成を有するので、タイミ
ング制御手段で、信号選択手段、Ａ／Ｄ変換手段を制御
することが可能となり、入力処理手段の負担を軽減して
アナログ信号の入力処理を高速化することができるとい
う効果が得られる。
アナログ入力装置によれば、複数のアナログ入力信号と
残留電荷放出用入力信号とが入力され、これらの１つを
選択する信号選択手段と、この信号選択手段で選択され
た入力信号をディジタルデータに変換するＡ／Ｄ変換手
段と、このＡ／Ｄ変換手段で変換処理するアナログ信号
をサンプルホールドするサンプルホールド手段と、前記
入力処理手段からのチャネル切換指令によって前記信号
選択手段で残留電荷放出用入力信号を選択した後該当チ
ャネルを指定し、且つ前記Ａ／Ｄ変換手段を起動するタ
イミング制御手段とを備えた構成を有するので、タイミ
ング制御手段で、信号選択手段、Ａ／Ｄ変換手段を制御
することが可能となり、入力処理手段の負担を軽減して
アナログ信号の入力処理を高速化することができるとい
う効果が得られる。
【００２６】また、請求項２に記載のアナログ入力装置
によれば、複数のアナログ入力信号が入力され、これら
をサンプルホールドするサンプルホールド手段と、この
サンプルホールド手段でホールドしているアナログ入力
信号中の１つを選択する信号選択手段と、この信号選択
手段で選択された入力信号が入力され、これをディジタ
ルデータに変換するＡ／Ｄ変換手段と、前記信号選択手
段及びＡ／Ｄ変換手段との間の信号伝送路に接続された
残留電荷放出手段と、入力処理手段からのチャネル切換
指令によって前記残留電荷放出手段を動作させた後、前
記信号選択手段に対して該当チャネルを指定し、且つ前
記Ａ／Ｄ変換手段を起動するタイミング制御手段とを備
えた構成を有するので、前述した請求項１の発明と同様
に入力処理手段の負担を軽減してアナログ信号の入力処
理を高速化することができるという効果に加えて、信号
選択手段に残留電荷放出用入力信号を入力する必要がな
いので、この信号選択手段の入力側を全てアナログ信号
入力用として使用することができるという効果が得られ
る。
によれば、複数のアナログ入力信号が入力され、これら
をサンプルホールドするサンプルホールド手段と、この
サンプルホールド手段でホールドしているアナログ入力
信号中の１つを選択する信号選択手段と、この信号選択
手段で選択された入力信号が入力され、これをディジタ
ルデータに変換するＡ／Ｄ変換手段と、前記信号選択手
段及びＡ／Ｄ変換手段との間の信号伝送路に接続された
残留電荷放出手段と、入力処理手段からのチャネル切換
指令によって前記残留電荷放出手段を動作させた後、前
記信号選択手段に対して該当チャネルを指定し、且つ前
記Ａ／Ｄ変換手段を起動するタイミング制御手段とを備
えた構成を有するので、前述した請求項１の発明と同様
に入力処理手段の負担を軽減してアナログ信号の入力処
理を高速化することができるという効果に加えて、信号
選択手段に残留電荷放出用入力信号を入力する必要がな
いので、この信号選択手段の入力側を全てアナログ信号
入力用として使用することができるという効果が得られ
る。
【図１】本発明の第１実施例を示すブロック図である。
【図２】第１実施例のタイミング制御回路の一例を示す
ブロック図である。
ブロック図である。
【図３】第１実施例の動作の説明に供するタイムチャー
トである。
トである。
【図４】本発明の第２実施例を示すブロック図である。
【図５】第２実施例の動作の説明に供するタイムチャー
トである。
トである。
【図６】従来例を示すブロック図である。
１ アナログマルチプレクサ ２ サンプルホールド回路 ３ Ａ／Ｄ変換器 ４ 処理装置 ６ タイミング制御回路 ７ 信号線 ８ 残留電荷放出用スイッチング回路 １２サンプルホールド回路
Claims (2)
- 【請求項１】 入力処理手段からのチャネル切換指令に
よって、複数チャネルから入力されるアナログ入力信号
の１つを選択し、これをディジタルデータに変換して出
力するアナログ入力装置において、前記複数のアナログ
入力信号と残留電荷放出用入力信号とが入力され、これ
らの１つを選択する信号選択手段と、該信号選択手段で
選択された入力信号をディジタルデータに変換するＡ／
Ｄ変換手段と、該Ａ／Ｄ変換手段で変換処理するアナロ
グ入力信号を当該Ａ／Ｄ変換手段より手前でサンプルホ
ールドするサンプルホールド手段と、前記入力処理手段
からのチャネル切換指令によって前記信号選択手段で残
留電荷放出用入力信号を選択した後該当チャネルを指定
し、且つ前記Ａ／Ｄ変換手段を起動するタイミング制御
手段とを備えたことを特徴とするアナログ入力装置。 - 【請求項２】 入力処理手段からのチャネル切換指令に
よって、複数チャネルから入力されるアナログ入力信号
の１つを選択し、これをディジタルデータに変換して出
力するアナログ入力装置において、前記複数のアナログ
入力信号中の１つを選択する信号選択手段と、該信号選
択手段で選択された入力信号が入力され、これをディジ
タルデータに変換するＡ／Ｄ変換手段と、前記信号選択
手段及びＡ／Ｄ変換手段との間の信号伝送路に接続され
た残留電荷放出手段と、前記Ａ／Ｄ変換手段で変換処理
するアナログ入力信号を当該Ａ／Ｄ変換手段より手前で
サンプルホールドするサンプルホールド手段と、前記入
力処理手段からのチャネル切換指令によって前記残留電
荷放出手段を動作させた後、前記信号選択手段に対して
該当チャネルを指定し、且つ前記Ａ／Ｄ変換手段を起動
するタイミング制御手段とを備えたことを特徴とするア
ナログ入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11629492A JPH05315958A (ja) | 1992-05-08 | 1992-05-08 | アナログ入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11629492A JPH05315958A (ja) | 1992-05-08 | 1992-05-08 | アナログ入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315958A true JPH05315958A (ja) | 1993-11-26 |
Family
ID=14683474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11629492A Pending JPH05315958A (ja) | 1992-05-08 | 1992-05-08 | アナログ入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315958A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188736A (ja) * | 2008-02-06 | 2009-08-20 | Kenwood Corp | Ａｄ変換器 |
| CN102484478A (zh) * | 2009-08-14 | 2012-05-30 | 熵敏通讯股份有限公司 | 用于加速模数转换器的方法和系统 |
-
1992
- 1992-05-08 JP JP11629492A patent/JPH05315958A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188736A (ja) * | 2008-02-06 | 2009-08-20 | Kenwood Corp | Ａｄ変換器 |
| CN102484478A (zh) * | 2009-08-14 | 2012-05-30 | 熵敏通讯股份有限公司 | 用于加速模数转换器的方法和系统 |
| JP2013502158A (ja) * | 2009-08-14 | 2013-01-17 | エントロピック・コミュニケーションズ・インコーポレイテッド | 加速されたアナログ／デジタル変換のための方法およびシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020013934A (ko) | 병렬 아날로그-디지털 변환기 | |
| JPH0418723B2 (ja) | ||
| US6583745B2 (en) | A/D converter | |
| KR880001596B1 (ko) | 디지탈 아나로그 변환회로 | |
| JPH05315958A (ja) | アナログ入力装置 | |
| EP0266159B1 (en) | Digital muting circuit | |
| JPH11154866A (ja) | 逐次比較型ａｄ変換器 | |
| US5999114A (en) | Dithered digital gain scalar/summer | |
| WO1991003105A1 (fr) | Convertisseur numerique-analogique | |
| USRE35254E (en) | Conversion device for doubling/dividing the rate of a serial bit stream | |
| US5894283A (en) | Method and apparatus for converting analog signals into pulse signals with simultaneous analog signal compression | |
| JP3150444B2 (ja) | スペクトラムアナライザのピークホールド回路 | |
| KR0175399B1 (ko) | 오버샘플링 디지탈 필터에서의 데이타 제어기 | |
| JPH0758912B2 (ja) | 高速セトリングｄ／ａ変換器 | |
| JPH10261962A (ja) | Ａ／ｄコンバータ | |
| JPH03220917A (ja) | Ａｄ変換回路 | |
| JP2615717B2 (ja) | デジタル・アナログ変換装置 | |
| JPS59105714A (ja) | アナログ−デジタル変換装置 | |
| JPH04306919A (ja) | Ａ−ｄ変換装置 | |
| JPH09219644A (ja) | Ａ／ｄ変換方法およびａ／ｄ変換器 | |
| JPH0664517B2 (ja) | ホールド型アナログ入力データの取込方式 | |
| JPH02105629A (ja) | Ａ／ｄ変換方式 | |
| JPH05227553A (ja) | 双方向信号伝送用受信回路 | |
| JPH08149007A (ja) | 逐次比較型ａ／ｄ変換器及びそのａ／ｄ変換処理方法 | |
| JP2619137B2 (ja) | Ａ―ｄ変換装置 |