JPS5921121A - 電圧比較回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）技術分野 本発明は、差動対を用いた電圧比較回路に係り、特に、
ヒステリシスを有する電圧比較回路に関する０ （ロ）　従来技術 従来、電圧比較回路にヒスプリシスを設けるには、出力
側を抵抗を介して入力側に帰還し、出力レベルに応じて
入力される基準市川又は入力電圧の電圧値を変更するこ
とにより行なつ′−〔いた。

（ハ）　従来技術の欠点 複数の電、圧比較回路を用い、各々の基準電ＩＬとして
抵抗分割器の分割点の電圧な使月トする場合や、−↓４
ミ西の入力電圧を印加するよう／Ｊ場合には、従来の如
（、ヒステリシスを設けるために出力側を抵抗を介１−
．て帰還すると、他の電圧比較回路の基準市川が設定値
からずれてし、まったり、人力Ｍ５圧が変動（〜でしま
うという欠点があった。即ち、１η来の電圧比較回路で
は、ヒステリシスを設けるこ−とにより入力側１に何ん
らかの影響をＬｊえで１．−ま′）という問題があつｊ
、二。

に）発明の目的 本発明は、入力側に全く影響を−りえることなくヒステ
リシスを設け、且つ、素子数の増加を最小限に抑えた新
規な電圧比較回路を提供するもので　”ある０　　　　
　　　　　　　　　　　　　　　い□　　・（ホ）実施
例 第１図は、不鼻明による電圧比較回路の実施例を示す回
路図であり、（１）及び（２）＋ｔ−ｒ−ミッタが電源
電圧Ｖｃｃに接続され、ベースに楚蝋圧Ｖｄが印加され
た定電流源として動作するトランジスタである。又、（
３）及び（４）はエミッタが共通接続され、トランジス
タ（１）からの定電流Ｉｃ　が共通エミッタ罠供給され
る差動対を構成するト）ンジスタであり、各トランジス
タ（３）及ｄ’（４）のベースには、各々基準電圧Ｖｒ
及び入力電圧ｖ１　が印加されている。この差動対を構
成する一方のトラレジスタ（３）はマルチコレクターの
トランジスタであるが、ベース及びエミッタを各々共通
接続した２個のトランジスタを用いてもよい。

さらに、（互）は入力端子（５ａ）がトランジスタ（３
）の第１コレクタ（３ａ）に接続され、出力端子（５ｂ
）がトランジスタ（４）のコレクタに接続された電流ミ
ラー回路であり、この電流ミラ・−回路は、ベース及：
び工゛ミッタが各々共通接続された２個のトラン１′、
ジン、（ｅ？＞朶び（７）より構成され、トランジスタ
（６）はダイオード接続されており、共通エミッタは接
地されている。又、コレクタ及びエミッタが各々トラン
ジスタ（２）のコレクタ及び接地電位に接続されたトラ
ンジスタ（８）のベースは差動対を構成する一方のトラ
ンジスタ（４）のコレクタに接続されており、トランジ
スタ（８）のコレクタに出力端子（９）が接続されてい
る。そして、差動対を構成する他方のトランジスタ（３
）の第２コレクタ（３ｂ）　　から第１コレクタ（３ａ
）へ順方向にダイオード（１０）が接続され、第２コレ
クタ（３ｂ）からトラてジスタ（８）のコレクタ。

へ順方向にダイオード（ＩＩ）が接続されている。

ここで、トランジスタ（３）の第１コレクタ及び第２コ
レクタト、トランジスタ（４）に流れる電流を、各々、
ＩＣ７′、ＩＣ１″、ｉｃ２とし、電流ＩＣ１’と：［
Ｃ，ＩＩの和をＩＣ，、入力電圧■１と基準電圧Ｖｒ　
との差■１−Ｖｒを△ＶＢ　とすれば、トランジスタ（
３）及び（４）は差動対を構成するので、各電流は第２
図のような特性を示す。

そこで、先ず、入力電圧■１が基準電圧Ｖｒ　より十分
高い場合は、トランジスタ（３）がオンしく４）がオフ
しているので、差動対に流れる電流はＩＣ１′及び烏″
のみでＩＯｉは流れない。このため、□トランジスタ（
８）のベース電流は供給されず、トランジスタ（８）は
オフしており、従って、出力鳩はトランジスタ（２）の
コレクタ電位、即ち「Ｈ」レベルとなっている。逆に、
入力電圧ｖ１　が基準電圧ｖｒ　　よ□り十分低い場合
は、トラレジスタ（３）がオフしく４）が□オンしてい
るので、トランジスタ（８）のベース電位□は高くなっ
ており、このため、トラレジスタ（８）はオンしており
、出力猫はほぼ接地電位即ち「Ｌ」レベルとなっている
。

次に、入力電圧Ｖ１　が基準電圧Ｖｒ　　より十分高い
状態から徐々に下降すると、電流ＩＣ８′笈び工Ｑ、＋
１は共に減少し、その和１ｄｌは第２図（イ）の如く減
少し、電流工Ｃ２は逆に第２図（７）の如（増加してく
る。

しかしながら、差動対には電流ミラー回路が接続されて
いるため、電流□ＩＣ２′が和め電流ＩＣ，より小さい
ときは、トランジスタ（力にはトランジスタ（６）と同
じ大きさの電流を流そうと回路が働くため、電流Ｈａ、
は全てトランジスタ（力を介して流れ、トランジスタ（
８）にはベース電流が供給されない。このため、この状
態では、トランジスタ（８）はオフしたままであり、出
力騙はｒＨＪレベルである。ところが、入力電圧■１　
が基準電圧Ｖｒ　　よりわずかに小さくなると、電流Ｉ
Ｃ，は和の電流Ｉｃ、より大きくなり、トランジスタ（
７）にはトランジスタ（６）ト同じ大きさの電流しか流
れないから、電流ＩＣ７の一部がトランジスタ（８）に
ベース電流として供給されるようになる。このため、ト
ランジスタ（８）はオンし、出力Ｖ。はｒＬＪレベルに
反転する。即ち、入力電圧Ｖｉ　の下降時には、電流Ｉ
Ｃ２が電流ＩＣ，’とＩＯ，＃の和の電流Ｈａ、に等し
くなったとき、つまり、入力電圧■１　が基準電圧Ｖｒ
　　と等しくなったとき、出力賃はｒＨＪレベルからｒ
　Ｌ　Ｊレベルに反転する。

ところが、逆にミ入力電圧ｖ１　が基準電圧Ｖｒより十
分低い状態から徐々に上昇すると、電流ＩＣ７は第２図
（７）の如（減少Ｌ、電流Ｉ　Ｃ，ｌ及びＩ　Ｃ、＋１
は増加するが、トランジスタ（３）の第２コレクタ（３
ｂ）と第１コレクタ（３ａ）との間にはダイオード（１
０）が挿入されており、しかも、トランジスタ（８）は
オンしているので、電流ＩＣ！、″はダイオード（Ｉｌ
ｌを介（２てトランジスタ（８）に流れてしまい、電流
ミラー回路用）を構成する２個のトランジスタ（６）及
び（７）の共通ベースには電流ＩＣ５′は流れない。従
って、電流ミラー回路（世には電流ＩＣ，’と電流ＩＣ
ｔのみが流れ込むこととなる。そして、電流ＩＣ２がＩ
　ｃ　、Ｊより大きいときには、トランジスタ（８）に
ベース電流が供給されるが、電流ＩＣ８′が増加しほぼ
電流ＩＣ２と等しくなってしまうと、電流■Ｃ２は全て
トランジスタ（７）を介して流れるようになるので、ト
ランジスタ（８）にはベース電流が供給されなくなる。

このため、トランジスタ（８）がオフし、出力Ａｒｏは
由−ルべ１ルに反転する。ここで、電流ＩＣＩ′が電流
ＩＣ２と等しくなるのは、第２図におい【、曲線（イ）
と（つ）が交わるときであり、即ち、電圧差△ＶＢ　が
ｖｒ４のときである。このように、入力電圧Ｖｊ−の上
昇時には、電流ＩＣ，Ｊが電流ＩＣ，と等しくなったと
き、つまり、入力電圧ｖ１　　が基準電圧■ｒ　　より
ＶＢｏだけ高くなったとき、出力■は「■７」レベルか
らｒ　ＨＪレベルに反転する○ このように、不発明による電圧比較回路は、第３図に示
す如く、ヒステリシスｖＢｏを有する。

次に、電流：［Ｃ，ｌ及びＨｅ、′’の電、流化とヒス
テリシスＡｌＢｏの関係を示す。

電流ＩＣ０′とＩ　Ｃ、Ｉ＋の電流比をｍ：ｎと１れば
、次式が成立する。

ｍＩｃ、／（ｍ＋ｎ）　＝　■ｃ、　（但し、：［ａ、
　＝　ｌ　ｃ、、’→Ｊ　ｃ、＋１　）・・・・・・（
１） 又、電流Ｉ　Ｃ，’及びＪ　ａ、Ｉ＋は、差動対を構成
する一方のトランジスタのコレクタ電流であるので、更
に次式が成立″４−ろ。

ＩＣ，＋　　Ｉｃ、　＝　Ｉｃ　　・・・・・・・・・
・・・（２）−ニー（Ｖｉ　Ｖｒ） ｌＣ，＝αｒｏ／（ｔ＋ｅ　ｋＴ）　−−（３）但し、
ｋ：ボルツマン定数 ′１゛：絶対温度 ｑ：電子電荷 α：′α流増幅率 そこで、ｖｉ　−Ｖｒ　＝　ＶＢｏ−α＝１とす才ｔば
、１纜ａｌＯ，’とＩＣｉ’の電流比とヒステリシスＶ
Ｂ、との関係は次式のようになる。

一工ＶＢ。

ｎ　／　（ｎ＋ｍ）　：＝　ｅ　ｋＴ−−−−・−−−
−（４）従−って、例えば、電流比ｍ：ｎ＝ｌ：ｌとす
れば、ヒステリシスどしてＶＢｏ＝　２０　ｍ　Ｖを得
ることができる。

以十のように、電流ＩＣ１′と■ｃ；’の電流比に応じ
たヒステリシスを得ることができる。

（へ）効果 本発明による市１圧比較回路は、差動対の一方を構成す
るｌ・ランジスタに、ベース及びエミンタを共通接続１
〜だ２個のトランジスタを用い、これらのトランジスタ
のコレクタ電流の電流比に基づいてヒステリシスを得る
ようにしたので、入力側に全く影響を与えることなくヒ
ステリシスを設けることができ、しかも、素子数の増加
を最小限に抑えることができ、回路構成が非常に簡単と
なる。

【図面の簡単な説明】

第１図は本発明による電圧比較回路の実施例を示す回路
図、第２図は入力電圧と基準電圧の差司、圧と各コレク
タ電流との関係を示す特性図、第３図は入力電圧Ｖ１　
　と出力猫との関係を示す特性図である。 主な図番の説明 （３）（４）・・・差動ダ・Ｊを構成するトランジスタ
、（３ａ、）　　・・・第１コレクタ、（：３ｂ）　　
・・・第２コレクタ屯）・・・電流ミラー回路、　（６
）（力（８）・・・トランジスタ、（９）・・・出力端
子、　（１０１（Ｉ岬・・ダイオード○第１図 第２図 第３「・１ ■「Ｖｒ＋ｅｏ　　　１

Claims (1)

【特許請求の範囲】
1. （１）エミッタ及びベースが各々共通接続され該共通べ
   ・−スに第１の入力が印加される第１及び第２のトラン
   ジスタと、エミッタが前記第１及び第２のトランジスタ
   のエミッタと共通に＠、流源に接続されベースに第２の
   入力が印加されろ第３のトランジスタと、入力端子及び
   出力端子が各々前記第１及び第：３のトラン・〕、−ス
   タのコレクタに接続された事１流ミラー回路と、第１及
   び第２のトランジスタの：＊Ｖクタ間に接続、さオＬ、
   　／、：第１のり“イオードと、ベースが前記第３のト
   ランジスタのコレクタに接続さ才を二了し・フタが第１
   シのダイオードを介し７で前記第２のトランジ′：！、
   夕のコレクタに接続された第４のトランジスタと！ｘ　
   、１−偏して成る市１ＦＬ比較回路。