JPS5921087A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPS5921087A JPS5921087A JP12991682A JP12991682A JPS5921087A JP S5921087 A JPS5921087 A JP S5921087A JP 12991682 A JP12991682 A JP 12991682A JP 12991682 A JP12991682 A JP 12991682A JP S5921087 A JPS5921087 A JP S5921087A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- module body
- mounting
- module
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明は混成集積回路組立工法の簡易化或いは効率化を
図る混成集積回路の製造方法に関する。
図る混成集積回路の製造方法に関する。
（ｂ）技術の背景
係る集積回路は、薄膜と厚膜の特性を併せ備え、又個別
部品で構成される回路特性が、顧客の要請に応じて自在
に組立られる小型且つ高性能のモジュール回路体として
広い需要がある。
部品で構成される回路特性が、顧客の要請に応じて自在
に組立られる小型且つ高性能のモジュール回路体として
広い需要がある。
而して、この種集積回路の製造は５組立の品種が多いこ
とと関連して一般の自動化ラインによる組立がし難く、
これにともない工程が比較的煩雑となり易い。本発明は
係る工程の簡易化のための一手段を提供するものである
。
とと関連して一般の自動化ラインによる組立がし難く、
これにともない工程が比較的煩雑となり易い。本発明は
係る工程の簡易化のための一手段を提供するものである
。
（Ｃ）従来技術と問題点
第１図は集積回路形成の対象とする基根組立例を示す基
板断面図である。
板断面図である。
第１図（イ）図に於て、１はセラミック等からなる絶縁
基板、２ば基板１に予形成されたし〜ザスクライブ等に
なるモジュール体を切断するための溝１図示鎖線３と３
′の間はモジュール体の基本寸法である。４は基板に予
形成された外付の端子孔である。
基板、２ば基板１に予形成されたし〜ザスクライブ等に
なるモジュール体を切断するための溝１図示鎖線３と３
′の間はモジュール体の基本寸法である。４は基板に予
形成された外付の端子孔である。
端子孔４及び溝２が形成の基板１ば電気的導体回路５が
スクリーン印刷法により膜付け、焼成されてモジュール
基板が形成される。
スクリーン印刷法により膜付け、焼成されてモジュール
基板が形成される。
次いで、前記導体回路５の部品搭載主要パターン面に部
品搭載となるが、搭載に先立ち、前記同様の印刷手段に
よりクリーム状の半田層６が形成される。７は前記半田
層上に載せたチップ状の個別部品例えばＩＣ，セラミッ
クコンデンザ等である。例図では単個別部品しか示され
ないが５モジユ一ル基板上組立の部品は総て搭載される
ことになる。
品搭載となるが、搭載に先立ち、前記同様の印刷手段に
よりクリーム状の半田層６が形成される。７は前記半田
層上に載せたチップ状の個別部品例えばＩＣ，セラミッ
クコンデンザ等である。例図では単個別部品しか示され
ないが５モジユ一ル基板上組立の部品は総て搭載される
ことになる。
更に１部品搭載完了の基板組立体は、リフロ半田槽を通
すことにより総ての部品に対する半田付けがされる。然
る後、前記モジュール体の個片分離となる。
すことにより総ての部品に対する半田付けがされる。然
る後、前記モジュール体の個片分離となる。
（ロ）図は個片分離のモジュール体の断面図である。
図の８は、端子孔４に挿入される外付のモジュール端子
である。該端子８と基板回路５′ との接続も半田付げ
してモジュール体の組立完了となる。
である。該端子８と基板回路５′ との接続も半田付げ
してモジュール体の組立完了となる。
然し乍ら、従来は前記の部品搭載と端子装着との組立が
別工程で行なわれ、煩雑であるばかりでなく、工数的に
も年経済である。
別工程で行なわれ、煩雑であるばかりでなく、工数的に
も年経済である。
（ｄ）発明の目的
本発明の目的は、前記の問題点を解決することにある。
即ち、モジュール体切断による固体形成以前に、端子等
の部品装着を一括して行い２組立工程の簡易化を図るこ
とである。
の部品装着を一括して行い２組立工程の簡易化を図るこ
とである。
（ｅ）発明の構成
前記目的は、膜回路パターン形成の基板に個別部品を搭
載し又外付けの端子を装着してなるモジュール体の組立
に当り、複数個のモジュール体が同一基板内に形成され
、前記個別部品の搭載及び端子の装着をなす主組立工程
と、搭載の部品・基板端子の同時半田付は工程と、これ
に続くモジュール体切断工程とからなる工程により達成
することが出来る。
載し又外付けの端子を装着してなるモジュール体の組立
に当り、複数個のモジュール体が同一基板内に形成され
、前記個別部品の搭載及び端子の装着をなす主組立工程
と、搭載の部品・基板端子の同時半田付は工程と、これ
に続くモジュール体切断工程とからなる工程により達成
することが出来る。
（ｆ）発明の実施例
以下、第２図の本発明の要部工程図を参照して詳細に説
明する。
明する。
第２図（イ）図は１個別部品７並びに端子８装着以前の
膜回路パターン形成の基板断面図である。
膜回路パターン形成の基板断面図である。
大型サイズのセラミック基板上には、モジュール体成形
の基本ピンチで以て電気的導体回路５がスクリーン印刷
法により膜付け、焼成された状態である。
の基本ピンチで以て電気的導体回路５がスクリーン印刷
法により膜付け、焼成された状態である。
同図（ロ）は、前記同様の印刷手段によりクリーム状の
半田層６が形成された図である。
半田層６が形成された図である。
同図（ハ）に於ては（ロ）図に続いて、モジュール体組
立に所用とされる総ての部品例えば、チップ状のＩＣ，
セラミックコンデンサ等基板上組立の搭載部品を仮付け
もしくは基板端子孔（基板端子孔は図示せず）に挿入し
て係止すると共に。
立に所用とされる総ての部品例えば、チップ状のＩＣ，
セラミックコンデンサ等基板上組立の搭載部品を仮付け
もしくは基板端子孔（基板端子孔は図示せず）に挿入し
て係止すると共に。
併せて外付の端子８も装着される状態が示される。
同図（ニ）は２部品搭載完了基板組立体１０をリフロ半
田槽に通すか或いは同等の半田付は処理により、搭載部
品及び基板端子の電気的接続が一括して行なわれるを示
す。
田槽に通すか或いは同等の半田付は処理により、搭載部
品及び基板端子の電気的接続が一括して行なわれるを示
す。
この様な組立完了のモジュール体１１は９人工、程で始
めてモジュール個片に切断されることになる。
めてモジュール個片に切断されることになる。
前記実施例の説明に引用した例えば、基板端子はスタッ
ト形端子（円形断面）を示しているが。
ト形端子（円形断面）を示しているが。
該端子は一例に過ぎない。
（ｇ）発明の詳細
な説明した本発明の混成集積回路の製造方法によれば、
従来の基板組立工程は簡潔となり組立工数も略半減する
こととなり、生産性も向上するは明らかである。
従来の基板組立工程は簡潔となり組立工数も略半減する
こととなり、生産性も向上するは明らかである。
第１図は対象とする集積回路組立基板の断面図、第２図
の（イ）乃至（ニ）図は本発明の実施例としての基板組
立工程を説明する断面図である。 図中、１は絶縁基板、２は溝、４は端子孔、５は１に形
成された導体回路パターン、６は半田クリーム或いは半
田ペースト層、７は搭載部品、８は基板端子、１０は部
品搭載完了基板組立体及び１１は組立完了のモジュール
体である。
の（イ）乃至（ニ）図は本発明の実施例としての基板組
立工程を説明する断面図である。 図中、１は絶縁基板、２は溝、４は端子孔、５は１に形
成された導体回路パターン、６は半田クリーム或いは半
田ペースト層、７は搭載部品、８は基板端子、１０は部
品搭載完了基板組立体及び１１は組立完了のモジュール
体である。
Claims (1)
- 膜回路パターン形成の基板に個別部品を搭載し又外付け
の端子を装着してなるモジュール体の組立に当り、複数
個のモジュール体が同一基板内に形成され、前記個別部
品の搭載及び端子の装着をなす主組立工程と、搭載の部
品・端子の同時半Ｈ１伺は工程と、これに続くモジュー
ル体切断工程とからなる工程によりモジュール体組立を
なすことを特徴とする混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12991682A JPS5921087A (ja) | 1982-07-26 | 1982-07-26 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12991682A JPS5921087A (ja) | 1982-07-26 | 1982-07-26 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5921087A true JPS5921087A (ja) | 1984-02-02 |
Family
ID=15021564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12991682A Pending JPS5921087A (ja) | 1982-07-26 | 1982-07-26 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5921087A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62107301A (ja) * | 1985-11-05 | 1987-05-18 | Mitsubishi Electric Corp | プログラマブルコントロ−ラ |
-
1982
- 1982-07-26 JP JP12991682A patent/JPS5921087A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62107301A (ja) * | 1985-11-05 | 1987-05-18 | Mitsubishi Electric Corp | プログラマブルコントロ−ラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0669005B2 (ja) | 多層シ−トコイル | |
| US4164071A (en) | Method of forming a circuit board with integral terminals | |
| JPS583397B2 (ja) | コンセイビシヨウブヒン | |
| JPH03181191A (ja) | 配線基板 | |
| JPS61244057A (ja) | 端子接続構造およびその接続方法 | |
| JPS592302A (ja) | 可変抵抗器およびその製造方法 | |
| US3579811A (en) | Method of making passive electronic components including laminating terminals | |
| JPS5921087A (ja) | 混成集積回路の製造方法 | |
| JPS6227544B2 (ja) | ||
| JP2705408B2 (ja) | 混成集積回路装置 | |
| JPH0684716A (ja) | 固体電解コンデンサの製造方法 | |
| KR100447735B1 (ko) | 부품장착용 기판과 그 제조방법 및 모듈의 제조방법 | |
| JPS62169317A (ja) | 積層コンデンサの製造方法 | |
| JPH066027A (ja) | 回路モジュールの製造方法 | |
| JPH0224395B2 (ja) | ||
| JPS6021594A (ja) | 回路基板の製造方法 | |
| JPS6242539Y2 (ja) | ||
| JPH0458189B2 (ja) | ||
| JPH0528917B2 (ja) | ||
| JPS62282456A (ja) | ハイブリッドｉｃの製造方法 | |
| JPS6233351Y2 (ja) | ||
| JP4051751B2 (ja) | 電子部品の端子の製造方法 | |
| JPS6148993A (ja) | 混成集積回路の製造方法 | |
| JP2562797Y2 (ja) | 配線基板 | |
| JP2973687B2 (ja) | ラジアルリード電子部品 |