JPS59208723A - マスク合わせ用マ−ク - Google Patents
マスク合わせ用マ−クInfo
- Publication number
- JPS59208723A JPS59208723A JP58084330A JP8433083A JPS59208723A JP S59208723 A JPS59208723 A JP S59208723A JP 58084330 A JP58084330 A JP 58084330A JP 8433083 A JP8433083 A JP 8433083A JP S59208723 A JPS59208723 A JP S59208723A
- Authority
- JP
- Japan
- Prior art keywords
- mask alignment
- thin film
- alignment mark
- recess
- semiconductor thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 239000010409 thin film Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000012808 vapor phase Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置の製造工程におけるマスク合わせ
用マークの形態の改良に関するものである。
用マークの形態の改良に関するものである。
従来、半導体装置の製造に当って、半導体基板表面に写
真製版技術によって、マスク合わせ用マークを形成し、
その上に気相エピタキシャル成長法によって半導体薄膜
を形成し、更にその上に市ねてマスク合わせを行い半導
体素子を形成していくという手法は広く行われている。
真製版技術によって、マスク合わせ用マークを形成し、
その上に気相エピタキシャル成長法によって半導体薄膜
を形成し、更にその上に市ねてマスク合わせを行い半導
体素子を形成していくという手法は広く行われている。
第１図はその従来例の形態を示し、第１図Ａはその断面
図、第１図Ｂはその平田１図である。図に、ｌ、−いて
、（１）は半導体基板、（２）はその表面に写真製版技
術によって形成された単純な１つのくぼみからなるマス
ク合わせ用マークである。そして、この半導体基板（１
）の上に気相エピタキシャル成長法で半導体薄膜（３）
を積むと、半導体基板（１）の表面のマスク合わせ用マ
ーク（２）のくぼみのために、半導体薄膜（３）の表面
にもくぼみ（４）が生じる。このくぼみ（４）をマスク
合わせ用マークとして用いて次工程以後の写真製版が行
なわれる。
図、第１図Ｂはその平田１図である。図に、ｌ、−いて
、（１）は半導体基板、（２）はその表面に写真製版技
術によって形成された単純な１つのくぼみからなるマス
ク合わせ用マークである。そして、この半導体基板（１
）の上に気相エピタキシャル成長法で半導体薄膜（３）
を積むと、半導体基板（１）の表面のマスク合わせ用マ
ーク（２）のくぼみのために、半導体薄膜（３）の表面
にもくぼみ（４）が生じる。このくぼみ（４）をマスク
合わせ用マークとして用いて次工程以後の写真製版が行
なわれる。
しかし、上述の従来の形態では、半導体薄膜（３）を気
相常圧エピタキシャル成長法で形成した場合、第１図に
示すように半導体薄膜（３）の表面のくぼみ（４）はそ
のエツジがシャープさを失い、パターンのｆ立置が、マ
スク合わせ用マーク（２）のくぼみの内側へ移動する。
相常圧エピタキシャル成長法で形成した場合、第１図に
示すように半導体薄膜（３）の表面のくぼみ（４）はそ
のエツジがシャープさを失い、パターンのｆ立置が、マ
スク合わせ用マーク（２）のくぼみの内側へ移動する。
従って、マスク合わせ用マークとして用いる場合、エツ
ジがはっきり見えず、パターンの大きさも小さくなり、
極端な場合には点に近い状態とガリ、マスク合わせがで
きなくなることがあった。
ジがはっきり見えず、パターンの大きさも小さくなり、
極端な場合には点に近い状態とガリ、マスク合わせがで
きなくなることがあった。
この発明は以上のような点に鑑みてなされたもので、半
導体基板の表面に形成するマスク合わせ用マークを環状
のくぼみで構成することによって、その上へ常圧エピタ
キシャル成長法で半導体薄膜を形成しても、小さくなら
ず、はっきりした形状のマスク合わせ用マークを提供す
るものである。
導体基板の表面に形成するマスク合わせ用マークを環状
のくぼみで構成することによって、その上へ常圧エピタ
キシャル成長法で半導体薄膜を形成しても、小さくなら
ず、はっきりした形状のマスク合わせ用マークを提供す
るものである。
第２図はこの発明の一実施例の形態を示し、第２図Ａは
その断面図、第２図Ｂはその平面図である。図において
、第１図と同一の符号は同一または相当部分を示す。こ
の実施例では半導体基板（１）の表面にマスク合わせ用
マーク（２ａ）として、角環状のくぼみを写真製版技術
で形成し、その上に半導体薄膜（３）を気相エピタキシ
ャル成長法で形成する。この場合、半導体薄膜（３）の
表面にも、上記半導体基板（１）の表面のマスク合わせ
用マーク（２ａ）に対応するくぼみ（４ａ）が生じるが
、とのくほみ（４ａ）は半導体薄膜（３）を常圧気相エ
ピタキシャル成長法で形成した場合、くぼみ（４ａ）は
エツジがシャープさを失い、そのエツジの位置も半導体
基板（１）の表面のマスク合わせ用マーク（２ａ）のエ
ツジの内側に移動するが、このマスク合わせ用マーク（
２ａ）を環状に形成しておくことによってパターンの大
きさは小さくなることなく、そのくぼみ（４ａ）のパタ
ーンは明瞭に見える。この場合のくぼみ（４ａ）のエツ
ジのシャープさを失う度合、および半導体基板（１）の
上のくぼ＋（２ａ）よりもエツジが内側へ移動する址は
半導体薄膜（３）の形成温度、厚さに依存するが、くぼ
み（２ａ）の幅を適切に選ぶことによって、明瞭に見え
るマスク合わせ用マークのくぼみ（４ａ）を半導体薄膜
（３）の表面につくることができる。
その断面図、第２図Ｂはその平面図である。図において
、第１図と同一の符号は同一または相当部分を示す。こ
の実施例では半導体基板（１）の表面にマスク合わせ用
マーク（２ａ）として、角環状のくぼみを写真製版技術
で形成し、その上に半導体薄膜（３）を気相エピタキシ
ャル成長法で形成する。この場合、半導体薄膜（３）の
表面にも、上記半導体基板（１）の表面のマスク合わせ
用マーク（２ａ）に対応するくぼみ（４ａ）が生じるが
、とのくほみ（４ａ）は半導体薄膜（３）を常圧気相エ
ピタキシャル成長法で形成した場合、くぼみ（４ａ）は
エツジがシャープさを失い、そのエツジの位置も半導体
基板（１）の表面のマスク合わせ用マーク（２ａ）のエ
ツジの内側に移動するが、このマスク合わせ用マーク（
２ａ）を環状に形成しておくことによってパターンの大
きさは小さくなることなく、そのくぼみ（４ａ）のパタ
ーンは明瞭に見える。この場合のくぼみ（４ａ）のエツ
ジのシャープさを失う度合、および半導体基板（１）の
上のくぼ＋（２ａ）よりもエツジが内側へ移動する址は
半導体薄膜（３）の形成温度、厚さに依存するが、くぼ
み（２ａ）の幅を適切に選ぶことによって、明瞭に見え
るマスク合わせ用マークのくぼみ（４ａ）を半導体薄膜
（３）の表面につくることができる。
上記説明では、半導体薄膜を常圧エピタキシャル成長法
で形成する場合について述べたが、他の方法で形成して
もよい。
で形成する場合について述べたが、他の方法で形成して
もよい。
以上説明したように、この発明では半導体基板の表面に
その表面の一部を取り囲む形状のくＩ了み（Ｎ＃を設け
、その上に半導体薄膜を形成したので、上記くぼみ溝に
対応する半導体薄膜表面のくぼみは明瞭に現れマスク合
わせ用マークとしてすぐれた形態が得られる。
その表面の一部を取り囲む形状のくＩ了み（Ｎ＃を設け
、その上に半導体薄膜を形成したので、上記くぼみ溝に
対応する半導体薄膜表面のくぼみは明瞭に現れマスク合
わせ用マークとしてすぐれた形態が得られる。
第１図は従来例、第２図はこの発明の一実施汐ｌを示１
両図とも図Ａは断面図、図Ｂは平面図である。 図において、（１）は半導体基板、（２ａ）は半導側（
Ｊ５板（１）上のくぼみ、（３）は半導体薄膜、（４ａ
）ｔｄ半導体薄膜（３）上のくぼみである０ なお、１ソ）中間−符号は同一または相当部分を示す０ 代理人 大岩増雄
両図とも図Ａは断面図、図Ｂは平面図である。 図において、（１）は半導体基板、（２ａ）は半導側（
Ｊ５板（１）上のくぼみ、（３）は半導体薄膜、（４ａ
）ｔｄ半導体薄膜（３）上のくぼみである０ なお、１ソ）中間−符号は同一または相当部分を示す０ 代理人 大岩増雄
Claims (1)
- 【特許請求の範囲】 （］）表面にその表面の一部を実質的に取り囲むような
形状にくぼみが形成された半導体基板の上記表面上に半
導体薄膜を形成しこの半導体薄膜の表面に上記くぼみに
対応したマスク合わせ用マークとしてのくぼみを形成し
たことを特徴とするマスク合わせ用マーク。 （２） 半導体薄膜は常圧気相エピタキシャル成長法
で形成されたものであることを特徴とする特許請求の仲
囲第１項記載のマスク合わせ用−９−ク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58084330A JPS59208723A (ja) | 1983-05-12 | 1983-05-12 | マスク合わせ用マ−ク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58084330A JPS59208723A (ja) | 1983-05-12 | 1983-05-12 | マスク合わせ用マ−ク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59208723A true JPS59208723A (ja) | 1984-11-27 |
Family
ID=13827499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58084330A Pending JPS59208723A (ja) | 1983-05-12 | 1983-05-12 | マスク合わせ用マ−ク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59208723A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6063529A (en) * | 1996-10-29 | 2000-05-16 | Hyundai Electronics Industries Co., Ltd. | Overlay accuracy measurement mark |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5253668A (en) * | 1975-10-29 | 1977-04-30 | Hitachi Ltd | Production of semiconductor device |
| JPS5318966A (en) * | 1976-08-05 | 1978-02-21 | Nec Corp | Production of semiconductor integrated circuit |
| JPS574124A (en) * | 1980-06-10 | 1982-01-09 | Fujitsu Ltd | Manufacture of germanium semiconductor device |
-
1983
- 1983-05-12 JP JP58084330A patent/JPS59208723A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5253668A (en) * | 1975-10-29 | 1977-04-30 | Hitachi Ltd | Production of semiconductor device |
| JPS5318966A (en) * | 1976-08-05 | 1978-02-21 | Nec Corp | Production of semiconductor integrated circuit |
| JPS574124A (en) * | 1980-06-10 | 1982-01-09 | Fujitsu Ltd | Manufacture of germanium semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6063529A (en) * | 1996-10-29 | 2000-05-16 | Hyundai Electronics Industries Co., Ltd. | Overlay accuracy measurement mark |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3585115D1 (de) | Verfahren zur herstellung und einstellung von eingegrabenen schichten. | |
| JPS59208723A (ja) | マスク合わせ用マ−ク | |
| US4988404A (en) | Method of producing a primary diffraction grating | |
| JPS6211491B2 (ja) | ||
| JPH02102516A (ja) | 半導体装置の製造方法 | |
| JPS63119239A (ja) | 半導体装置の製造方法 | |
| JPS57157543A (en) | Manufacture of semiconductor device | |
| JPS5646582A (en) | Formation of pattern of filmlike article | |
| JPS61170018A (ja) | エピタキシヤル成長法による半導体の製造方法 | |
| JPH01185921A (ja) | マスク合わせマークの製造方法 | |
| JPS62119423A (ja) | 焦電型赤外線センサの製造方法 | |
| JPS59110118A (ja) | 半導体装置の製造方法 | |
| JPS58173Y2 (ja) | カラ−フオトマスク | |
| JPH0438355Y2 (ja) | ||
| JPS59136932A (ja) | パタ−ン形成方法 | |
| JPH03173427A (ja) | 半導体装置の製造方法 | |
| JPH03201530A (ja) | 微細孔の形成方法 | |
| JPS62173716A (ja) | マスク合わせ方法 | |
| JPS5513964A (en) | Method of manufacturing semiconductor device | |
| JPS6085537A (ja) | 半導体装置 | |
| JPS5965431A (ja) | 半導体基板 | |
| JPH01310552A (ja) | 半導体基板 | |
| JPH0544815B2 (ja) | ||
| KR960026127A (ko) | 고집적 반도체 소자의 리세스 어레이 형성 방법 | |
| JPH06204217A (ja) | 半導体装置の製造方法 |