JPH01310552A - 半導体基板 - Google Patents
半導体基板Info
- Publication number
- JPH01310552A JPH01310552A JP14223988A JP14223988A JPH01310552A JP H01310552 A JPH01310552 A JP H01310552A JP 14223988 A JP14223988 A JP 14223988A JP 14223988 A JP14223988 A JP 14223988A JP H01310552 A JPH01310552 A JP H01310552A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- patterns
- pattern
- specific
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体デバイスを製造するのに使用される半導
体基板に関し、特に半導体基板上に形成される位置検出
用パターンの位置検出を容易にするためのパターン構造
に関するものである。
体基板に関し、特に半導体基板上に形成される位置検出
用パターンの位置検出を容易にするためのパターン構造
に関するものである。
一般に、半導体デバイスを製造する場合、半導体基板の
一主面に、エピタキシャル成長やフォトエツチング、拡
散、蒸着等の素子形成工程を経て半導体素子を形成した
後、その工程の完了した半導体基板を個々のテップに分
割したうえ、パッケージに実装することによυ、各種の
半導体デバイスが製造されている。
一主面に、エピタキシャル成長やフォトエツチング、拡
散、蒸着等の素子形成工程を経て半導体素子を形成した
後、その工程の完了した半導体基板を個々のテップに分
割したうえ、パッケージに実装することによυ、各種の
半導体デバイスが製造されている。
ところで、かかる半導体デバイスの製造工程では、フォ
トエツチング工程等でのマスク合せや半導体基板分割時
の位置決め等のために、第3図に示すように、半導体基
板の一主面に形成される複数個の半導体素子2と隣接し
て設けられたスクライブライン3の中に、十文字形の特
定パターン4が位置検出用のパターンとして各半導体素
子2毎に形成されている。そして、このパターン4は、
半導体基板上の主表面1を任意に走有することによシ、
所定の顕微鏡あるいはカメラ等で検出されるものとなっ
ている。
トエツチング工程等でのマスク合せや半導体基板分割時
の位置決め等のために、第3図に示すように、半導体基
板の一主面に形成される複数個の半導体素子2と隣接し
て設けられたスクライブライン3の中に、十文字形の特
定パターン4が位置検出用のパターンとして各半導体素
子2毎に形成されている。そして、このパターン4は、
半導体基板上の主表面1を任意に走有することによシ、
所定の顕微鏡あるいはカメラ等で検出されるものとなっ
ている。
ところが、このような従来の半導体基板では、主表面に
形成される位置検出用の特定パターンを顕微鏡あるいは
カメラ等で検出する際に、その検出作業に熟練が必要で
、また、検出時間が長くなるなどの問題点があった。
形成される位置検出用の特定パターンを顕微鏡あるいは
カメラ等で検出する際に、その検出作業に熟練が必要で
、また、検出時間が長くなるなどの問題点があった。
本発明は上記のような問題点を解消するためになされた
もので、容易に特定パターンを検出できるとともに、検
出時間が短くなる半導体基板を得ることを目的とする。
もので、容易に特定パターンを検出できるとともに、検
出時間が短くなる半導体基板を得ることを目的とする。
本発明に係る半導体基板は、位置検出用の特定パターン
の周辺に、核パターンの存在する方向がわかるように形
成された副パターンを配置したものである。
の周辺に、核パターンの存在する方向がわかるように形
成された副パターンを配置したものである。
本発明においては、副パターンは特定パターンの存在す
る方向を示すため、この副パターンを検出することによ
り、特定パターンが検出される。
る方向を示すため、この副パターンを検出することによ
り、特定パターンが検出される。
以下、本発明を図面に示す実施例に基づいて説明する。
第1図は本発明の一実施例による半導体基板の一部平面
図である。この実施例の半導体基板は、その−主面上に
複数個の半導体素子2が形成され、これら半導体素子2
と隣接してスクライブライン3が形成されるとともに、
それらスクライブライン3の中に十文字形を有する位置
検出用の特定パターン4が形成されている点は、第3図
に示した従来例のものと同様であるが、前記特定パター
ン4の周辺に、該パターン4の存在する方向がわかるよ
うに矢印の形状を有して形成された副パターン5が複数
個それぞれ配置されている。なお、特定パターン及び副
パターン4,5は、アルミ(At)等の金属や酸化膜、
あるいはエツチングによる段差部などから形成される。
図である。この実施例の半導体基板は、その−主面上に
複数個の半導体素子2が形成され、これら半導体素子2
と隣接してスクライブライン3が形成されるとともに、
それらスクライブライン3の中に十文字形を有する位置
検出用の特定パターン4が形成されている点は、第3図
に示した従来例のものと同様であるが、前記特定パター
ン4の周辺に、該パターン4の存在する方向がわかるよ
うに矢印の形状を有して形成された副パターン5が複数
個それぞれ配置されている。なお、特定パターン及び副
パターン4,5は、アルミ(At)等の金属や酸化膜、
あるいはエツチングによる段差部などから形成される。
このように構成された半導体基板によると、位置検出用
の特定パターン4を顕微鏡あるいはカメラで検出する際
に1半導体基板上の主表面1をその副パターン5の示す
方向に走査することによシ、該副バター15が特定パタ
ーン4の存在する方向を指し示すため、この副パターン
4を目印として特定パターン4の位置検出を容易に行な
うことができる。
の特定パターン4を顕微鏡あるいはカメラで検出する際
に1半導体基板上の主表面1をその副パターン5の示す
方向に走査することによシ、該副バター15が特定パタ
ーン4の存在する方向を指し示すため、この副パターン
4を目印として特定パターン4の位置検出を容易に行な
うことができる。
なお、上記実施例ではスクライブライン3中に特定パタ
ーン4及び副パターン5を設けたが、第2図に示すよう
に、半導体素子2の中に設けてもよい。
ーン4及び副パターン5を設けたが、第2図に示すよう
に、半導体素子2の中に設けてもよい。
以上のように本発明の半導体基板によれは、位置検出用
の特定パターンの周辺に副パターンを配置したので、容
易に特定パターンが検出でき、また、検出時間が短くな
る効果がある。
の特定パターンの周辺に副パターンを配置したので、容
易に特定パターンが検出でき、また、検出時間が短くな
る効果がある。
第1図は本発明の一実施例による半導体基板の一部平面
図、第2図は本発明の他の実施例を示す第1図相当の一
部平面図、第3図は従来の半導体基板の一例を示す一部
平面図である。 1・・・・半導体基板の主表面、2・・・・半導体素子
、3・・・・スクライブライン、4・・・・位置検出用
の特定パターン、5・・・・副パターン。
図、第2図は本発明の他の実施例を示す第1図相当の一
部平面図、第3図は従来の半導体基板の一例を示す一部
平面図である。 1・・・・半導体基板の主表面、2・・・・半導体素子
、3・・・・スクライブライン、4・・・・位置検出用
の特定パターン、5・・・・副パターン。
Claims (1)
- 一主面に複数個の半導体素子が形成された半導体基板
において、前記半導体素子毎に設けられた位置検出用の
特定パターンの周辺に、該パターンの存在する方向がわ
かるように形成された副パターンを配置したことを特徴
とする半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14223988A JPH01310552A (ja) | 1988-06-09 | 1988-06-09 | 半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14223988A JPH01310552A (ja) | 1988-06-09 | 1988-06-09 | 半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01310552A true JPH01310552A (ja) | 1989-12-14 |
Family
ID=15310670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14223988A Pending JPH01310552A (ja) | 1988-06-09 | 1988-06-09 | 半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01310552A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024180629A1 (ja) * | 2023-02-27 | 2024-09-06 | 株式会社日立ハイテク | 荷電粒子線装置とアライメントマーカーの検出方法 |
-
1988
- 1988-06-09 JP JP14223988A patent/JPH01310552A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024180629A1 (ja) * | 2023-02-27 | 2024-09-06 | 株式会社日立ハイテク | 荷電粒子線装置とアライメントマーカーの検出方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4824254A (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
| US5859478A (en) | Semiconductor device including a main alignment mark having peripheral minute alignment marks | |
| KR970018320A (ko) | 반도체 소자의 제조방법 | |
| JPH01310552A (ja) | 半導体基板 | |
| JPH10125751A (ja) | 重ね合わせ精度測定パターン及び重ね合わせ精度測定方法 | |
| JP3913300B2 (ja) | 半導体集積回路 | |
| JPS6334266Y2 (ja) | ||
| JP2975871B2 (ja) | 合わせマークの位置ずれ検査方法 | |
| US20240297124A1 (en) | Flexible design and placement of alignment marks | |
| JP3129014B2 (ja) | 双方向半導体素子の製造方法 | |
| JPH08321453A (ja) | 半導体装置用目合わせ方式 | |
| JPH0286116A (ja) | マスクアライメント方法 | |
| JPS6243142A (ja) | 半導体装置及びその使用方法 | |
| KR100843889B1 (ko) | 반도체소자의 측정마크 및 그 형성방법 | |
| JPS6341020A (ja) | 半導体装置の製造方法 | |
| JPH03142820A (ja) | 半導体装置の製造方法 | |
| JPH0494522A (ja) | アライメイト・マーク構造 | |
| KR20020045743A (ko) | 반도체 소자의 웨이퍼 정렬용 마크 및 이를 이용한 웨이퍼정렬 방법 | |
| JP2000133572A (ja) | 重ね合わせ精度測定用パターン | |
| JPH0212807A (ja) | 半導体装置 | |
| JPS63117428A (ja) | 半導体装置の製造方法 | |
| JPH023216A (ja) | 半導体素子の製造方法 | |
| JPH07161618A (ja) | アライメントマーク及びそれを備えたフォトマスク | |
| JPS6148708B2 (ja) | ||
| JPH06204217A (ja) | 半導体装置の製造方法 |