JPH0544815B2 - - Google Patents

Description

【発明の詳細な説明】 （技術分野） この発明は、プロセス変更後も初期の追い込み
量を維持してマスク合せができるようにした半導
体装置製造用マスク合せ方法に関する。

（従来技術） 半導体集積回路装置は周知のごとく、拡散、蒸
着工程とホトリン工程を複数回半導体基板上に繰
り返すことにより作製される。

このとき、半導体集積回路装置を構成する個別
の半導体素子を半導体基板上に形成するために複
数回のホトリソ工程についてマスク・パターンを
精度よく重ね合わせる必要がある。

このために、ホトリソ工程において用いるホト
マスクには、前記の半導体集積回路装置を構成す
る半導体素子パタンの他に通常、マスク合わせマ
ークが形成されており、このときまでに既に終了
している、拡散蒸着工程およびホトリソ工程で半
導体基板上に転写形成済みの同様な合わせマーク
と位置合わせを行なう目的で、これを用いるよう
になつている。

このとき用いる合わせマークは普通、四角形や
（＋）字形またはそれらの組み合わせよりなる比
較的単純な図形（パターン）が多く、通常は直前
の工程によつて形成されたマスク合わせパターン
（被合わせパターン）の一部もしくは全部をある
一定量（追い込み量）小さく、あるいは大きく変
化させた相似の図形を適用する（追い込み型マス
ク合わせパターン）。

この追い込み型マスク合わせパターンはその追
い込み量によつて合わせ精度が決まり、追い込み
量が小さい程、高精度のマスク合わせが可能とな
る。

また、近年のホトリソ技術の進歩に伴ない、
2μｍないし1μｍとより小い追い込み量で高精度
のパターン合わせが要求されてきている。

一方、この追い込み形マスク合わせパターンを
用いるとき、半導体基板上に形成された被合わせ
パターンとそれを形成するときに使用したホトマ
スク上の合わせパターンの大きさは、ホトリソ工
程条件や半導体基板表面の状態によつて異なつた
ものとなることが普通である。

たとえば、半導体基板表面を覆う酸化膜に合わ
せパターン形状のエツチングを行なうときには、
その酸化膜厚によつてサイドエツチ量が異なるた
め、厚い酸化膜の場合の方が薄い酸化膜の場合よ
り、半導体基板上に転写された被合わせパターン
は大きくなつてしまう（プロセス変換差）。

したがつて、この追い込み形マスク合わせパタ
ーンを設計してホトマスクを作製する際には目的
とする追い込み量を得るために前に述べたプロセ
ス交換差を考慮した大きさに予じめ補正しておく
必要がある。

また、プロセス交換差の量はホトリソ工程条件
や半導体基板表面の状態によつて決定されるもの
であるから、これらホトリソ工程条件や半導体基
板表面の状態がプロセス変更によつて変わると、
プロセス変換差の量も変わるので目的とする追い
込み量を維持するためにはマスクを新たに作り直
す必要が生じる。

（発明の目的） この発明の目的はプロセス変換差の考慮を不要
とし、プロセス変更後も初期の追い込み量を維持
することが可能なマスク合わせパターンが得られ
る半導体装置製造用マスク合せ方法を得ることに
ある。

（発明の概要） この発明の要点はプロセス変換差に応じたマス
ク合わせマークの形状の変化が相似的に生じ、狭
角を有するマスク合わせパターンの頂点は一定の
直線上を常に移動することに着目し、その直線に
対し一部もしくは全部が平行な図形を目的とする
追い込み量離して作成しマスク合わせパターンと
することにある。

（実施例） 以下、この発明の半導体装置用マスク合せ方法
の実施例について図面に基づき説明する。第１図
ａはその一実施例に適用される被マスク合せパタ
ーンの平面図であり、第１図ｂはマスク合せパタ
ーンの平面図で、ともに別のホトマスク上に形成
された合せマークを示す。

第１図ａに示す被マスク合せパターンに対し、
被合せパターンは第１図ｂに示すマスク合せパタ
ーンを合わせる目的で用いる。第１図ａにおい
て、１は被マスク合せパターン図形の辺、１１は
被マスク合わせパターン図形の頂点をそれぞれ示
す。

また、第１図ｂに示す幅Ｓは前述の追い込み形
マスク合わせパターンの追い込み量に相当する量
で、この実施例においても以降同様に追い込み量
Ｓと表現する。

以下、第２図を用いてこの発明の実施例の働き
をさらに詳しく順を追つて説明する。最初に第１
図ａを示す被マスク合わせパターンを含むホトマ
スクを用いて、半導体基板上に批マスク合てめパ
ターンの転写および形成を行なう。

このとき、前述のプロセス変換差が発生するた
め、半導体基板上に転写、形成される実際の被マ
スク合わせパターンは第２図の１′および１１′に
示すようにホトマスク上のパターン（第２図の１
および１１に比較を容易にするため点線示す。）
と異なつた大きさの図形となる。

プロセス変換差が原因の図形の変形は第２図よ
りも明らかなように、相似的に発生するため、狭
角を有する被マスク合わせパターンが多角形より
構成されている場合、その多角形が有する頂点は
その頂角（狭角）の半分の角度で頂点と交わる直
線上を移動する。この特徴はプロセス変換差の量
に無関係に保持される。

この実施例の場合、第２図においてホトマスク
上の被マスク合わせパターンの頂点１１がプロセ
ス変換差のために半導体基板上に転写、形成され
た後、頂点１１′に変わるが頂点１１′は直線ｌ上
にあることで示される。

次に、半導体基板上に転写、形成された被マス
ク合わせパターン（第２図の１′および１１′を含
む正方形）に対し、第１図ｂに示すマスク合わせ
パターンを含むホトマスクを用いて両者の位置合
わせを行なう。

第２図は正しく位置合わせが行なわれた場合を
示し、半導体基板上に転写形成された被マスク合
わせパターンの各頂点（第２図の場合１１′を含
む四つの頂点）がホトマスク上のマスク合わせパ
ターンの平行な２辺の中心線であるｌおよびl′上
に位置している。

正しく位置合わせが行なわれなかつた場合は半
導体基板上に転写形成された被マスク合わせパタ
ーンに含まれる各頂点の内４個所、３個所もしく
は２個所が正しく、ｌまたはl′上に位置しないこ
とで検出されることは第２図より明らかである。

なお、このときホトマスク上のマスク合わせパ
ターンの追い込み量Ｓ（第１図ｂに示す）を2μｍ
ないし1μｍと適当な値に設定することにより、
任意の合わせ精度を得ることができる。

さらに、この実施例のマスク合わせパターンの
合わせ精度は被マスク合わせパターンの頂点がプ
ロセス変換差によつて移動する直線に対して設定
されているので、原理的に被マスク合わせパター
ンの半導体基板上への転写形成時にプロセス変換
差によつて発生する図形の変形の影響を受けず、
常に一定に保たれる。

したがつて、ホトマスク作製後にプロセスを変
更する必要が生じ、プロセス変換差が変化しても
プロセス変更前と同じ合わせ精度が得られ、マス
ク合わせパターンを作り直す必要がない。

（発明の効果） この発明は以上説明したように、プロセス変換
差によつて影響されずに一定の追い込み量、すな
わち合わせ精度を保つマスク合わせパターンを得
るようにしたので、以下に列挙する利点がある。

(1) プロセス変更を行つても合わせ精度が変わら
ないので同じ合わせ精度でマスク合わせが可能
である。したがつて、プロセス変更時に同じ合
わせ精度を得るため、ホトマスクを作り直す必
要がないという利点がある。

(2) 被マスク合わせパターンを半導体基板上に転
写形成するホトリソ工程において予期しない工
程のゆらぎ、たとえばホトレジストパターン寸
法の変化やエツチング液によるエツチング速度
の変化が生じプロセス変換差の量が変つても、
後のホトリソ工程のマスク合わせ時に合わせ精
度が変化するというような悪い影響を及ぼさな
いという利点がある。

(3) 半導体集積回路装置を半導体基板上に作製す
る際に用いる複数のホトマスクすべての合わせ
パターンの追い込み量を一定の値にするために
従来の追い込み型マスク合わせパターンで必要
であつた各工程個別のプロセス変換差による追
い込み量の補正を個別の各マスクについて行う
必要がないという利点がある。

【図面の簡単な説明】

第１図ａはこの発明の半導体装置製造用マスク
合せ方法に適用される被マスク合わせパターンの
平面図、第１図ｂは同上半導体装置製造用マスク
合せ方法に適用されるマスク合せパターンを示す
平面図、第２図はこの発明の半導体装置製造用マ
スク合せ方法の実施例の作用を説明するための図
である。 １，１′……被マスク合せパターンの図形の辺、
１１，１１′……被マスク合せパターンの図形の
頂点。

Claims (1)

【特許請求の範囲】
1. １ 半導体集積回路装置を半導体基板上に作製す
   る際、複数のマスク合わせパターン相互の位置合
   わせに用いられる半導体装置製造用マスク合わせ
   方法において、挟角を有する被マスク合わせパタ
   ーンを備えた第１のホトマスクと、第１の辺を有
   する第１のマスク合わせパターンと、この第１の
   辺に対向し、かつ平行に離間する第２の辺を有す
   る第２のマスク合わせパターンとを備えた第２の
   ホトマスクとを用いて、前記被マスク合わせパタ
   ーンに含まれる頂点に対してその狭角の半分の角
   度で交わる直線と、前記第１及び第２の辺とが平
   行になるように、かつ前記第１及び第２の辺が前
   記頂点を挟むように合わせ、前記頂点と前記第１
   及び第２の辺との位置関係で合わせずれを検出す
   ることを特徴とする半導体装置製造用マスク合わ
   せ方法。