JPS5920025A - 半導体集積回路の初期化装置 - Google Patents
半導体集積回路の初期化装置Info
- Publication number
- JPS5920025A JPS5920025A JP57130593A JP13059382A JPS5920025A JP S5920025 A JPS5920025 A JP S5920025A JP 57130593 A JP57130593 A JP 57130593A JP 13059382 A JP13059382 A JP 13059382A JP S5920025 A JPS5920025 A JP S5920025A
- Authority
- JP
- Japan
- Prior art keywords
- initializing
- initialization
- data
- pattern data
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野)
本発明は、たとえば車軸用時計の時計機能を有するLS
Iなどの半導体集積回路における動作の初期化設定を制
御するだめの初期化パルスに関する。
Iなどの半導体集積回路における動作の初期化設定を制
御するだめの初期化パルスに関する。
〔発明の技9トj的背景〕
一般に、車輛用電子機器の!tr制御機能を有するマイ
クロコンピュータ用L3工は、その電源に接続した時と
か、その後における市、源電圧の急激な変化(エンジン
始動時など)1茨に、LSIの動作を正常に開始さ・せ
るため、あるいは動作状態を正常化させるために初期化
パルスを入力させて回路状態の?/J )91化ケ行っ
ている。これによって、前記L S I内のランダムア
クセスメモリ(RA+Jのデータが前記ド源′諷圧の急
激な変化により変化したとしても、初期化パルス大刀に
よシ初期化されるので、以後の動作を正常に行なうこと
が可能になる。
クロコンピュータ用L3工は、その電源に接続した時と
か、その後における市、源電圧の急激な変化(エンジン
始動時など)1茨に、LSIの動作を正常に開始さ・せ
るため、あるいは動作状態を正常化させるために初期化
パルスを入力させて回路状態の?/J )91化ケ行っ
ている。これによって、前記L S I内のランダムア
クセスメモリ(RA+Jのデータが前記ド源′諷圧の急
激な変化により変化したとしても、初期化パルス大刀に
よシ初期化されるので、以後の動作を正常に行なうこと
が可能になる。
ところで、上述したようなLSIに時計機能を持たせよ
うとする場合には、このLSI内のRAl、(を時刻カ
ウンタとして用いるものとすれば、その使用中に前述し
たように電源′間圧の急激な変化によシRAMデータが
変化して時計機能が乱れるおそれがあるので、その対策
として前述したように初期化パルス入力により初期化を
行なうことが考えられる。しかし、車輛用時計の時計用
LSIに固有の問題としては、初期化後に時刻セット(
時計回路の出力により時刻表示される時刻表示部の時刻
表示を現在時刻に合わせるよう時計回路出力をセットす
る操作)を行なう必要があるので、前述のように屯源電
王の急夏毎に夕j期化を行なうようにすると、この彷1
1ノj化11tに時刻セット’e行なわなければならな
くて、取り扱いが非常に煩雑になる。このような問題は
、時計用LSIに限らず、他の半導体集積回路でろ一つ
でも、初期化パルス入力毎に必らずしも+n期化を心安
としないものにおいてば」1ミ11L1の課題である。
うとする場合には、このLSI内のRAl、(を時刻カ
ウンタとして用いるものとすれば、その使用中に前述し
たように電源′間圧の急激な変化によシRAMデータが
変化して時計機能が乱れるおそれがあるので、その対策
として前述したように初期化パルス入力により初期化を
行なうことが考えられる。しかし、車輛用時計の時計用
LSIに固有の問題としては、初期化後に時刻セット(
時計回路の出力により時刻表示される時刻表示部の時刻
表示を現在時刻に合わせるよう時計回路出力をセットす
る操作)を行なう必要があるので、前述のように屯源電
王の急夏毎に夕j期化を行なうようにすると、この彷1
1ノj化11tに時刻セット’e行なわなければならな
くて、取り扱いが非常に煩雑になる。このような問題は
、時計用LSIに限らず、他の半導体集積回路でろ一つ
でも、初期化パルス入力毎に必らずしも+n期化を心安
としないものにおいてば」1ミ11L1の課題である。
本発明は上記の事情に鑑みてなされたもので、RAμを
内蔵する時計用とかマイクロコンピュータ用などの半導
体集積回路において、電源投入時におけるυJ期化動作
のほかは初期化パルス入力があっても必要な時のみシj
ルj化動作を行なうことができ、必妥時以外のりJ期化
動作による種々の問題の発生を防止し併る半導体集積回
路の初期化装置を提供するものである。
内蔵する時計用とかマイクロコンピュータ用などの半導
体集積回路において、電源投入時におけるυJ期化動作
のほかは初期化パルス入力があっても必要な時のみシj
ルj化動作を行なうことができ、必妥時以外のりJ期化
動作による種々の問題の発生を防止し併る半導体集積回
路の初期化装置を提供するものである。
すなわち、本発明は、RAIφを内戚する半導体集積回
路において、初期化パルス入力がめったときに前記RA
Mの特定領域のデータが初期化パターンデータに一致
するか台かを判定し、判定結果が不−欽判定のときには
半導体集積回路の動作の初期化設定を行なうと共に前記
RAMの特定領域に初期化パターンデータをi@込んだ
のち半導体集積回路の進′帛の制御動作を開始させ、前
記判定結果が一致判定のときには上記のような初期化設
定とかパターンデータ誓き込みを行なうことなく上記通
常の制御動作に移ってその動作を続行させる制御手段を
設けたものである。
路において、初期化パルス入力がめったときに前記RA
Mの特定領域のデータが初期化パターンデータに一致
するか台かを判定し、判定結果が不−欽判定のときには
半導体集積回路の動作の初期化設定を行なうと共に前記
RAMの特定領域に初期化パターンデータをi@込んだ
のち半導体集積回路の進′帛の制御動作を開始させ、前
記判定結果が一致判定のときには上記のような初期化設
定とかパターンデータ誓き込みを行なうことなく上記通
常の制御動作に移ってその動作を続行させる制御手段を
設けたものである。
したがって、′WL源投入後の最初の初期化パルス入力
によって初期化設定およびパターンデータ4き込みが行
なわれた後は、初より]化パルス入力があっても必要時
以外は不要な初期化設定がイ1なわれなくなり、不要な
初期化設定に伴なう神々の問題の発生が防止されるよう
になる。
によって初期化設定およびパターンデータ4き込みが行
なわれた後は、初より]化パルス入力があっても必要時
以外は不要な初期化設定がイ1なわれなくなり、不要な
初期化設定に伴なう神々の問題の発生が防止されるよう
になる。
〔祐明の実施f+U J
以下、図面を参照して本発明の一実施例を詳1fllj
VC説明する。第1図はたとえば車中由)[]時計の
時d1回路を内蔵したLSIの−?AIKk示すもので
、時刻カウンタとしてRkVhlの一部を用いている。
VC説明する。第1図はたとえば車中由)[]時計の
時d1回路を内蔵したLSIの−?AIKk示すもので
、時刻カウンタとしてRkVhlの一部を用いている。
捷た、このRAMZは特定の領域Aが初期化パターンデ
ータのために割り当てられている。
ータのために割り当てられている。
2はtJJ勘化パルス入力があったときにRAMZの前
&2 II定醸域Aから読み出されるデータが初Jul
化パターンデータであるか否かを比較判定するパターン
比較回路、3はこのパターン比較回路2の不一致判定出
力Nを受けて前記RAM77′i:どをもjJ期状態に
設定する初期化回路、4はこの初期化回路3の初期化完
了出力を受けて前記RA (Jr Iの領域Aに初期化
パターンデータを誓き込むパターン書き込み回路でちる
。5は王制jll装置であって、Af」記f)J AJ
+化パルス入力がめったときに前記R、A M 1の推
11或Aからデータを軌み出す制徊1を行ない、壕だ前
記タノル」化回路3による初期化動作後に前記RA 1
.41の領域Aへ初期化パターンデータを暑き込む制御
を行なってこのνFき込み後fC通常のft1ll飾動
作(LSI内部の全体的なI:j御すの昨)−を開始し
、さらに寸だ前h[シくターン比較回路2の一致判定出
力Yを受けたと@直接に上記通常の制Oi1動作を続行
する1、而して、上記構成の初ル」化装置においては、
LSIへの電源投入時に初期化パルス入力が与えられた
ときには、RAk4Jの内科は不規則であって穎域Aの
データと籾!司化、<ターンデータとは一致しない。し
たがって、初Jυ1化回路3Vこより初期化動作が行な
われ、イノ月し’]化パターンデータがRAIJIの仙
域AにAfき込唸れたのち通′常の制御動作が開始する
。こののち、前述したような時刻セットを行なうものと
する。
&2 II定醸域Aから読み出されるデータが初Jul
化パターンデータであるか否かを比較判定するパターン
比較回路、3はこのパターン比較回路2の不一致判定出
力Nを受けて前記RAM77′i:どをもjJ期状態に
設定する初期化回路、4はこの初期化回路3の初期化完
了出力を受けて前記RA (Jr Iの領域Aに初期化
パターンデータを誓き込むパターン書き込み回路でちる
。5は王制jll装置であって、Af」記f)J AJ
+化パルス入力がめったときに前記R、A M 1の推
11或Aからデータを軌み出す制徊1を行ない、壕だ前
記タノル」化回路3による初期化動作後に前記RA 1
.41の領域Aへ初期化パターンデータを暑き込む制御
を行なってこのνFき込み後fC通常のft1ll飾動
作(LSI内部の全体的なI:j御すの昨)−を開始し
、さらに寸だ前h[シくターン比較回路2の一致判定出
力Yを受けたと@直接に上記通常の制Oi1動作を続行
する1、而して、上記構成の初ル」化装置においては、
LSIへの電源投入時に初期化パルス入力が与えられた
ときには、RAk4Jの内科は不規則であって穎域Aの
データと籾!司化、<ターンデータとは一致しない。し
たがって、初Jυ1化回路3Vこより初期化動作が行な
われ、イノ月し’]化パターンデータがRAIJIの仙
域AにAfき込唸れたのち通′常の制御動作が開始する
。こののち、前述したような時刻セットを行なうものと
する。
次に、たとえばL S Iの′電源′低圧急夏後Vこ初
期化パルス入力があったときとか、雑音パルスが誤って
初期化パルスとして入力したときには、この間にRAM
Jのデータが変化していたかそれとも保持されていたか
を前記領域Aからの読み出しデータとIJ期化パターン
データとの比較によって判定する。データが保持された
凍まであれは、一致判定が行なわれて通常の制御動作を
続行し、データが変化していたならば、不一致判定が行
なわれて前述したような初期化動作およびシJ期化パタ
ーンデータの暑き込与動作を再び行なった後に通常の制
御動作をFf+開始する。
期化パルス入力があったときとか、雑音パルスが誤って
初期化パルスとして入力したときには、この間にRAM
Jのデータが変化していたかそれとも保持されていたか
を前記領域Aからの読み出しデータとIJ期化パターン
データとの比較によって判定する。データが保持された
凍まであれは、一致判定が行なわれて通常の制御動作を
続行し、データが変化していたならば、不一致判定が行
なわれて前述したような初期化動作およびシJ期化パタ
ーンデータの暑き込与動作を再び行なった後に通常の制
御動作をFf+開始する。
上述したような初期化装置によれば、電源投入時には必
安な+JJ期化動作を行ない、その後におけるf=)J
期化パルス入力に対しては必要なときのみ、すなわちR
Ah4データの変化により正常な動1′[が期待できな
いときのみ初ル]化動作を行なう。
安な+JJ期化動作を行ない、その後におけるf=)J
期化パルス入力に対しては必要なときのみ、すなわちR
Ah4データの変化により正常な動1′[が期待できな
いときのみ初ル]化動作を行なう。
したがって、LSI:の正常な動作が得られ、しかも1
持刻セツトはtW源投入後に一回行なってからは前述し
たようなRAMデータの変化後における初期化動作が行
なわれて初めて必要になり、RA、 Mデータが保持さ
れている限り不必要な初期化動作は行なわれないから時
刻セットを必要以上に行なわなくて済む。
持刻セツトはtW源投入後に一回行なってからは前述し
たようなRAMデータの変化後における初期化動作が行
なわれて初めて必要になり、RA、 Mデータが保持さ
れている限り不必要な初期化動作は行なわれないから時
刻セットを必要以上に行なわなくて済む。
なお、時計用あるいはマイクロコンヒュータ用などのL
SIにおいて、りJル」化動作の必要性の判定などをソ
フトウェア的に処理するためには、たとえば第2図に示
すような流れのプログラムを内蔵してこれをCPU(中
央処理装置)により実行制御すればよい。すなわち、第
1ステツプS1では初期化パルス人力fq K RA
Mの特定領域Aのデータが初期化パターンデータと同じ
であるか否かを判断し、この判断結果が不一致(N)な
ら第2ステップS、で初ル]化回路による初期化設足動
作およびこれに絖(RA lvi領域Aへの初期化パタ
ーンデータの曹き込み動作を実行させたのち通常の制側
1動作に移る。また、前記第1ステッグS、の判断結果
が一致(Y)なら、上記通常の制御動作に移る。なお、
上記第2ステツプS2においては、RAM領域八へへ初
期化パターンデータの書き込みを行なわせだあとこのパ
ターンデータを消さないようにして初期化動作勿実行さ
せるようにしてもよい。
SIにおいて、りJル」化動作の必要性の判定などをソ
フトウェア的に処理するためには、たとえば第2図に示
すような流れのプログラムを内蔵してこれをCPU(中
央処理装置)により実行制御すればよい。すなわち、第
1ステツプS1では初期化パルス人力fq K RA
Mの特定領域Aのデータが初期化パターンデータと同じ
であるか否かを判断し、この判断結果が不一致(N)な
ら第2ステップS、で初ル]化回路による初期化設足動
作およびこれに絖(RA lvi領域Aへの初期化パタ
ーンデータの曹き込み動作を実行させたのち通常の制側
1動作に移る。また、前記第1ステッグS、の判断結果
が一致(Y)なら、上記通常の制御動作に移る。なお、
上記第2ステツプS2においては、RAM領域八へへ初
期化パターンデータの書き込みを行なわせだあとこのパ
ターンデータを消さないようにして初期化動作勿実行さ
せるようにしてもよい。
上述したように本発明の半導体集積回路の初期化装置に
よれば、嶌諒投入時における初期化動作のほかは初期化
パルス入力があっても必要々時のみ初期化動作を行なう
ことができ、必要時以外の不要な初jvJ化動作を防止
できるので、たとえば車!開用時計回路のようにyJ期
化動作後に時勿Jセットを必四とするようなものに〕加
用して効果的である。
よれば、嶌諒投入時における初期化動作のほかは初期化
パルス入力があっても必要々時のみ初期化動作を行なう
ことができ、必要時以外の不要な初jvJ化動作を防止
できるので、たとえば車!開用時計回路のようにyJ期
化動作後に時勿Jセットを必四とするようなものに〕加
用して効果的である。
4区間のIIJ)羊なi発明
第1図は/ド発明に係る半導体集積回路の初期化装置t
の一実施し11を示す構成説明図、第2図は同じく他の
実bli1例における動作の流れを説明するためしこン
Jくすフローチャートである。
の一実施し11を示す構成説明図、第2図は同じく他の
実bli1例における動作の流れを説明するためしこン
Jくすフローチャートである。
ノ・・・RlyM、2・・・パターン比較回路、3・・
・初期化回路、4・・・パターン曹き込み回路、5・・
主制御装置。
・初期化回路、4・・・パターン曹き込み回路、5・・
主制御装置。
第1図
第2図
Claims (1)
- ランダムアクセスメモリを内蔵する半導体集積回路にお
いて、切期化パルス入力があったときに前記メモリの特
定領域のデータが初期化パターンデータに一致するか否
かを判定する判定手段と、この判定手段による不一致判
定によって前記半導体集積回路の動作の初期化設定を行
なうと共に前記メモリの特定領域に初期化パターンデー
タをW^込む手段と、この手段による動作実行後あるい
は前記判定手段による一致判定後に前記半導体集積回路
の通常の制御動作を開始あるいは続行する主制御手段と
を具備することを%徴とする半導体集積装置の初期化装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57130593A JPS5920025A (ja) | 1982-07-27 | 1982-07-27 | 半導体集積回路の初期化装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57130593A JPS5920025A (ja) | 1982-07-27 | 1982-07-27 | 半導体集積回路の初期化装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5920025A true JPS5920025A (ja) | 1984-02-01 |
Family
ID=15037912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57130593A Pending JPS5920025A (ja) | 1982-07-27 | 1982-07-27 | 半導体集積回路の初期化装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5920025A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61260315A (ja) * | 1985-05-14 | 1986-11-18 | Fujitsu Ltd | 電源制御方式 |
JPS6246317A (ja) * | 1985-08-23 | 1987-02-28 | Sony Corp | 電子機器 |
US5155856A (en) * | 1988-08-27 | 1992-10-13 | International Business Machines Corporation | Arrangement in a self-guarding data processing system for system initialization and reset |
-
1982
- 1982-07-27 JP JP57130593A patent/JPS5920025A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61260315A (ja) * | 1985-05-14 | 1986-11-18 | Fujitsu Ltd | 電源制御方式 |
JPH0456327B2 (ja) * | 1985-05-14 | 1992-09-08 | Fujitsu Ltd | |
JPS6246317A (ja) * | 1985-08-23 | 1987-02-28 | Sony Corp | 電子機器 |
US5155856A (en) * | 1988-08-27 | 1992-10-13 | International Business Machines Corporation | Arrangement in a self-guarding data processing system for system initialization and reset |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6622254B1 (en) | Method of automatically overclocking central processing units | |
JPH0677249B2 (ja) | マイクロコンピュータ | |
KR930005797B1 (ko) | 마이크로 프로세서 리세트회로 및 방법과 컴퓨터시스템 | |
JPH0764770A (ja) | 遠隔的に書込み可能なepromを有するマイクロコントローラ装置及び書込み方法 | |
JP2007035058A (ja) | コンピュータシステム中の複数のエージェントをコンフィギュレーションする方法及びそのための装置 | |
JPH06502264A (ja) | 動的に切替え自在な多周波数クロック発生器 | |
CN108446139B (zh) | 一种fpga芯片的唤醒方法及装置 | |
JPH07505241A (ja) | マイクロプロセッサ・システムをリセットするためのシステム並びに方法 | |
JPS5920025A (ja) | 半導体集積回路の初期化装置 | |
JPH1153049A (ja) | コンピュータシステム | |
JPH10254425A (ja) | タイミング調整回路 | |
JP3250268B2 (ja) | 情報処理装置 | |
KR100389737B1 (ko) | 마이크로프로세서 | |
JP2634893B2 (ja) | シングルチップマイクロコンピュータ | |
JP3440383B2 (ja) | カードインタフェース装置 | |
JPH11316619A (ja) | クロックスキュー調整回路 | |
CN114326931A (zh) | 工业级时钟控制器,工业级控制系统、方法及电子装置 | |
JPS59183455A (ja) | マルチコンピユ−タシステム | |
Johnston | Designing your own microcomputer: Constructing your own micro will give you experience, more power for your money, and a system that will do just what you want | |
JP2515772B2 (ja) | 情報処理装置 | |
JP3405239B2 (ja) | 初期値設定変更装置 | |
JP3449907B2 (ja) | データ入出力装置 | |
JPH11143566A (ja) | コンピュータの見掛け初処理能力を最大化する方法及びシステム | |
JPH04372030A (ja) | プロセッサのメモリアクセス方式 | |
JPH10240496A (ja) | レジスタ回路 |