JPH0456327B2 - - Google Patents

Description

【発明の詳細な説明】 〔概要〕 マイクロプロセツサ（以下MPUと略称す）を
用いて電源の投入・切断およびアラームの監視等
の制御を行う電源装置において、MPUの制御不
能のアラームが発生したときも、電源投入レジス
タをリセツトせず、MPUをHALT（休止）状態
とし、MPUリセツト信号の入力によつて、リセ
ツト・シーケンスを開始し、電源投入レジスタの
状態を読み出して調べ、電源投入完了状態であれ
ば、そのままの状態から、電源投入完了状態でな
ければ、初期状態から制御するようにしたもの
で、これによりアラーム発生によるシステム・ダ
ウンの機会を減少させて、電源および負荷を保護
することが可能となる。

〔産業上の利用分野〕

本発明は、MPUを用いて、電源の投入・切断
およびアラームの監視等の制御を行う電源装置に
係わり、さらに特定すれば、MPU制御の電源装
置おいて、メモリのソフトエラーのようなMPU
が制御不能となつたことを示すアラームの発生時
の制御方式に関するものである。

〔従来の技術〕

最近、情報処理システム用の電源装置におい
て、電源の投入・切断および監視等の制御を
MPUを用いて実行させることが行われるように
なつてきた。

このようなMPUによる制御を行う電源装置に
おいて、MPUにおけるパリテイ・エラー又はウ
オツチドツグ・タイマのアラーム等が発生した場
合は、MPUは制御不能となつたものとして、暴
走等の異常動作の発生から保護してやる必要があ
る。

第４図は、MPU制御による電源装置の従来例
を示すブロツク図である。

MPU１は、MPUリセツ信号によつてリセツ
ト・シーケンスを開始し、Ｒ／Ｗ制御信号発生回
路１２の発生する読出し制御信号RDにより、
ROM９よりデータを読み出し、電源投入レジス
タFF，２を総てリセツトして初期化し、RAM
１，，１０に初期データを書き込む。

電源投入レジスタFF，２は、各電源ユニツト
３，４，５に対応するビツトを持ちMPU１から
の各電源ユニツト３，４，５の電源投入・切断の
制御はこのリジスタへのビツトのセツト・リセツ
トによつて行われる。

MPU１は、初期化が終ると、レシーバ回路
RV１，８を通じて電源投入指示、電源切断指
示、および過電流、過電圧、低電圧、温度異常等
のアラームを、一定周期ごとに常に読み取つてい
る。

電源投入指示が上がつていれば、これを読み込
み、電源投入シーケンスのプログラムが走行し、
−5.2V，−2V，＋5Vの順に、電源投入レジスタ
FF，２に“１”をセツトする。

“１”をセツトされたレジスタから電源投入信
号が出され、第５図のタイムチヤートに示すよう
に電源投入シーケンスが行われ、電源ユニツト３
（−5.2V），４（−2V），５（＋5V）の順に電源
が投入される。

電源切断信号が上がると、電源切断シーケンス
のプログラムが走行し、電源投入時とは逆の順
で、電源投入レジスタ２の対応ビツトをリセツト
して、電源の切断が行われる。

RAMにデータＤ０〜Ｄ７を書き込む場合に
は、データＤ０〜Ｄ７はドライバDV，１３によ
つてRAM１，１０に書き込み、パリテイ発生器
CH１，１４によつてパリテイ・ビツトDPを発生
し、パリテイ・ビツトDPはドライバDV１５に
よつてRAM２，１１に書き込む。

RAMデータを読み出す場合は、データＤ０〜
Ｄ７およびパリテイ・ビツトDPは、パリテイ検
査CH２，７１に入り、パリテイ検査されて、も
し誤りがあれば、パリテイ・エラー・ラツチ回路
LA，７２をラツチし、パリテイ・エラー信号を
上げる。

Ｒ／Ｗ制御信号発生回路１２で発生されるメモ
リ書込み制御信号WTは、ウオツチドツグ・タイ
マWDT，７３に入れられ、書込み制御信号WT
が予め設定した時間間隔を過ぎても入力されない
場合はアラームを上げる。一定時間ごとに、書込
み命令が必ず実行されるようプログラムされてあ
るので、一定時間間隔を経過しても書込み制御信
号WTが来ないことは動作異常を示すものであ
る。

上記のパリテイ・エラー信号、およびウオツチ
ドツグ・アラーム信号は、ORゲート７４によつ
てORがとられ、アラーム通知信号として警報に
使用されると共に、MPU１をリセツトしていた。

〔発明が解決しようとする問題点〕

上記従来の方式によれば、アラームの発生時
に、MPUをリセツトしていたので、第６図のタ
イムチヤートによつて示すように、MPUはリセ
ツト・シーケンスを実行し、電源投入レジスタを
初期化してしまうので、電源を総て切断するもの
であつた。

MPUは、リセツト・シーケンスの実行によつ
て、初期化の後再び電源投入のシーケンスを行
う。

アラームの原因が、メモリのソフト・エラーの
ような場合は、アラームは再び発生せず、以後電
源投入状態が継続するが、情報処理システムのシ
ステム・ダウンが行われたことになる。

本発明は、MPUアラームの発生に際して、上
記のような従来方式に比べてシステム・ダウンを
減らして、電源および負荷を保護することのでき
る電源制御方式を提供しようとするものである。

〔問題点を解決するための手段〕

第１図は本発明の電源制御方式の原理ブロツク
図を示す。

第１図において、１はマイクロプロセツサ
MPUであり、電源ユニツト３，４，５の電源投
入／切断の制御、および過電流、過電圧、低電
圧、温度異常等のアラームの監視を行つている。

２は電源投入レジスタであつて、各電源ユニツ
ト３，４，５に対応するビツトを持ち、MPU１
からの各電源ユニツトの電源投入／切断の制御は
このレジスタへのビツトのセツトによつて行う。

７はMPUアラーム回路であつて、メモリ読出
し信号におけるパリテイ・エラー、およびウオツ
チドツグ・タイマのアラーム等、MPUの制御不
能となるアラームの発生を検出する回路である。

MPUアラーム回路７の出力であるMPUアラー
ム信号は、警報に使用されると共に、MPU１の
HALT端子に入力される。

６は電源投入レジスタ２の各ビツトの状態を、
MPUが読み出すことのできるようにした手段と
してのレシーバ回路である。

〔作用〕

第１図において、もしMPUアラーム回路７に
おいてMPUアラームの発生を検出すると、その
アラーム信号によつて、警報を発すると共に、
MPU１を休止（HALT）状態にする。したがつ
て、電源投入レジスタ２の状態はそのまま保持さ
れる。

操作者または他の手段によつて、MPU１およ
びMPUアラーム回路７のアラームのラツチをリ
セツトするMPUリセツト信号を入力すると、
MPU１はリセツト・シーケンスを開始する。

このとき、MPU１は、レシーバ６を通じて、
電源投入レジスタ２の各ビツトの状態を読み出し
て、検査する。

検査の結果、電源投入完了状態の場合、電源投
入レジスタ２はそのままとして、電源投入完了状
態から制御を続行する。

電源投入完了状態でない場合は、電源投入レジ
スタ２をリセツトし、初期状態から電源投入シー
ケンスを開始するよう制御する。

〔実施例〕

以下、第２図および第３図に示す実施例によ
り、本発明の要旨をさらに具体的に説明する。

第２図は、本発明の一実施例のブロツク図であ
る。

第２図において、第４図と同一の符号は同一の
対象物を示す。

６は電源投入レジスタの各ビツトの状態を読み
出すレシーバ（RV２）であつて、レシーバ
（RV１）８と同一の構造を持つ。

第４図の従来例と異なる第１の点は、MPUア
ラームによつて、電源投入レジスタ２をリセツト
することなく、MPUを休止状態とすることであ
る。

第２の点は、MPU１はリセツト信号によつて
リセツトされた後、直ちにレシーバ６を通じて電
源投入レジスタ２の各ビツトの状態を読み出し
て、検査し、その結果、電源投入完了状態なら
ば、電源投入完了状態から制御を続行し、電源投
入未完状態であれば、初期状態に戻し、初期状態
から制御を行うことである。

第３図は、本実施例において、MPUアラーム
となつたときのタイムチヤートを示す。

図に示すように、アラーム発生時に電源投入完
了状態であれば、電源を切断することなく、電源
投入完了状態から制御を続行する。

〔発明の効果〕

以上説明のように本発明によれば、MPUの制
御不能のアラームの発生に際しても、システム・
ダウンの機会を減少させて、電源および負荷を保
護することが可能となり、その実用上の効果は大
である。

【図面の簡単な説明】

第１図は本発明の原理ブロツク図、第２図は本
発明の実施例のブロツク図、第３図は本発明の実
施例のタイムチヤート、第４図は従来例のブロツ
ク図、第５図、第６図はは従来例のタイムチヤー
トである。 図面において、１はMPU、２は電源投入レジ
スタ、３，４，５は電源ユニツト、６，８はレシ
ーバ、７はMPUアラーム回路、９はROM、１
０，１１はRAM、１２はＲ／Ｗ制御信号発生回
路、１３，１５はドライバ、１４はパリテイ発生
器、１６は双方向パツフア、７１はパリテイ検査
回路、７２はパリテイ・エラー・ラツチ回路、７
３はウオツチドツグ・タイマ、７４はORゲー
ト、をそれぞれ示す。

Claims (1)

1. 【特許請求の範囲】 １ マイクロプロセツサ１を用いて複数の電源ユ
   ニツトの投入・切断およびアラームの監視等の制
   御を行う電源装置において、 前記各電源ユニツトに対応するビツトを有し前
   記マイクロプロセツサ１が該各ビツトのセツト・
   リセツトによつて該各電源ユニツトの電源投入・
   切断を制御する電源投入レジスタ２と、 該電源投入レジスタ２の状態を読み出す手段６
   とを備えると共に、 前記マイクロプロセツサ１の制御不能の状態を
   検出するMPUアラーム回路７のアラーム信号出
   力を該マイクロプロセツサ１の休止端子に入力
   し、外部からのMPUリセツト信号を前記MPU１
   のリセツト端子および前記MPUアラーム回路７
   のラツチリセツト端子に入力するよう構成し、 前記マイクロプロセツサ１の制御不能のアラー
   ムが発生したとき、 前記電源投入レジスタ２をリセツトすることな
   く、該マイクロプロセツサ１を休止状態とし、 外部からのMPUリセツト信号が入力されたと
   き、 該マイクロプロセツサ１は、リセツト・シーケ
   ンスを開始し、前記読出手段６によつて前記電源
   投入レジスタ２の状態を読み出し、該状態を検査
   して、 電源投入完了状態の場合は、該電源投入レジス
   タ２はそのままとして、電源投入完了状態から制
   御を続行し、 電源投入完了状態でないときは、電源投入レジ
   スタ２を初期状態から制御するよう構成したこと
   特徴とする電源制御方式。