JPS59184518A - 絶縁基板上への半導体薄膜形成方法 - Google Patents

絶縁基板上への半導体薄膜形成方法

Info

Publication number
JPS59184518A
JPS59184518A JP58058962A JP5896283A JPS59184518A JP S59184518 A JPS59184518 A JP S59184518A JP 58058962 A JP58058962 A JP 58058962A JP 5896283 A JP5896283 A JP 5896283A JP S59184518 A JPS59184518 A JP S59184518A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
insulating substrate
film
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58058962A
Other languages
English (en)
Inventor
Akira Fukami
深見　彰
Yutaka Kobayashi
裕 小林
Takaya Suzuki
誉也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58058962A priority Critical patent/JPS59184518A/ja
Publication of JPS59184518A publication Critical patent/JPS59184518A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は絶縁基板上へのたとえば高結晶品質からなる半
導体薄膜の形成方法に関する。
〔従来技術〕
絶縁基板上に高結晶品質半導体薄膜を形成する方法とし
て、半導体薄膜としてシリコン（８ｉ）を使用したいわ
ゆるＳＱ工（Ｓｉｌｉｃｏｎ　Ｑｎ　Ｉｎ５ｕｌａｔｏ
ｒ）技術が知られている。
この方法の一つとして、絶縁基板上に堆積した多結晶ま
たは非晶質のシリコンをレーザ等のエネルギービーム、
あるいはカーボンヒータ等の熱源によシ加熱溶融して再
結晶シリコン膜を形成する方法が試みられている。これ
はシリコンの再成長の際に結晶が大きく成長し、条件に
よっては配向性が良くなるということを利用した方法で
ある。
しかし、絶縁基板上に多結晶または非晶質のシリコンを
堆積し、これを加熱溶融し再成長させた場合、溶融シリ
コンの到達する最高温度やシリコンと絶縁基板とのぬれ
性の関係で、シリコンが表面張力によって寄シ集まり、
絶縁基板上にシリコンの消失部分ができるという問題が
あった。また、シリコンと絶縁基板の熱膨張係数に差が
あると、再成長後にシリコン応力が発生し、シリコン膜
にクラックが発生するという問題があった。
〔発明の目的〕
本発明の目的は、絶縁基板上に半導体の消失現象やクラ
ックの発生現象をひき起すことなく半導体薄膜を形成す
る絶縁基板上への半導体薄膜形成方法を提供するにある
。
〔発明の概要〕
このような目的を達成するために、本発明は、絶縁板上
に多結晶あるいは非晶質の半導体薄膜を形成し、該半導
体薄膜を加熱溶融して再成長させる絶縁基板上への半導
体薄膜形成方法において、加熱溶融前に形成される前記
半導体薄膜は前記絶縁板上にて島状に形成された形状を
なし、かつこの半導体薄膜を被って前記絶縁板上に該半
導体薄膜よｐ融点の高い被覆膜が形成されているように
したものである。
〔発明の実施例〕
以下、実施例を用いて本発明の詳細な説明する。
第１図は本発明による絶縁基板上への半導体薄膜形成方
法の一実施例を示す構成図である。同図において、溶融
石英基板からなる絶縁基板１がある。この絶縁基板１は
たとえばウエーノ・状からなシ半導体製造にあって便な
らしめる形状となっている。そして、この絶縁基板１の
主表面にはたとえば化学気相成長法によって堆積された
多結晶シリコン層２が形成されている。この多結晶シリ
コン層２は、絶縁基板１上に複数に分割された各領域に
他とは分離されて形成した島状の形状をなす。
ものである。前記多結晶シリコン層２は、たとえば絶縁
基板１の主表面の全域に多結晶シリコンを堆積した後、
通常知られる写真食刻技術によって最終的に形成される
島状形状の部分を残し他の領域部の多結晶シリコンを除
去することによって形成される。このように島状の多結
晶シリコン層２が形成された絶縁基板１上には前記多結
晶シリコン層２を被って二酸化シリコン膜３が形成され
ている。この二酸化シリコン膜３はたとえば前記多結晶
シリコン層２と同様にたとえば化学気相成長法にて形成
されるものである。この際における二酸化シリコン膜３
は、前記多結晶シリコン層２を完全に被うものであシ、
各島状の多結晶シリコン層２の表面はいうまでもなく側
面をも前記二酸化シリコン膜３によって被われているも
のである。
このような状態にあって熱処理を行うことによシ、前記
多結晶シリコン層２を加熱溶融し、再成長させることに
よって、ＳＯＩ屋の半導体ウェーハを得ることができる
。このようにして得られるＳＯＩ型の半導体ウェーハは
、絶縁基板１上に結晶粒径の大きな高結晶品質のシリコ
ン膜が形成されるようになる。
なお、多結晶シリコン層の加熱溶融法の一例を示すと、
第２図に示すように、シリコンの融点（図中４で示す）
よりも高い温度になっている領域が非常に狭い範囲にあ
る温度分布（図中５で示す）を有する炉内にウェーハを
挿入し、前記高温部を通過させるように前記ウェーハを
炉内中に移動させるものである。このような製造方法を
採ることによって、一つの島状の多結晶シリコン層２は
その一端辺から対辺となる他の端辺へ順次溶融しかつ再
成長させることができる。
このように構成した場合において、絶縁基板上に半導体
の消失現象やクラックの発生現象をひき起こさない理由
について以下説明する。一般に、石英基板上に多結晶シ
リコン膜を堆積しこれを溶融すると、溶融シリコンの達
する最高温度や石英とのぬれ性との兼ね合いによシ、表
面張力によって溶融シリコンが集積し盛り上がシができ
る。盛シ上がヤのできた分だけ他の部分にシリコンの消
失現象が発生するが、石英基板上全面に多結晶シリコン
を堆積した場合、溶融シリコンの一ケ所に消失部分がで
きるとそれが大きく拡がシ、石英基板上に大きなシリコ
ン消失部分が形成される。したがって、本実施例のよう
に、多結晶シリコン膜を島状に分離し、さらにその上を
たとえば二酸化シリコン膜からなる被覆膜によシ完全に
被うと、二酸化シリコン膜が溶融シリコンの移動を妨げ
る働きをし前記消失現象が非常に起こシ難くなる。
多結晶シリコン膜を島状に分離することなく石英基板上
全面に堆積し、その上を二酸化シリコン膜で被った場合
、表面張力で盛シ上がろうとする挙動を示す溶融シリコ
ンを抑えようとする力は島状に分離させた場合よシも極
めて弱くなる。これは二酸化シリコン膜が大きな面積を
被っているために非常にたわみやすいためであシ、その
ため溶融シリコンが盛シ上がるのを阻止できず、盛シ上
がった分だけ他の部分に消失現象が起とる。これに対し
多結晶シリコン膜を島状に分離し個々の島を二酸化シリ
コン膜で完全に被えば、この二酸化シリコン膜は個々の
島をその上方と側面を支持し、また、上方に被さった二
酸化シリコン膜のたわみ量も少々くなるので、多結晶シ
リコン膜の表面張力による盛り上りが抑えられ、消失現
象が非常に起り難くなるものである。
さらに、石英とシリコンでは熱膨張係数に関し、シリコ
ンの方が約−桁大きく、多結晶シリコン膜再成長後室温
にまで冷却すると多結晶シリコン膜に引張応力が発生し
これが原因でクラックが発生するが、本実施例のように
島状に分離した多結晶シリコン膜を二酸化シリコン膜で
被っであると、前述した引張応力を緩和することができ
るのでクラックが非常に発生し難くなるものである。実
験によると、多結晶シリコン膜の膜厚が１μｍの場合、
再成長後に二酸化シリコン膜を除去したとき、面積が５
０００μｍ２以下の島ではクラックはまつたく発生しな
いことが判明した。また、多結晶シリコン膜の膜厚が０
．５μｍの場合、面積が１２５０００μｍ２以下の島で
もクラックが発生しないことが判明した。第３図はこの
ような関係を示したグラフであり、多結晶シリコン膜の
膜厚に対するクラックの発生しない島の面積の最大値を
示したものである。グラフ中直線７より下の範囲にある
面積を有する島ではクラックの発、生しない再成長シリ
コン膜が得られるものである。すなわち、島状からなる
多結晶シリコ／膜の膜厚をｔ（μｍ）、面積をＳ（μｍ
”）とした場合、前記直線７よシ下の範囲Ｓ≦−２４０
０００ｔ　＋　２４５０００にあってクラックの発生し
ない高結晶品質の再成長シリコン膜が得られる。
本実施例では多結晶シリコン層を溶融し再成長シリコン
膜を形成する為に、第２図のような温度分布５を有する
炉中にウェーハを入れ高温領域を通過させたが、逆にウ
ェーハを固定し高温部を移動してもよい。またレーザ等
のエネルギービームを用いることも可能である。
さらにまた、多結晶シリコン層を被う被覆膜としては二
酸化シリコン膜に限らず、多結晶シリコンよりも融点の
高い膜たとえば窒化シリコン膜等であっても使用できる
。
絶縁基板としては石英基板のほか、基板をその融点まで
上げずに多結晶シリコン層のみを溶融する溶融再成長法
ならば、たとえばシリコン基板表面を二酸化シリコンで
絶縁した基板を用いることもできる。
また本発明はＳｉばかりでなく、ＧｅＸまたＧａＡｓ　
、ＧａＰ、ＩｎＰ等の化合物半導体はもとよりＩｎＧａ
ＡｓＰ、ＧａＡｔＡｓＰ等の混晶等いかなる半導体にも
適用できる。
〔発明の効果〕
以上述べたことから明らかなように、本発明によれば絶
縁基板上に高結晶品質半導体薄膜の島を半導体薄膜の消
失現象やクラック発生現象を引き起こすことなく形成す
ることができる。
【図面の簡単な説明】
第１図は本発明の実施例になる高結晶品質半導（９） 体薄膜を絶縁基板上へ形成する前の状態を示す図、第２
図は半導体薄膜を溶融し再成長させる方法の説明図、第
３図はクラックの発生しない限界の島の大きさをシリコ
ンの膜厚に対して示した図である。 １・・・溶融石英基板、２・・・多結晶シリコン、３・
・・二酸化シリコン膜、６・・・再成長シリコン膜。 代理人　弁理士　鵜沼辰之 （１０）

Claims (1)

    【特許請求の範囲】
  1. １、絶縁板上に多結晶あるいは非晶質の半導体薄膜を形
    成し、該半導体薄膜を加熱溶融して再成長させる絶縁基
    板上への半導体薄膜形成方法において、加熱溶融前に形
    成される前記半導体薄膜は前記絶縁板上にて島状に形成
    された形状をなし、かつこの半導体薄膜を被って前記絶
    縁板上に該半導体薄膜より融点の高い被覆膜が形成され
    ていることを特徴とする絶縁基板への半導体薄膜形成方
    法。
JP58058962A 1983-04-04 1983-04-04 絶縁基板上への半導体薄膜形成方法 Pending JPS59184518A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58058962A JPS59184518A (ja) 1983-04-04 1983-04-04 絶縁基板上への半導体薄膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58058962A JPS59184518A (ja) 1983-04-04 1983-04-04 絶縁基板上への半導体薄膜形成方法

Publications (1)

Publication Number Publication Date
JPS59184518A true JPS59184518A (ja) 1984-10-19

Family

ID=13099463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58058962A Pending JPS59184518A (ja) 1983-04-04 1983-04-04 絶縁基板上への半導体薄膜形成方法

Country Status (1)

Country Link
JP (1) JPS59184518A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070034A (en) * 1986-09-18 1991-12-03 Canon Kabushiki Kaisha Process for producing a semiconductor memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070034A (en) * 1986-09-18 1991-12-03 Canon Kabushiki Kaisha Process for producing a semiconductor memory device

Similar Documents

Publication Publication Date Title
JPH03214625A (ja) 半導体装置の製造方法
JPS59184518A (ja) 絶縁基板上への半導体薄膜形成方法
JPH02246267A (ja) 半導体装置の製造方法
JPS5825220A (ja) 半導体基体の製作方法
JPS59138329A (ja) 絶縁基板上への単結晶薄膜形成方法
JPS5928328A (ja) 半導体装置の製造方法
JPS59121823A (ja) 単結晶シリコン膜形成法
JPS5983993A (ja) 単結晶半導体層の成長方法
JPH02177534A (ja) 半導体装置の製造方法
JPS61185917A (ja) 半導体装置の製造方法
JPS6017911A (ja) 半導体装置の製造方法
JPS5893224A (ja) 半導体単結晶膜の製造方法
JPH03145716A (ja) 半導体薄膜の製造方法
JPS6091622A (ja) 半導体基板の製造方法
JP2605286B2 (ja) 半導体装置の製造方法
JPH0797555B2 (ja) Ｓｏｉ基板の製造方法
JPS61136219A (ja) 単結晶シリコン膜の形成方法
JPS61170017A (ja) 半導体装置の製造方法
JPS63304615A (ja) 半導体装置の製造方法
JPS6120314A (ja) 半導体基板の製造方法
JPS60158616A (ja) 半導体装置の製造方法
JPS5928326A (ja) ３次元集積回路部材の製造方法
JPS63102221A (ja) 半導体装置の製造方法
JPS61201414A (ja) シリコン単結晶層の製造方法
JPH03284829A (ja) 半導体結晶化膜の形成方法