JPS61170017A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61170017A
JPS61170017A JP60011426A JP1142685A JPS61170017A JP S61170017 A JPS61170017 A JP S61170017A JP 60011426 A JP60011426 A JP 60011426A JP 1142685 A JP1142685 A JP 1142685A JP S61170017 A JPS61170017 A JP S61170017A
Authority
JP
Japan
Prior art keywords
film
single crystal
insulating film
thin film
composite coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60011426A
Other languages
English (en)
Inventor
Seizo Kakimoto
誠三 柿本
Atsushi Kudo
淳 工藤
Masayoshi Koba
木場　正義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP60011426A priority Critical patent/JPS61170017A/ja
Publication of JPS61170017A publication Critical patent/JPS61170017A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は半導体装置の製造方法に関し、特に電子ビーム
等のエネルギービームを非晶質或いは多結晶質薄膜に照
射して溶融再結晶化させることにより、非晶質或いは多
結晶質薄膜の結晶成長を図り、単結晶化せしめるように
した半導体装置の製造方法に関するものである。
〈発明の概要〉 本発明は、方位制御された５０１（Ｓｉｌｉｃｏｎ　Ｏ
ｎＩｎｓｕｌａｔｉｎｇ　５ｕｂｓｔｒａｔｅ）単結晶
形成法として用いら２ｔているラテラルシーディング（
ＬａｔｅｒａｌＳｅｅｄｉｎｇ　）エピタキシャル法に
おいて、５０１部を電子線反射膜として作用する高融点
金属膜で覆ってエネルギービームを照射することにより
、シーパ部と５０１部に入力されるエネルギーに差をつ
けて、境界部に発生する熱の蓄積を軽減するようにした
ものである。
〈従来の技術〉 近年非晶質或いは多結晶質薄膜として形成された薄膜を
単結晶基板の一部を種としてエピタキシャル成長させる
ことにより単結晶基板と同一結晶方位の単結晶を形成し
、半導体用基板として利用することが活発に研究されて
いる。
即ち、５ＩＯ２上に一部穴をあけてシリコン単結晶基板
を露出させた上にポリシリコン等を形成し、レーザ等の
エネルギービームの照射によって露出したシリコン単結
晶部から一種の液相エピタキシャル成長による単結晶化
を酸化膜上のポリシリコン層等について行なおうとする
ラテラＶシーデング（Ｌａｔｅｒａｌ　　Ｓｅｅｄｉｎ
ｇ）法の研究開発が活発に行なわれており、この方法は
更に詳細には、一部単結晶基板と接触している部分を設
けて形成された多結晶質薄膜等の非単結晶質薄膜に、レ
ーザビームや電子ビーム等によりエネルギーを与えて一
旦溶融し、この溶融部が凝固する際に、単結晶基板と接
触している部分で核発生し、単結晶基板を種としてエピ
タキシャル成長した単結晶を単結晶基板と接触していな
い部分に連続して結晶成長させて単結晶基板と同一結晶
方位の単結晶薄膜形成を図るものである。
第２図は従来から提案されている方法における基板断面
を示す図である。
同図においてシリコン等の材料からなる単結晶基板１１
を支持台として、該基板ＩＩの表面に５ｉｏ２．５ｉ３
Ｎ４等の材料からなる絶縁膜１２を形成し、該絶縁膜１
２に単結晶化すべき薄膜を単結晶基板１１と接触させる
だめの開口部１５を設け、該絶縁膜１２及び開口部１５
の表面に単結晶化させるための多結晶質シリコン１３を
形成し、該多結晶シリコン１３の表面にＳｉＯ２，Ｓｉ
３Ｎ４等の材料からなる保護膜１４が形成されている。
上記積層構造からなる基板に電子ビーム等が照射されて
多結晶シリコン膜Ｉ３を単結晶化するためのエネルギー
が与えられる。
このような構成において電子ビーム等でエネルギーを与
えて多結晶シリコン１３を溶融した場合、単結晶基板＋
１の熱伝導が絶縁膜１２よシ大きいために、まず開口部
１５上の単結晶基板１１との界面で核発生し、単結晶基
板１１を種としてエピタキシャル成長により単結晶が形
成される。このとき開口部１５上と絶縁膜１２上との熱
伝導の相違により、溶融時に開口部１５上から絶縁膜１
２上へ水平方向の温度勾配が発生するため上記のように
して形成された単結晶が開口部１５上から絶縁膜１２上
へ横方向に成長して、絶縁膜１２上にも単結晶基板１１
と同一結晶方位の単結晶が形成される。
〈発明が解決しようとする問題点〉 上記従来のアニール方法においては絶縁膜１２の膜厚が
大きい場合、単結晶化膜１３の下部において開口部１５
の単結晶基板１１と絶縁膜１−２の熱伝導が大きく異な
るため、結晶成長時に開口部１５の多結晶シリコン１３
を単結晶化するのに適したビーム照射条件では絶縁膜１
２上の多結晶シリコン１３は開口部１５上のそれより著
しく昇温して蒸発するため単結晶化が阻害されるという
問題があった。
この現象は種付方法で絶縁膜上に成長した半導体単結晶
薄膜（５０１）構造においては基板単結晶と絶縁層上の
半導体単結晶薄膜との間隔が極めて近接（数千オングス
トローム）しなければ形成できないことを示している。
それは上記構造つまり絶縁膜上に成長した半導体単結晶
薄膜を積層構造半導体デバイスに応用しようとする時に
、電極や配線を形成する間隔が少なくとも１μｍ以上必
要とするので大きな障害となる。
そこで絶縁膜の厚さを少なくとも１μｍ以上にできるＳ
ＯＩ形成方法の開発が待たれていた。即ち、現実の積層
構造素子において必要となるような下地絶縁膜厚におい
ても７−ディングにより方位制御されたＳｏｌ単結晶の
形成が可能なＳ０１形成方法の開発が待たれて−いた。
本発明は上記の点に鑑みて成されたものであり、上記従
来法の半導体装置の製造方法に改良を加え、非晶質或い
は多結晶質薄膜を容易に種付けして結晶方位を定めて単
結晶化でき、かつ従来法と比較してアニールにより単結
晶化する薄膜の下層の絶縁膜厚を増大することが可能な
単結晶の形式方法を提供することを目的としている。
〈問題点を解決するための手段〉 上記の問題点を解決するため、本発明は非晶質或いは多
結晶質薄膜をエネルギービームによるアニールで溶融再
結晶させて薄膜単結晶を形成する半導体装置の製造方法
において、非晶質或いは多結晶質薄膜上を電子線反射率
の高い高融点金属と多結晶シリコンの複合被膜で被い、
この複合被膜周辺部の非晶質或いは多結晶質薄膜を単結
晶基板と接触させ、上記の複合被膜及び周辺を被ってエ
ネルギービームを照射し、走査する工程を含み、単結晶
基板と接触している部分で核発生し単結晶基板を種とし
てエピタキシャル成長した単結晶を連続して横方向に複
合被膜に被われた部分に結晶成長させるように構成して
いる。
〈作用〉 上記のような構成により、複合被膜下及びその周辺部の
非晶質或いは多結晶質薄膜が溶融再結晶する際に電子線
反射膜として作用する高融点金属膜により、複合被膜で
被われた部分に入力するエネルギーを減少させて周辺部
の基板と接触している部分との熱伝導の差により生じる
境界部での熱の蓄積を減少させて、境界部での単結晶化
膜の蒸発を抑制して、アニール可能な単結晶化薄膜下層
の絶縁膜厚の増大を図ることが可能になる。
〈実施例〉 以下図面を参照して本発明の一実施例を詳細に説明する
。
以下に示す本発明の実施例は単結晶化を図るための非単
結晶薄膜を開口部を設けた下地絶縁膜上に積ｔ１するこ
とにより一部単結晶基板と接触させ、この非単結晶膜の
絶縁膜上の部分を比較的薄い保護絶縁膜を介してモリブ
デン（Ｍｏ）、タングステン（５）等の高融点金属と多
結晶シリコンの複合被膜で被って基板を作成し、この基
板に電子ビームを照射してビーム走査して、非単結晶膜
を溶融再結晶化させる際に、電子線反射率の高い高融点
金属被膜により絶縁膜上の部分に入力するエネルギーを
開口部上より小さくすることにより、シード部（開口部
）と８０１部（下地絶縁膜部）の境界部において熱伝導
の差により発生する熱の蓄積を減少させて、下地絶縁膜
が厚い場合に従来法で問題となった境界部に−おける単
結晶化膜の蒸発を抑制するようにしたものである。その
結果下地絶縁膜が少なくとも１μｍ以上に厚く形成され
ていても、良好な状態で種付は方法により単結晶された
ＳＯＩを形成することができるようになる。
第１図は本発明における一実施例を説明するだめの基板
断面を示す図である。
第１図において、シリコン等の材料からなる単結晶基板
ｌ上にＳｉＯ□、５１８Ｎ４等の材料からなる絶縁膜２
を形成し、この絶縁膜２に単結晶化膜を単結晶基板ｌと
接触させるための開口シード部３を例えばストライプ状
に形成し、上記の絶縁膜２及び開口シード部３上に単結
晶化させるための非晶質或いは多結晶シリコン膜４を形
成し、この非晶質或いは多結晶シリコン膜４の絶縁膜２
上の部分に、Ｓ　ｉｏ２．　Ｓ　１３Ｎ４　　の材料か
らなる絶縁膜５を介して、電子線反射率が高いモリブデ
ン（Ｍｏ）、タングステン（５）等の材料からなる高融
点金属６と多結晶シリコン７の複合被膜８を形成する。
上記の如き構成において非晶質或いは多結晶シリコン膜
４の開口シード部８上の部分には電子ビームが絶縁膜５
を介して入射し、一方絶縁膜２上部分は複合被膜８に被
われているため、被Ｍ８による電子の反射のために入力
エネルギーが減少する。したがって両者の熱伝導の差に
より境界部で発生する熱の蓄積も減少され、境界部にお
ける単結晶化膜４の蒸発が抑制される。
また複合被膜８は電子阻止能が大きいため単結晶化膜４
の電子線損傷を防ぐ効果をもつ。
電子線反射率は膜厚によシ変化するため、複合被膜８の
膜厚を変化させることにより開口部３上と絶縁膜２上に
入力する電子ビームのエネルギー差を変化させることが
可能である。したがって絶縁膜２の厚さに応じて最適な
複合被膜８の膜厚を部分することができる。
複合被膜８において多結晶シリコン６は高融点金属膜７
と絶縁膜５の熱膨張率の差により発生する熱応力を緩和
するためのものでその膜厚は高融点金属膜７の膜厚に応
じてこの金属膜７に変形や破壊が生じないような値に設
定すれば良い。
薄膜４を被う絶縁膜５は薄膜４の保護と複合被膜８から
の汚染を防ぐ作用をなすものである。
上記構造の基板に電子ビームを、例えば三角波偏向疑似
ラインビームをストライプ状シード部３と平行に走査し
て照射すると、単結晶基板１の大きな熱伝導により開口
シード部３上の薄膜４の基板１との界面で核発生し、単
結晶基板ｌを種としてエピタキシャル成長により単結晶
が形成される。
この単結晶は、薄膜４において開口部下地単結晶基板と
絶縁膜２における熱伝導の差により開口部３上から絶縁
膜２上に向って存在する温度勾配の方向に開口部３から
絶縁膜２上へ横方向に結晶成長する。この際薄膜４にお
いて、絶縁膜２上の部分は電子線反射複合被膜８に被わ
れているため、開口部３上よシ入力するエネルギーが少
ない。したがって下地絶縁膜２の膜厚が大きい際、両者
の熱伝導の大きな相違により境界部に発生する熱の蓄積
を減少させることができ、境界部における薄膜４の蒸発
を抑制することができる。
上記のアニール処理により、例えば＝５μｍ幅の開口シ
ード部３からのラテラルシーディングエピタキシャル成
長により２２０μｍ幅のＳＯＩ単結晶が得られることに
なシ、この薄膜４の単結晶化後、電子線反射複合膜８、
絶縁膜５がエツチング除去され、例えばフォトリソグラ
フィーにより単結晶領域が半導体素子作成に供する形状
に加工される。
〈発明の効果〉 以上のように本発明によれば、非晶質或いは多結晶質薄
膜を電子ビームでアニールして溶融再結晶化して単結晶
基板の一部を種としてエピタキシャル成長により単結晶
化する際、従来法に比べて下地絶縁膜厚を増大すること
ができ、厚い下地絶縁膜において、境界部での蒸発のな
いラテラルシーディングエピタキシャル成長Ｓ０１単結
晶を得ることが出来る。
【図面の簡単な説明】
第１図は本発明による一実施例を説明するための基板断
面を示す図、第２図は従来の製造方法を説明するだめの
基板断面を示す図である。 ｌ・・・単結晶シリコン等の基板、２・・・絶縁膜、３
・・・開口シード部、４・・・非晶質或いは多結晶質薄
膜、５・・・絶縁膜、６・・・電子線反射膜として作用
する多結晶シリコン膜、７・・・電子線反射膜として作
用する高融点金属膜、８・・・複合被膜（電子線反射膜
）。 代理人　弁理士　福　士　愛　彦　（他２名）第１図 次本方沫１０翻る遷２鯖品図 第２図

Claims (1)

  1. 【特許請求の範囲】 １、非晶質或いは多結晶質薄膜をエネルギービームによ
    るアニールで溶融再結晶させて薄膜単結晶を形成する半
    導体装置の製造方法において、上記非晶質或いは多結晶
    質薄膜上に高融点金属と多結晶シリコンの複合被膜を形
    成し、 該複合被膜周辺部の該複合被膜で被われていない非晶質
    或いは多結晶質薄膜を単結晶基板と接触させ、 上記複合被膜部及び該複合被膜周辺部を被ってエネルギ
    ービームを照射し、 該エネルギービームをビーム走査する工程を含み、 上記複合被膜で被われた部分及びその周辺の上記非晶質
    或いは多結晶質薄膜が溶融再結晶する際に、単結晶基板
    と接触している部分で核発生し、単結晶基板を種として
    エピタキシャル成長した単結晶を上記複合被膜で被われ
    た部分に連続させて横方向に成長させて単結晶基板と同
    一結晶方位の単結晶を形成せしめることを特徴とする半
    導体装置の製造方法。
JP60011426A 1985-01-23 1985-01-23 半導体装置の製造方法 Pending JPS61170017A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60011426A JPS61170017A (ja) 1985-01-23 1985-01-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60011426A JPS61170017A (ja) 1985-01-23 1985-01-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61170017A true JPS61170017A (ja) 1986-07-31

Family

ID=11777738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60011426A Pending JPS61170017A (ja) 1985-01-23 1985-01-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61170017A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6439723A (en) * 1987-08-06 1989-02-10 Seiko Epson Corp Selectively heating method for substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6439723A (en) * 1987-08-06 1989-02-10 Seiko Epson Corp Selectively heating method for substrate

Similar Documents

Publication Publication Date Title
JPH0732124B2 (ja) 半導体装置の製造方法
JPH0454370B2 (ja)
JPS59161014A (ja) 半導体薄膜結晶化方法
US6710411B2 (en) Method for crystallizing silicon film and thin film transistor and fabricating method using the same
JPS5939790A (ja) 単結晶の製造方法
JPS6115319A (ja) 半導体装置の製造方法
JP3321890B2 (ja) 半導体結晶の形成方法及び半導体素子
JPS61170017A (ja) 半導体装置の製造方法
JPS6147627A (ja) 半導体装置の製造方法
JPS58184720A (ja) 半導体膜の製造方法
JPH0136972B2 (ja)
JPS5880831A (ja) 半導体装置用基板の製造方法
JPS61108121A (ja) 半導体装置の製造方法
JP2745055B2 (ja) 単結晶半導体薄膜の製造方法
JPH02177534A (ja) 半導体装置の製造方法
JPS59154016A (ja) 薄膜結晶形成法
JPH0775223B2 (ja) 半導体単結晶層の製造方法
JPS58180019A (ja) 半導体基体およびその製造方法
JPS60183718A (ja) 半導体薄膜の結晶化方法
JP2793241B2 (ja) Ｓｏｉ形成法
JPH01239093A (ja) 結晶成長方法
JPS5837916A (ja) 半導体装置の製造方法
JPS61234026A (ja) 半導体単結晶成長方法
JPS6388819A (ja) 半導体装置の製造方法
JPS61241912A (ja) 半導体装置の製造方法