JPS61241912A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61241912A
JPS61241912A JP60084234A JP8423485A JPS61241912A JP S61241912 A JPS61241912 A JP S61241912A JP 60084234 A JP60084234 A JP 60084234A JP 8423485 A JP8423485 A JP 8423485A JP S61241912 A JPS61241912 A JP S61241912A
Authority
JP
Japan
Prior art keywords
film
electron beam
single crystal
band
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60084234A
Other languages
English (en)
Inventor
Seizo Kakimoto
誠三 柿本
Atsushi Kudo
淳 工藤
Masayoshi Koba
木場　正義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP60084234A priority Critical patent/JPS61241912A/ja
Publication of JPS61241912A publication Critical patent/JPS61241912A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、半導体装置の製造方法に関し、特に電子ビー
ム等のエネルギービームを非晶質或いは多結晶質薄膜に
照射して溶融再結晶化させることにより、非晶質或いは
多結晶質薄膜の結晶成長を図り単結晶化する半導体装置
の製造方法に関するものである。
〈発明の概要〉 本発明は、非晶質或いは多結晶質薄膜をエネルギービー
ムによるアニールによって溶融再結晶させて薄膜単結晶
を形成する半導体装置の製造方法において、非晶質或い
は多結晶質薄膜上に、エネルギービームより小さい幅を
持つ帯状の高融点金属と多結晶シリコンの複合被膜を形
成し、この帯状複合被膜端付近の非晶質或いは多結晶質
薄膜を単結晶基板に接触させ、この帯状複合被膜端付近
及び帯状複合被膜を被ってエネルギービームを照射する
ことにより、帯状複合被膜端付近の単結晶基板と接触し
ている非晶質或いは多結晶質薄膜に単結晶基板からのエ
ピタキシャル成長により発生した単結晶基板の結晶方位
を受けついだ単結晶を種にして帯状複合被膜で被われた
非晶質或いは多結晶質薄膜を単結晶成長させるようにし
たものである。
〈従来の技術〉 近年、非晶質或いは多結晶質薄膜として形成された薄膜
を単結晶化して半導体用基板として利用することが活発
に研究されている。
即ち非晶質或いは多結晶質薄膜にレーザビームや電子ビ
ーム等によりエネルギーを与えて、一旦溶融し、この溶
融部が凝固する際に温度分布と核発生位置を制御するこ
とにより単結晶化を図るもので、本発明者等も先に「半
導体装置の製造方法」（特願昭５９−１３７５８８号）
、「半導体装置の製造方法」〔特願昭５９−２３１５５
６号〕として製造方法における基板断面を示す図である
。
この第５図において、シリコン等の材料からなる基板Ｉ
を支持台として、この基板ｌの表面に５ｉｏ２．５ｉ３
Ｎ４　等の材料からなる絶縁膜２を形成し、この絶縁膜
２の表面に単結晶化させるための多結晶シリコン３を形
成し、この多結晶シリコンの表面にＳｉＯ３，５ｔ３Ｎ
４　等の材料からなる絶縁膜４を形成し、この絶縁膜４
の表面に多結晶シリコン膜５及びモリブデン（Ｍｏ）、
タングステン（Ｗ）等の材料より成る高融点金属膜６の
帯状複合被膜７を形成する。この際帯状複合被膜７の帯
幅は、電子ビーム径より小さく、例えば１０〜２０μｍ
幅に設定する。
上記積層構造からなる基板に電子ビームが照射されて多
結晶領域３を単結晶化するためのエネルギーが与えられ
る。
このような構成において、帯状の複合被膜７の両側にお
いては電子ビームが直接単結晶シリコン膜３を加熱する
が、複合被膜７下では高融点金属膜６の電子反射率及び
阻止能が高いため、電子ビームのエネルギーは反射によ
り減少し、かつ薄膜７中ですべて吸収され、薄膜７自身
で温度上昇し、それが伝導されて薄膜３を加熱する。
従って、帯状複合被膜７は非単結晶薄膜３に対して温度
上昇を抑制し、第２図において曲線Ａで示したような溶
融部中央が周辺部より低い温度分布をつくり出し、溶融
再結晶化時において、単結晶化に適した固液界面形状と
核発生位置を提供することになる。この際、多結晶シリ
コン膜５は加熱時に絶縁膜４と高融点金属膜６の間に発
生する熱応力を緩和する。
また第６図は本発明者等が先に提案した半導体装置の製
造法を応用した他の例の基板断面を示す図である。この
場合第６図における複合被膜７は約１０ｕｍないし２０
ｐｍの幅でラインアンドスペース状にパターニングされ
、スペース幅は約５μｍである。これを第２図における
特性曲線Ｂに示したような平坦なエネルギー分布を持つ
三角波偏向疑似ラインビームで複数個の電子線吸収膜を
同時にアニールした場合、第５図におけると同様に各電
子線吸収膜７により温度分布が制御されることにより複
数個の連結した帯状単結晶領域が形成される。
〈発明が解決しようとする問題点〉 本発明者等が先に提案したアニール方法は以上の通りで
あるが、この本発明者等が先に提案した方法において、
帯状複合膜７下で核発生する際の核の結晶方位に強い規
制を与える要因は存在しない為、熱的な条件のゆらぎに
より種々の結晶方位の核が発生する可能性があり、この
方法により形成される帯状単結晶群の結晶方位は必ずし
も一定しない。
したがって、第６図に示す場合においても、連結した帯
状単結晶において、隣接する単結晶間で結晶方位が異な
り、結晶粒界が形成されるため、大面積単結晶を形成す
ることが出来なかった。
また、超ＬＳＩの製造工程における半導体基板は、しき
い値電圧、電子移動度等を制御する必要があるため、結
晶方位が均一であることが要求されるので上記従来法に
より製造される半導体基板を超ＬＳＩの製造用に用いる
ことには問題がある。
本発明は上記の点にかんがみて創案されたものであり、
上記した本発明者等が先に提案した半導体装置の製造方
法に改良を加え、非晶質或いは多結晶質薄膜を容易に単
結晶化でき、かつ従来の方法と比較して、形成される単
結晶の結晶方位制御が可能でしかも大面積単結晶を形成
することが可能な半導体装置の製造方法を提供すること
を目的としている。
く問題点を解決するための手段〉 本発明は非晶質或いは多結晶質薄膜をエネルギービーム
によるアニールで溶融再結晶化させて薄膜単結晶を形成
する半導体装置の製造方法において、非晶質或いは多結
晶質薄膜上にエネルギービームより小さい幅を持つ電子
吸収性の帯状高融点金属と多結晶シリコンの複合被膜を
形成し、この帯状複合被膜端付近の非晶質或いは多結晶
質薄膜を単結晶基板と接触させ、この帯状複合被膜端付
近及び帯状複合被膜を被ってエネルギービームを照射し
、帯状複合被膜端付近宛開始点として帯と平行にビーム
走査する工程を含み、帯状複合被膜端付近の単結晶基板
と接触している非晶質或いは多結晶質薄膜に単結晶基板
からのエピタキシャル成長により発生した単結晶基板の
結晶方位をうけついだ単結晶を種に帯状複合被膜下の非
晶質或いは多結晶質薄膜を結晶成長させるように構成し
ている。
く作用〉 上記の如き構成により、帯状複合被膜下の非晶質或いは
多結晶質薄膜が溶融再結晶化する際に、帯状複合被膜端
付近の非晶質或いは多結晶質薄膜に単結晶基板からのエ
ピタキシャル成長により発生した単結晶基板の結晶方位
をうけついだ単結晶を種にすることにより形成される単
結晶の結晶方位を制御し、かつ帯状複合被膜により温度
分布制御を行なって単結晶成長に適した第２図に示した
特性曲線Ａのような温度分布をつく、す、出し単結晶が
安定して形成されるように成される。
〈実施例〉 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
以下に示す本発明の実施例において試料構造は次の通り
である。即ち、単結晶化を図るための非単結晶薄膜の一
部を単結晶基板と接触させ、この非単結晶薄膜全体を、
保護膜として作用する比較的薄い絶縁膜で被い、更に上
記非単結晶薄膜が単結晶基板と接触している部分付近を
起点として電子ビーム径より幅の小さい帯状のモリブデ
ン（Ｍｏ　）　。
タングステン（Ｗ）等の高融点金属と多結晶シリコンの
複合被膜を積層して試料基板が作成される。
この基板に電子ビームを照射し、前述の本発明者等が先
に提案した方法と同様な方法で単結晶成長に最適な温度
分布をつくり出し単結晶形成を行なう。本実施例では単
結晶形成起点において、非単結晶薄膜を単結晶基板に接
触させておくことにより、その部分で単結晶基板からの
エピタキシャル成長により発生した単結晶基板と同一結
晶方位の単結晶を種に帯状複合被膜下の非単結晶薄膜が
結晶成長する時にその結晶方位が基板と同一になるよう
に単結晶形成される。
第１図は本発明における一実施例を説明するための基板
断面を示す図であり、直交する方向での断面を左右に示
している。また第１図右側の図は帯状複合被膜端付近の
エネルギービーム走査開始点付近を示している。
第１図において、シリコン等の材料からなる単結晶基板
１上にＳｉＯ２、Ｓｉ３Ｎ４　　等の材料からなる絶縁
膜８を形成し、この絶縁膜８の一部を溶融再結晶時に基
板からのエピタキシャル成長をひきおこすために除去し
、基板ｌを露出させる。この絶縁膜８と基板露出部表面
に単結晶化させるための非晶質或いは多結晶シリコン膜
９を形成し、この非晶質或いは多結晶質シリコン膜９の
表面にＳｉＯ□、５ｔ３Ｎ４　等の材料からなる絶縁膜
１０を形成し、この絶縁膜１０の表面の絶縁膜ＩＯ下の
多結晶シリコン膜９が基板ｌと接触していない部分にア
ニール時の熱応力を緩和する多結晶シリコン膜１１及び
電子阻止能が大きく、かつ電子反射率の高いモリブデン
（ＭＯ）、タングステン（Ｗ）等の材料より成る高融点
金属膜１２の複合被膜１３を形成する。この際この高融
点金属膜１２と多結晶シリコン膜１１の複合膜１３は帯
状にパターニングし、この帯幅は電子ビームのビーム径
より小さく、例えば１０〜２９７１ｍ幅に設定し、更に
帯状複合被膜の端部が基板ｌと非晶質或いは多結晶シリ
コン膜９と接触している部分付近に位置するようにパタ
ーニングする。
上記の如き、構成において、帯状複合被膜１３の両側で
は電子ビームが直接多結晶シリコン膜９を加熱するが、
複合被膜１３下ではこの複合被膜１３の電子反射率及び
電子阻止能が高いため、電子ビームのエネルギーは反射
により減少し、かつ複合被膜１８中で全て吸収され、複
合被膜自身で温度上昇し、それが伝導されて多結晶シリ
コン膜９を加熱する。したがって複合被膜１３は多結晶
シリコン膜９に対して温度上昇を抑制し、第２図におい
て曲線Ａで示したように中央部が周辺部より低い温度分
布を作り出し、溶融再結晶化時において、単結晶成長が
起こるのに適した温度分布を提供する。
また複合被膜１３に被われている部分は複合被膜１３の
電子反射率が高いため複合被膜Ｉ３に被われていない部
分と比較して入力エネルギーが小さくなる。したがって
多結晶シリコン膜９において単結晶基板ｌと接触してい
る部分と絶縁膜８上にある部分の下方への熱伝導差によ
る溶融に必要なエネルギーの差を緩和する効果を持つ。
また複合被膜１３は電子が直接単結晶化すべき部分近傍
に到達することを防ぐため、単結晶化膜の電子線損傷を
減少させる効果を持つ。
上記のように【７て、帯状複合被膜１３による温度分布
制御により単結晶化に適した温度分布を提供することに
なるが、この際多結晶シリコン膜９に単結晶基板ｌとの
接触部を設けることにより、この部分には溶融再結晶化
時に単結晶基板１からのエピタキシャル成長により単結
晶基板ｌの結晶方位をうけついだ単結晶が形成され、こ
れが帯状複合被膜１３下の多結晶シリコン９が単結晶成
長する際の種結晶となり、結晶方位制御が可能となる。
上記電子線吸収複合被膜Ｉ３の膜厚は、電子の飛程より
厚く、膜内で電子のエネルギーが１００％吸収され、か
つ電子吸収膜１３の熱応力によるアニール時の剥離を抑
制するような厚さに設定する。例えばモリブデン（Ｍｏ
）を用いた場合、加速電圧１０ｋＶの電子ビームでアニ
ールする場合、電子の飛程は約５００　ｎｍと考えられ
、また多結晶シリコンの電子阻止能はモリブデン（Ｍｏ
　）の約１１５と考えられるので、モリブデンの剥離の
抑制と電子線吸収膜Ｉ３中の熱伝導による温度分布制御
効果も考慮してモリブデン（Ｍｏ）の膜厚は４００〜６
００　ｎｍ　、多結晶シリコン膜厚は５００〜ＩＯＱＯ
ｎｍに設定する。
薄膜９を被う絶縁膜１０は電子吸収膜Ｉ３からの伝熱を
遅延する効果と、薄膜９への電子線の直接入射による損
傷を防ぐ効果、及び電子線吸収膜Ｉ８との直接接触によ
る汚染を防ぐ効果を持つ。
薄膜１３が発生した熱の絶縁膜ＩＯ中での伝熱による薄
膜１３下での温度低下を図るため、絶縁膜１０の膜厚は
４００〜６００　ｎｍに設定する。
第３図は、本発明の一実施例における再結晶化過程を説
明するための基板断面図であり、直交する方向での断面
をそれぞれ左右に描いており、したがって右側の図にお
いてビーム走査を右方向に行なえば左側の図においては
紙面に垂直な方向にビーム走査されることになる。
第３図において、上記の積層構造の基板に電子線吸収膜
１３の端部付近の多結晶シリコン膜９が単結晶基板ｌと
接触している部分９−１及び電子線吸収膜１３を被って
電子線吸収膜１３の中央に電子ビーム１４の中心が位置
するように電子ビーム１４を照射し、多結晶シリコン膜
９の部分９−１を始点として帯状電子吸収膜１３と平行
に電子ビーム１４を走査すると、まず多結晶シリコン膜
９の部分９−１では単結晶基板１からのエピタキシャル
成長により単結晶基板ｌと同じ結晶方位の単結晶ができ
、多結晶シリコン膜９の部分９−１と多結晶シリコン膜
９の部分９−２の下方への熱伝導の差及び電子ビーム１
４の走査により発生する水平方向の温度勾配により部分
９−１で発生したノ、単結晶が部分９−２へひきのばさ
れ多結晶シ・リコンの部分９−２が結晶成長する際の種
結晶となる。次に電子ビーム１４が走査され、電子線吸
収膜１３で被われた多結晶シリコン膜９の部分９−２が
溶融再結晶化される際においては、電子ビーム１４の照
射された部分のうち、電子線吸収膜１３で被われていな
い部分は、絶縁膜ｌＯを通して電子ビーム１４が入射さ
れ、その部分の温度が上昇する。一方、電子線吸収膜１
３に被われた部分では電子ビーム１４は一部が反射され
、残りは電子線吸収膜１３自身に吸収されて、電子線吸
収膜１３が温度上昇し、その熱が絶縁膜ｌＯを通じて多
結晶シリコン膜９の部分９−２に伝導される。
このとき電子線吸収膜１３の直下では電子線吸収膜１３
による電子の反射によるエネルギー損失と、薄膜１３及
び絶縁膜ｌＯ中の伝熱による温度低下のため、周辺より
温度が低（なり、第２図において曲線Ａで示すように領
域中央部が低（、周辺部が高い単結晶成長に適した温度
分布が形成され、先に多結晶シリコン９の部分９−１で
単結晶基板からのエピタキシャル成長により発生し、部
分９−２へひきのばされた単結晶基板と同じ結晶方位の
単結晶を種として単結晶基板と同じ結晶方位の単結晶が
形成される。
電子線吸収膜１３により単結晶化に適した温度分布が実
現されているため、多結晶シリコン９の部分９−２が部
分９−１で発生した単結晶を種に単結晶成長する際の安
定性は電子線吸収膜１３を用いない通常のラテラルシー
ディングエピタキシャル成長に比べて向上していること
になる。
上記アニール処理により単結晶化した後、電子線吸収膜
１３．絶縁膜ｌＯがエツチングにより除去され、例えば
フォトリングラフィにより単結晶領域が半導体素子作成
に供する形状に加工される。
符号で示されており、疑似ライン状電子ビームによるア
ニールで疑似ライン状電子ビームと同程度の幅をもつ大
面積単結晶を作成するための基板構造を示すものである
。
この実施例においては上記した実施例と同様のストライ
ブ状の電子線吸収膜１３をラインアンドスペース状に形
成する。この場合ラインアンドスペースは１０〜２０　
Ｐｍライン、５μｍスペースに設定す・る。疑似ライン
状電子ビームは加速電圧５〜１０ｋＶ、ビーム電流１．
　Ｑ　〜５．０　ｍ　Ａでビーム径１００〜２００μｍ
のがウス分布状エネルギー分布を持つスポット状電子ビ
ームを三角波等の交流電圧波形（三角波周波数１００　
ｋＨｚ　　〜５０ＭＨｚ）で走査方向と垂直方向に３０
０〜６００μｍ巾で偏向することにより形成し、この場
合第２図において曲線Ｂで示したような幅が広く均一な
温度分布が実現される。この疑似ライン状電子ビームで
電子線吸収膜Ｉ３の複数個のストライブを含む領域を同
時にアニールすることにより、複数個の単結晶領域を形
成する。単結晶領域幅はストライブ状高融点金属幅より
拡がるため、ラインアンドスペースを上記の値に設定す
ると単結晶領域は連結し、各単結晶領域の結晶方位は第
３図の場合と同様に単結晶基板ｌと同じであるため、隣
接する単結晶間に結晶粒界は形成されず、疑似ライン状
電子ビーム幅とほぼ同程度の幅の大面積重。
結晶を形成することができる。
〈発明の効果〉 以上のように本発明によれば、非晶質或いは多結晶質薄
膜を電子ビームでアニールして溶融再結晶化して単結晶
化する際、従来に比べて結晶方位制御が可能になり、ま
た大面積結晶の形成が可能になる。
【図面の簡単な説明】
第１図は本発明による一実施例を説明するための基板断
面を示す図、第２図はアニール工程時の温度分布を示す
図、第３図は本発明による一実施例の再結晶化過程を説
明するための基板断面を示す図、第４図は本発明Ｃヒよ
る他の実施例を説明するための基板断面を示す図、第５
図及び第６図はそれぞれ本発明者等が先に提案した半導
体装置の製造方法を説明するための基板断面を示す図で
ある。 ｌ・・・シリコン等の単結晶基板、８・・・絶縁膜、９
・・・非晶質或いは多結晶質薄膜、１０・・・絶縁膜、
１１・・・電子線吸収膜として作用する多結晶シリコン
膜、１２・・・電子線吸収膜として作用する高融点金属
膜、１３・・・複合被膜（電子線吸収膜）、１４・・・
電子ビーム。 代理人　弁理士　福　士　愛　彦（他２名）第１図 ２ロ（）奮乙ＱＩシ１　　　　　　　　イｊ石６猛ヨ苓
２図 第３図 纂４図 娼げ画ｇ（む例） ＪＪ５図 業６　図

Claims (1)

  1. 【特許請求の範囲】 １、非晶質或いは多結晶質薄膜をエネルギービームによ
    るアニールで溶融再結晶させて薄膜単結晶を形成する半
    導体装置の製造方法において、上記非晶質或いは多結晶
    質薄膜上に、上記エネルギービームより小さい幅を持つ
    帯状の高融点金属と多結晶シリコンの複合被膜を形成し
    、該帯状複合被膜端付近の非晶質或いは多結晶質薄膜を
    単結晶基板に接触させ、 上記帯状複合被膜端付近及び帯状複合被膜を被って上記
    エネルギービームを照射し、帯状複合被膜端付近を開始
    点として帯と平行にビーム走査する工程を含み、 上記帯状複合被膜端付近の単結晶基板と接触している非
    晶質或いは多結晶質薄膜に単結晶基板からのエピタキシ
    ャル成長により発生した単結晶基板の結晶方位をうけつ
    いだ単結晶を種に上記帯状複合被膜で被われた非晶質或
    いは多結晶質薄膜を単結晶成長させることを特徴とする
    半導体装置の製造方法。 ２、前記エネルギービームとしてガウス分布状のエネル
    ギー分布を持つスポット状電子ビーム或いは該スポット
    状電子ビームの走査方向と垂直に三角波形の交流電圧を
    印加して高速にビームを偏向走査することにより形成し
    た疑似ライン状電子ビームを用いるように成したことを
    特徴とする特許請求の範囲第１項記載の半導体装置の製
    造方法。 ３、前記スポット状電子ビーム或いは疑似ライン状電子
    ビームの条件として、加速電圧が略５乃至１０ｋＶ、ス
    ポット状電子ビームにおけるビーム径が略１００乃至２
    ００μｍ、疑似ライン状電子ビームにおいては該スポッ
    ト状電子ビームを略３００乃至６００μｍ巾に偏向する
    ように成したことを特徴とする特許請求の範囲第２項記
    載の半導体装置の製造方法。 ４、前記帯状高融点金属被膜はスポット状電子ビームに
    よりアニールする場合該帯状高融点金属被膜の巾が略１
    ０乃至２０μｍに設定され、疑似ライン状電子ビームに
    よりアニールする場合、上記帯状高融点金属被膜がライ
    ンアンドスペース状にパターニングされると共に該ライ
    ンアンドスペースが略１０乃至２０μｍライン、略５μ
    ｍスペースに設定されて成ることを特徴とする特許請求
    の範囲第１項、第２項もしくは第３項記載の半導体装置
    の製造方法。
JP60084234A 1985-04-18 1985-04-18 半導体装置の製造方法 Pending JPS61241912A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60084234A JPS61241912A (ja) 1985-04-18 1985-04-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60084234A JPS61241912A (ja) 1985-04-18 1985-04-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61241912A true JPS61241912A (ja) 1986-10-28

Family

ID=13824779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60084234A Pending JPS61241912A (ja) 1985-04-18 1985-04-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61241912A (ja)

Similar Documents

Publication Publication Date Title
JPS62172713A (ja) 半導体装置の製造方法
JPS5861622A (ja) 単結晶薄膜の製造方法
JPS59108313A (ja) 半導体単結晶層の製造方法
JPS6115319A (ja) 半導体装置の製造方法
JPH027415A (ja) Ｓｏｉ薄膜形成方法
JPS61241912A (ja) 半導体装置の製造方法
JPS61108121A (ja) 半導体装置の製造方法
JPS58139423A (ja) ラテラルエピタキシヤル成長法
JP2517330B2 (ja) Ｓｏｉ構造の形成方法
JPS5825220A (ja) 半導体基体の製作方法
JPS5983993A (ja) 単結晶半導体層の成長方法
JPS6388819A (ja) 半導体装置の製造方法
JPS58180019A (ja) 半導体基体およびその製造方法
JPH03284831A (ja) 半導体薄膜の形成方法
JPS61170017A (ja) 半導体装置の製造方法
JPS61234026A (ja) 半導体単結晶成長方法
JPS6284510A (ja) 半導体装置の製造方法
JPS5837916A (ja) 半導体装置の製造方法
JPS62179112A (ja) Ｓｏｉ構造形成方法
JPS62272520A (ja) 半導体基板の製造方法
JP2569402B2 (ja) 半導体薄膜結晶層の製造方法
JPS62209819A (ja) 半導体単結晶層の形成方法
JPS59121826A (ja) 半導体単結晶膜の製造方法
JPH0334847B2 (ja)
JPS61212012A (ja) Ｓｏｉ構造形成方法