JPS61108121A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61108121A
JPS61108121A JP59231556A JP23155684A JPS61108121A JP S61108121 A JPS61108121 A JP S61108121A JP 59231556 A JP59231556 A JP 59231556A JP 23155684 A JP23155684 A JP 23155684A JP S61108121 A JPS61108121 A JP S61108121A
Authority
JP
Japan
Prior art keywords
film
polycrystalline
thin film
electron beam
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59231556A
Other languages
English (en)
Inventor
Seizo Kakimoto
誠三 柿本
Atsushi Kudo
淳 工藤
Masayoshi Koba
木場　正義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP59231556A priority Critical patent/JPS61108121A/ja
Publication of JPS61108121A publication Critical patent/JPS61108121A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈発明の技術分野〉 本発明は半導体装置の製造方法に関し、特に電子ビーム
等のエネルギービームを非晶質或いは多結晶質薄膜に照
射して溶融再結晶化させることにより、非晶質或いは多
結晶質薄膜の結晶成長を図り単結晶化する半導体装置の
製造方法に関するものである。
〈発明の技術的背景とその問題点〉 近年非晶質或いは多結晶質薄膜として形成された薄膜を
単結晶化して半導体用基板として利用することが活発に
研究されている。
即ち非晶質或いは多結晶質薄膜にレーザビームや電子ビ
ーム等によりエネルギーを与えて、一旦溶融し、この溶
融部が凝固する際に温度分布と核発生位置を制御するこ
とにより、単結晶化を図るもので、本発明者等も先に「
半導体装置の製造方法」（特願昭５９−１３７５８３号
）として提案している。
第３図は本発明者等が先に提案した半導体装置の製造方
法における基板断面を示す図である。
この第３図において、シリコン等の材料からなる基板１
を支持台として、この基板１の表面に５ｉ０２．Ｓｉ３
Ｎ４等の材料からなる絶縁膜２を形成し、この絶縁膜２
の表面に単結晶化させるための多結晶シリコン３を形成
し、この多結晶シリコン３の表面に５ｉ０２．　Ｓｉ：
＋Ｎ４等の材料からなる絶縁膜４を形成し、この絶縁膜
４の表面に帯状高融点金属膜５を形成する。この際帯状
高融点金属膜５の帯幅は電子ビーム径より小さく、例え
ば１０〜２０μｍ幅に設定する。上記積層構造からなる
基板に電子ビームが照射されて多結晶領域３を単結晶化
するためのエネルギーが与えられる。
このような構成において、帯状の高融点金属膜５の両側
においては電子ビームが直接非単結晶シリコン膜３を加
熱するが、高融点金属膜５下ではこの薄膜５の電子反射
率及び阻止能が高いため、電子ビームのエネルギーは反
射により減少し、かつ薄膜５中ですべて吸収され、薄膜
５自身で温度上昇し、それが伝導されて薄膜３を加熱す
る。
従って、高融点金属膜５は非単結晶薄膜３に対して温度
上昇を抑制し、第２図で示したような中央部が周辺部よ
り低い温度分布をつくり出し、溶融再結晶時において、
単結晶化に適した固液界面形状と核発生位置を提供する
ことになる。
本発明者等が先に提案したアニール方法は以上の通りで
あるが、その後、種々検討した結果、上記のアニール方
法においては、アニール時に絶縁膜４と高融点金属膜５
の熱膨張率の大きな相違により、高融点金属膜５に大き
な熱応力が発生し、高融点金属膜５が破壊して剥離する
可能性が高いことが判明した。
このように高融点金属膜５が剥離すると薄膜５による温
度分布制御効果は著しく減少し、単結晶形成は困難とな
る。従って上記したアニール方法においては、単結晶化
すべき非晶質或いは多結晶薄膜３を溶融再結晶化しかつ
、高融点金属薄膜５の熱応力による剥離を生じないよう
なエネルギー条件でアニールを行なわねばならず、アニ
ール可能なエネルギー領域（範囲）はせまくなり、また
高融点金属膜５の剥離は破壊により生ずる複雑な現象で
あり、制御が困難であるため、アニールによる単結晶形
成の再現性が悪い等の種々の問題点を見出すに至った。
〈発明の目的〉 本発明は上記諸点に鑑みて成されたものであり、上記し
た本発明者等が先に提案した半導体装置の製造方法に改
良を加え、非晶質或いは多結晶質薄膜を容易に単結晶化
でき、かつ従来の方法と比較して、アニール可能なエネ
ルギー領域の拡大が可能でかつ、単結晶形成の再現性が
良好な単結晶の製造方法を提供することを目的としてい
る０〈発明の構成〉 上記目的を達成するため、本発明は非晶質或いは多結晶
質薄膜をエネルギービームによるアニールで溶融再結晶
化させて薄膜単結晶を形成する半導体装置の製造方法に
おいて、非晶質或いは多結晶質薄膜上にエネルギービー
ムより小さい幅を持つ電子吸収性の帯状高融点金属と多
結晶シリコンの複合被膜を形成し、この帯状複合被膜を
被ってエネルギービームを照射し、帯と平行にビーム走
査する工程を含み、この帯状複合被膜で被われた非晶質
或いは多結晶質領域に発生した核を種に結晶成長させる
ように構成しており、このような構成により、上記の帯
状複合被膜で被われた非晶質或いは多結晶質領域が溶融
再結晶化する際に電子吸収性帯状被膜により温度分布と
核発生位置を制御して単結晶化が成され、捷た電子吸収
性被膜として帯状高融点金属と多結晶シリコンの複合被
膜を用いることにより、アニール時に電子吸収性帯状被
膜に発生する熱応力を低減させて、被膜の剥離を抑制し
て、アニール可能なエネルギー領域（範囲）の拡大と単
結晶化の再現性の向上を図ることが可能となる。
〈発明の実施例〉 以下図面を参照して本発明の一実施例を詳細に説明する
。
以下に示す本発明の実施例は、単結晶化を図るための非
単結晶薄膜を、保護膜として作用する比較的薄い絶縁膜
で被い、更に単結晶化の際の核発生位置となる領域近傍
に電子ビーム径より幅の小さい帯状のモリブデン（Ｍｏ
）、タングステン（Ｗ）等の高融点金属と多結晶シリコ
ンの複合被膜全積層して基板を作成し、この基板に電子
ビームを照射し、前述の本発明者等が先に提案した方法
と同様な方法で単結晶成長に最適な温度分布をつくり出
す際に、温度分布制御のだめの電子吸収性被膜として高
融点金属と多結晶シリコンの複合膜を用いることにより
、アニール時に電子吸収性被膜に発生する熱応力を、前
述の方法の高融点金属単独膜の場合と比較して低減し、
これにより電子吸収性被膜の剥離を抑制してアニール可
能なエネルギー領域（範囲）の拡大と、単結晶形成の再
現性の向上を図るようにしたものである。
第１図は本発明における一実施例を説明するだめの基板
断面を示す図である。
第１図において、シリコン等の材料からなる基板ｌ上に
５ｉｏ２．Ｓｉ３Ｎ４等の材料からなる絶縁膜６を形成
し、この絶縁膜６の表面に単結晶化させるだめの非晶質
或いは多結晶シリコン層７全形成し、この非晶質或いは
多結晶質シリコン層７の表面に５ｉ０２．Ｓｉ３Ｎ４等
の材料からなる絶縁膜８を形成し、この絶縁膜８の表面
に、アニール時の熱応力全緩和する多結晶シリコン膜９
及び電子阻止能が大きく、かつ電子反射率の高いモリブ
デン（Ｍｏ）、タングステン（Ｗ）等の材料より成る高
融点金属膜１０の複合膜１１ｉ形成する。この際この高
融点金属膜ＩＯと多結晶シリコン膜９の複合膜１】は帯
状にパターニングし、この帯幅は電子ビームのビーム径
より小さく、例えば１０〜２０μｍ幅に設定する。
このような構成において、帯状の複合膜１１の両側にお
いては電子ビームが直接非単結晶シリコン層７を加熱す
るが、複合膜ＩＩ下ではこの複合膜１１の電子反射率及
び阻止能が高いため、電子ビームのエネルギーは反射に
より減少し、かつ複合膜１１中で全て吸収され、複合膜
１１自身で温度上昇し、それが伝導されて非単結晶シリ
コン層７を加熱する。したがって複合膜１■は非単結晶
シリコン層７に対して温度上昇を抑制し、第２図に示し
たように中央部が周辺部より低い温度分布を作り出し、
溶融再結晶時において、単結晶成長が起こるのに適した
核発生位置を提供することになる。
また、複合膜１１は電子が直接単結晶化すべき部分近傍
に到達することを防ぎ、単結晶層の電子線損傷を防ぐ効
果を持つ。
上記のようにして、温度分布制御により単結晶化に適し
た温度分布と核発生位置を提供することになるが、この
とき、熱膨張率に大きな相違のある高融点金属膜１０と
絶縁膜８の間に熱膨張率が絶縁膜と比較して大きい多結
晶シリコン膜９を挿入することにより、電子線吸収膜（
複合膜）１１と絶縁膜８の間に発生する熱応力全緩和す
る。丑だ多結晶シリコンは高融点金属と比較して熱伝導
度が小さいため、電子線吸収膜１１による温度分布制御
のために必要な高融点金属膜１０の膜厚を減少させるこ
とが可能になり、電子線吸収膜１１に発生する熱応力を
低減することが可能になる。
上記電子線吸収複合被膜１１の膜厚は、電子の飛程より
厚く、膜内で電子のエネルギーが１００係吸収され、か
つ電子線吸収膜Ｉ＋のアニール時の剥離を抑制するよう
な厚さに設定する。例えばモリブデン（Ｍｏ）ｅ用いた
場合、加速電圧１０ＫＶの電子ビームでアニールする場
合、電子の飛程は約５５０−０ｎと考えられ、また多結
晶シリコンの電子阻止能はモリブデン（ＭＯ）の約１１
５と考えられるので、モリブデン（Ｍｏ）の剥離の抑制
と、電子線吸収膜ＩＩ中の伝導による温度分布制御効果
も考慮してモリブデン（Ｍｏ）膜厚は４００〜６００１
ｍ％多結晶シリコン膜厚は５００〜］０００ｎｍに設定
する。
薄膜７を被う絶縁膜８ｒＩｉ電子線吸収膜ＩＩからの伝
熱を遅延する効果と、薄膜７への電子線の直接入射によ
る損傷を防ぐ効果、及び電子線吸収膜１１との直接接触
による汚染を防ぐ効果をもつ。
薄膜１】で発生した熱の薄膜８中での伝熱による薄膜１
１下での温度低下をはかるため、絶縁膜８の膜厚は４０
０〜６００ｎｍに設定する。
上記積層構造の基板に電子線吸収膜１１の中央に電子ビ
ームの中心が位置するように電子ビームを照射すると、
電子ビームの照射された部分のうち、非単結晶薄膜７の
電子線吸収膜ＩＩで被われていない部分は、絶縁膜８全
通して電子ビームが入射され、その部分の温度が上昇す
る。一方、電子線吸収膜１１に被われた部分では電子ビ
ームは一部が反射され、残りは電子線吸収膜１１自身に
吸収されて、電子線吸収膜１１が温度上昇し、その熱が
絶縁膜８を通じて非単結晶薄膜７に伝導される。このと
き電子線吸収膜１１の直下では電子線吸収膜１１による
電子の反射によるエネルギー損失と薄膜１１及び絶縁膜
８中の伝熱例よる温度低下のため、周辺より温度が低く
、第２図に示すように領域中央部が低く、周辺部が高い
温度分布が形成される。
このような温度分布においては、融液から凝固する過程
で電子ビーム照射領域中央で核発生し、この核が成長し
て単結晶薄膜が形成される。
上記アニール処理により単結晶化した後、電子線吸収膜
１１、絶、縁膜８がエツチング除去され、例えばフォト
リングラフィにより単結晶領域が半導体素子作成に供す
る形状に加工される。
また、上記の如き電子線吸収膜１１の構成により、アニ
ール時に電子線吸収膜１１に発生する熱応力を低減する
ことが出来、その結果最適なアニール処理の行ない得る
電子ビーム等のエネルギーの範囲を拡大することが可能
となり、アニール処理時の条件設定が容易となる。
〈発明の効果〉 以上のように本発明によれば、非晶質或いは多結晶質薄
膜を電子ビームでアニールして溶融再結晶化して単結晶
化する際、従来に比べてアニール可能なエネルギー領域
を拡大し、かつ単結晶化の再現性を向上させることがで
きる。
【図面の簡単な説明】
第１図は本発明による一実施例を説明するだめの基板断
面を示す図、第２図はアニール工程時のを示す図である
。 １、　シリコン等の基板、 ６　絶縁膜、 ７、非晶質或いは多結晶質薄膜、 ８　絶縁膜、 ９　電子線吸収膜として作用する多結晶シリコン、１０
、電子線吸収膜として作用する高融点金属、１１複合被
膜（電子線吸収膜）。

Claims (1)

  1. 【特許請求の範囲】 １、非晶質或いは多結晶質薄膜をエネルギービームによ
    るアニールで溶融再結晶させて薄膜単結晶を形成する半
    導体装置の製造方法において、上記非晶質或いは多結晶
    質薄膜上に、上記エネルギービームより小さい幅を持つ
    帯状の高融点金属と多結晶シリコンの複合被膜を形成し
    、該帯状複合被膜を被って上記エネルギービームを照射
    し、帯と平行にビーム走査する工程を含み、 上記帯状複合被膜で被われた非晶質或いは多結晶質領域
    に発生した核を種に結晶成長させることを特徴とする半
    導体装置の製造方法。 ２、前記エネルギービームより小さい幅を持つ多結晶シ
    リコン薄膜と高融点金属薄膜をこの順に前記非晶質或い
    は多結晶質薄膜上に形成して前記帯状複合被膜となした
    ことを特徴とする特許請求の範囲第１項記載の半導体装
    置の製造方法。
JP59231556A 1984-11-01 1984-11-01 半導体装置の製造方法 Pending JPS61108121A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59231556A JPS61108121A (ja) 1984-11-01 1984-11-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59231556A JPS61108121A (ja) 1984-11-01 1984-11-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61108121A true JPS61108121A (ja) 1986-05-26

Family

ID=16925351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59231556A Pending JPS61108121A (ja) 1984-11-01 1984-11-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61108121A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6317516A (ja) * 1986-07-09 1988-01-25 Seiko Instr & Electronics Ltd 半導体薄膜の再結晶化方法
EP0575965A2 (en) * 1992-06-23 1993-12-29 Sony Corporation Method of forming semiconductor crystal and semiconductor device
GB2338962A (en) * 1996-06-19 2000-01-12 Nec Corp Thin film formation method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6317516A (ja) * 1986-07-09 1988-01-25 Seiko Instr & Electronics Ltd 半導体薄膜の再結晶化方法
EP0575965A2 (en) * 1992-06-23 1993-12-29 Sony Corporation Method of forming semiconductor crystal and semiconductor device
EP0575965A3 (en) * 1992-06-23 1997-10-08 Sony Corp Method of forming semiconductor crystal and semiconductor device
GB2338962A (en) * 1996-06-19 2000-01-12 Nec Corp Thin film formation method
GB2338962B (en) * 1996-06-19 2000-11-29 Nec Corp Thin film formation method

Similar Documents

Publication Publication Date Title
JPS62172713A (ja) 半導体装置の製造方法
JPH0454370B2 (ja)
JPS6412088B2 (ja)
JPS6115319A (ja) 半導体装置の製造方法
JPS63102265A (ja) 半導体装置の製造方法
JPS61108121A (ja) 半導体装置の製造方法
JPS6388819A (ja) 半導体装置の製造方法
JPS6284510A (ja) 半導体装置の製造方法
JPS6018913A (ja) 半導体装置の製造方法
JPS61241912A (ja) 半導体装置の製造方法
JPS6347256B2 (ja)
JPS6147627A (ja) 半導体装置の製造方法
JPH03284831A (ja) 半導体薄膜の形成方法
JPS63265464A (ja) 半導体装置の製造方法
JPS60191090A (ja) 半導体装置の製造方法
JPS58112323A (ja) 電子ビ−ムアニ−ル方法
JPH03284832A (ja) 半導体膜の単結晶化法
JPS61170017A (ja) 半導体装置の製造方法
JPS60126815A (ja) 半導体装置の製造方法
JPS5919312A (ja) 半導体装置の製造方法
JPS60229330A (ja) 半導体装置の製造方法
JPH0453124A (ja) 単結晶シリコン薄膜の製造方法およびその装置
JPS5978999A (ja) 半導体単結晶膜の製造方法
JPS62209819A (ja) 半導体単結晶層の形成方法
JPS6352407A (ja) 半導体基板の製造方法